JP2891093B2 - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JP2891093B2
JP2891093B2 JP6041758A JP4175894A JP2891093B2 JP 2891093 B2 JP2891093 B2 JP 2891093B2 JP 6041758 A JP6041758 A JP 6041758A JP 4175894 A JP4175894 A JP 4175894A JP 2891093 B2 JP2891093 B2 JP 2891093B2
Authority
JP
Japan
Prior art keywords
insulating film
gate electrode
forming
silicon
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6041758A
Other languages
English (en)
Other versions
JPH07230969A (ja
Inventor
宏 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6041758A priority Critical patent/JP2891093B2/ja
Priority to KR1019950002866A priority patent/KR0175419B1/ko
Publication of JPH07230969A publication Critical patent/JPH07230969A/ja
Priority to US08/731,462 priority patent/US6245622B1/en
Application granted granted Critical
Publication of JP2891093B2 publication Critical patent/JP2891093B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の製造
方法に関し、特に、拡散層に対して自己整合的に金属シ
リサイド膜を形成する工程を含む半導体集積回路の製造
方法にに関する。
【０００２】
【従来の技術】近年、半導体集積回路の微細化、高集積
化の傾向は一段と強化されてきており、そのため、例え
ば、ＭＯＳ型半導体集積回路においては、ソース・ドレ
イン間のパンチスルーを防止するために浅接合化がすす
められている。而して、ソース・ドレイン領域を浅く形
成した場合にはソース抵抗、ドレイン抵抗が増加し、ま
たコンタクト接触抵抗が増大するために、トランジスタ
の性能低下を招くことになる。これを避けるために、ソ
ース・ドレイン領域の表面に自己整合的にシリサイド膜
を形成するいわゆるサリサイド（Self Aligned Silicid
e ）技術が採用されるようになってきている。
【０００３】シリサイド膜は通常拡散層上に形成される
が、その拡散層のドーパントがヒ素である場合、特にそ
の不純物濃度が高い場合にはシリサイドの形成速度が遅
くなる。そのため、例えば、ＣＭＯＳの製造工程におい
ては、ｎチャネルトランジスタとｐチャネルトランジス
タとでシリサイドの膜厚に差がでるという不都合が生じ
る。そして、この傾向は拡散層が微細化されるほど顕著
になる。特開平５−２９１１８０号公報には、上記不都
合を回避するためにシリコンの表面を非晶質化すること
が提案されている。以下、図９〜図１２を参照してこの
公報にて提案された従来技術について説明する。
【０００４】シリコン基板３０１上に、周知のＬＯＣＯ
Ｓ法を適用してフィールド酸化膜３０２を形成し、不純
物イオンを注入した後、熱処理を行って拡散層３０３を
形成する。不純物イオン種としてはｎ型拡散層の形成で
あれば砒素、燐等を用い、ｐ型拡散層であればボロン、
ＢＦ2 等を用いる。次いで、シリコン基板３０１の表面
に基板面に対し垂直方向からイオンビーム３０４を照射
してシリコン基板の結晶構造を破壊して非晶質シリコン
層３０５を形成する（図９）。ここで、イオン種として
用いられているのは砒素、燐等である。
【０００５】次に、チタンをＤＣマグネトロンスパッタ
法等により堆積して基板全面にチタン膜３０６を形成す
る（図１０）。チタン膜３０６の膜厚としては２０から
４０ｎｍ程度が適当である。続いて、一段階目の熱処理
として、窒素雰囲気中において６００から７００℃での
熱処理を例えば３０秒間行い、さらに二段階目の熱処理
として、７００から９００℃での熱処理を例えば３０秒
間行って、非晶質シリコン層３０５のシリコンとチタン
と反応させてチタンシリサイド膜３０７を形成する（図
１１）。
【０００６】前記熱処理工程において、非晶質シリコン
層３０５のうちチタンと反応しない部分は再結晶化する
ため、熱処理終了後には、非晶質シリコンの未反応部分
は、結晶構造をもつ拡散層３０３と一体化してしまい非
晶質シリコン層３０５は消滅する。最後に、未反応のチ
タン膜３０６をアンモニア、過酸化水素の液中等にて除
去すれば、図１２に示される構造の半導体装置が得られ
る。この後に、チタンシリサイドをより安定な構造とす
るために、８００℃から９００℃の温度にて５秒から２
０秒程度の熱処理を施してもよい。
【０００７】他の従来例として、特開平４−１４２７３
２号公報には、フィールド酸化膜下の素子分離用高濃度
不純物領域とシリサイド膜との距離を離す目的で、斜め
回転イオン注入法により不純物を導入して、シリサイド
膜と接触する拡散層を形成することが提案されている。
【０００８】
【発明が解決しようとする課題】特開平５−２９１１８
０号公報には、同公報に提案された製造方法を採用する
ことにより、拡散層がドーパントをヒ素としている場合
にもまた拡散層線幅が０．５μｍ程度にまで微細化され
た場合にも安定なチタンシリサイド膜が形成されること
が示されている。しかしながら、拡散層の線幅が０．４
μｍ以下とさらに狭小化された場合には、単に非晶質化
を行うだけでは安定なチタンシリサイドを形成すること
が困難であることが明らかとなった。これは、この従来
例では線幅が狭くなった場合にはフィールド酸化膜端で
の非晶質シリコンの不足により反応抑制効果が大きくな
るためと考えられる。すなわち、この従来例では垂直方
向のイオン注入によりシリコンの非晶質化を行っていた
ため、両側をフィールド酸化膜にて挟まれた狭い拡散層
においては、形成されるシリサイドに対し非晶質化され
たシリコンが不足するようになり、十分なシリコンが供
給されないことにより、形成されるシリサイドが制限を
受けるようになるのである。
【０００９】また、特開平４−１４２７３２号公報にて
提案された方法は、シリコン基板を非晶質化するもので
はないため、ヒ素が高濃度に含まれる拡散層上にシリサ
イドを形成することは困難であり、さらに、前述の公報
の場合と同様に線幅の微細化された拡散層では安定して
シリサイド膜を形成することが困難であるという問題点
があった。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
め、本発明によれば、シリコン基板上の活性領域を絶縁
膜にて囲み区画する工程と、前記活性領域上にゲート絶
縁膜を介して多結晶シリコンのゲート電極を形成する工
程と、前記ゲート電極をマスクとしてイオン注入を行っ
て第１の拡散層を形成する工程と、前記ゲート電極の側
壁に側壁絶縁膜を形成する工程と、前記ゲート電極およ
び前記側壁絶縁膜をマスクとしてイオン注入を行って第
２の拡散層を形成する工程と、イオンを斜め方向から注
入して前記活性領域の表面、前記絶縁膜端部下および前
記側壁絶縁膜下の半導体層並びに前記ゲート電極の表面
を非晶質化する工程と、金属を堆積して少なくとも前記
シリコン基板および前記ゲート電極上に金属膜を形成す
る工程と、熱処理により前記金属と非晶質化されたシリ
コンとを反応させて前記金属のシリサイド層を形成する
工程とを備えることを特徴とする半導体集積回路の製造
方法が提供される。また、前記非晶質化のためのイオン
注入を、シリコンイオンまたはゲルマニウムイオンのい
ずれかの斜め方向注入によって行うことが提供される。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１〜図４は、本発明の第１の実施例
を説明するための工程断面図である。まず、シリコン基
板１０１上に周知のＬＯＣＯＳ法により、膜厚０．７μ
ｍのフィールド酸化膜１０２を形成し、ヒ素を５×１０
15／ｃｍ2 程度イオン注入し熱処理を行って拡散層１０
３を形成する。その後、基板全面にイオン注入法により
シリコンを導入する。このとき、基板表面はイオンビー
ム１０４に対して４５°程度傾けられており、さらにイ
オンビーム方向の回転軸を中心として回転しつつイオン
ビームの照射を受ける。イオン注入時の衝撃により、拡
散層１０３の表面は結晶構造が完全に破壊され、その結
果表面に非晶質シリコン層１０５が形成される（図
１）。本実施例においては、シリコンのイオン注入が斜
め回転イオン注入法により行われているため、非晶質シ
リコン層１０５は、基板表面のみならずフィールド酸化
膜１０２下にまで広がって形成される。
【００１２】次に、チタンをＤＣマグネトロンスパッタ
法等により基板全面に堆積してチタン膜１０６を形成す
る（図２）。チタン膜１０６の膜厚としては２０から４
０ｎｍ程度が適当である。続いて、６５０℃から７００
℃の温度にて２０秒から６０秒の熱処理を施して、非晶
質シリコン層１０５のシリコンとチタンとを反応させ拡
散層１０３の表面にチタンシリサイド膜１０７を形成す
る。
【００１３】このとき、非晶質シリコン層１０５はフィ
ールド酸化膜端からその下部方向へも存在しているた
め、チタンシリサイド形成に必要なシリコンの供給がフ
ィールド酸化膜端部においても十分になされる。そのた
め、フィールド酸化膜端部における反応抑制効果は緩和
され０．４μｍ以下の狭い幅の拡散層においても広い拡
散層の場合と同様に十分の膜厚のチタンシリサイド膜が
安定して形成されるようになる。本発明者の実験によれ
ば、イオンビームの基板面に対する入射角度が２０°以
上であれば、低抵抗のシリサイドを安定して形成できる
ことが分かった。
【００１４】図１３に従来法つまり非晶質化を垂直のイ
オン注入によって行った場合の拡散層上に形成されたチ
タンシリサイドの層抵抗の拡散層幅依存性を、図１４
に、本実施例の、すなわち４５°の斜め回転イオン注入
によって非晶質化を行った場合の層抵抗の拡散層幅依存
性のデータを示す。２μｍ程度の太い線幅では層抵抗に
は大きな違いが見られないが、０．４μｍ以下の狭い線
幅では層抵抗のばらつきが従来法では急激に大きくなる
のに対し本発明によればばらつきの増大はあまり見られ
ず、太い線幅での層抵抗とほぼ同様の値を示している。
【００１５】上記シリサイド化のための熱処理工程にお
いて、非晶質シリコン層１０５のうちチタンと反応しな
かった部分は結晶化するため、熱処理終了後には、結晶
構造をもつ拡散層１０３と一体化してしまい非晶質シリ
コン層１０５は消滅する（図３）。その後、アンモニア
／過酸化水素の水溶液中にて処理を行って未反応のチタ
ン膜１０６を除去する（図４）。この後、チタンシリサ
イドをより安定な構造とするために８００℃から９００
℃の温度にて５秒から２０秒程度の熱処理を施してもよ
い。
【００１６】［第２の実施例］図５〜図８は、本発明の
第２の実施例を説明するための工程断面図である。本実
施例は、ＭＯＳＦＥＴのソース・ドレイン領域に対して
シリサイドを形成する場合に係るものである。まず、ｐ
型のシリコン基板２０１の非活性領域にＬＯＣＯＳ法に
よりフィールド酸化膜２０２を形成し、このフィールド
酸化膜２０２で囲まれた活性領域にゲート絶縁膜２０８
を形成する。
【００１７】次に、リンのドープされたポリシリコン膜
を形成しこれをパターニングしてゲート電極２０８を形
成する。続いて、フィールド酸化膜２０２およびゲート
電極２０８をマスクとしてリンをイオン注入してＬＤＤ
領域２１０を形成する。次いで、シリコン酸化膜の堆積
と異方性エッチングによりゲート電極２０９の側壁にサ
イドウォール２１１を形成する。次に、フィールド酸化
膜２０２、ゲート電極２０９およびサイドウォール２１
１をマスクとしてヒ素をイオン注入して拡散層２０３を
形成する。
【００１８】続いて、先の実施例の場合と同様に、シリ
コンを斜め回転イオン注入法によりイオン注入して非晶
質シリコン層２０５を形成する（図５）。シリコンが斜
め方向からイオン注入されたことにより、非晶質シリコ
ン層２０５は、基板表面のみならずフィールド酸化膜２
０２下およびサイドウォール２１１下にまで広がって形
成される。
【００１９】次に、チタンをＤＣマグネトロンスパッタ
法等により基板全面に膜厚３０ｎｍに堆積してチタン膜
２０６を形成する（図６）。続いて、６５０℃から７０
０℃の温度にて２０秒から６０秒の熱処理を施して、非
晶質シリコン層２０５のシリコンとチタンとを反応させ
拡散層２０３の表面およびゲート電極２０９の表面にチ
タンシリサイド膜２０７を形成する（図７）。このと
き、非晶質シリコン層２０５はフィールド酸化膜下およ
びサイドウォール下にも存在しているため、チタンシリ
サイド形成に必要なシリコンの供給がフィールド酸化膜
端部およびサイドウォール端部においても十分になさ
れ、そのため、狭い拡散層上においても十分の膜厚のチ
タンシリサイド膜２０７が安定して形成されるようにな
る。その後、アンモニア／過酸化水素の水溶液中にて処
理を行って未反応のチタン膜１０６を除去する（図
８）。この後、チタンシリサイドをより安定な構造とす
るために８００℃から９００℃の温度にて５秒から２０
秒程度の熱処理を施してもよい。
【００２０】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるされるものではな
く、本願発明の要旨を逸脱しない範囲内において各種の
変更が可能である。例えば、実施例では、シリサイドを
形成するための金属をしてチタンを用いていたが、これ
に代え、コバルト、モリブデン、タングステン、タンタ
ル、白金、ニッケル等を用いてシリサイドを形成しても
よい。また、シリコン基板を非晶質化するためのイオン
注入でのイオン種は、ゲルマニウムのような他のIV族原
子であってもよく、またリン、ヒ素、ボロン、ＢＦ2 等
の導電型を決定するためのイオン種であってもよい。ま
た、実施例ではシリサイドを形成するための熱処理が１
回のみであったが、２段階熱処理によってシリサイドを
形成するようにしてもよい。さらに、実施例では、シリ
コンを非晶質化するためのイオン注入を金属膜の形成に
先立って行っていたが、この方法に代え金属膜の形成後
にイオン注入を行うようにしてもよい。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
シリサイド形成用金属膜の成膜に先立つあるいは成膜後
に行うシリコン基板表面の非晶質化処理を、斜め回転イ
オン注入法によって行うものであるので、その後に行わ
れるシリサイド化のための熱処理において、シリサイド
を形成するためのシリコンをフィールド酸化膜端部にお
いても十分に供給するようにすることができるようにな
る。よって、本発明によれば、０．４μｍ以下の幅の拡
散層上にも十分な膜厚のシリサイドを安定して形成する
ことが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例を説明するための一工
程段階での半導体基板の断面図。
【図２】 本発明の第１の実施例を説明するための一工
程段階での半導体基板の断面図。
【図３】 本発明の第１の実施例を説明するための一工
程段階での半導体基板の断面図。
【図４】 本発明の第１の実施例を説明するための一工
程段階での半導体基板の断面図。
【図５】 本発明の第２の実施例を説明するための一工
程段階での半導体基板の断面図。
【図６】 本発明の第２の実施例を説明するための一工
程段階での半導体基板の断面図。
【図７】 本発明の第２の実施例を説明するための一工
程段階での半導体基板の断面図。
【図８】 本発明の第２の実施例を説明するための一工
程段階での半導体基板の断面図。
【図９】 従来例を説明するための一工程段階での半導
体基板の断面図。
【図１０】 従来例を説明するための一工程段階での半
導体基板の断面図。
【図１１】 従来例を説明するための一工程段階での半
導体基板の断面図。
【図１２】 従来例を説明するための一工程段階での半
導体基板の断面図。
【図１３】 従来例によって形成された拡散層上のチタ
ンシリサイドの層抵抗の拡散層幅依存性を示す分布図。
【図１４】 本発明の第１の実施例によって形成された
拡散層上のチタンシリサイドの層抵抗の拡散層幅依存性
を示す分布図。
【符号の説明】
１０１、２０１、３０１ シリコン基板 １０２、２０２、３０２ フィールド酸化膜 １０３、２０３、３０３ 拡散層 １０４、３０４ イオンビーム １０５、２０５、３０５ 非晶質シリコン層 １０６、２０６、３０６ チタン膜 １０７、２０７、３０７ チタンシリサイド膜 ２０８ ゲート絶縁膜 ２０９ ゲート電極 ２１０ ＬＤＤ領域 ２１１ サイドウォール

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】シリコン基板上の活性領域を絶縁膜にて囲
    み区画する工程と、前記活性領域上にゲート絶縁膜を介
    して多結晶シリコンのゲート電極を形成する工程と、前
    記ゲート電極をマスクとしてイオン注入を行って第１の
    拡散層を形成する工程と、前記ゲート電極の側壁に側壁
    絶縁膜を形成する工程と、前記ゲート電極および前記側
    壁絶縁膜をマスクとしてイオン注入を行って第２の拡散
    層を形成する工程と、イオンを斜め方向から注入して前
    記活性領域の表面、前記絶縁膜端部下および前記側壁絶
    縁膜下の半導体層並びに前記ゲート電極の表面を非晶質
    化する工程と、金属を堆積して少なくとも前記シリコン
    基板および前記ゲート電極上に金属膜を形成する工程
    と、熱処理により前記金属と非晶質化されたシリコンと
    を反応させて前記金属のシリサイド層を形成する工程
    と、を備えることを特徴とする半導体集積回路の製造方
    法。
  2. 【請求項２】シリコン基板上の活性領域を絶縁膜にて囲
    み区画する工程と、前記活性領域上にゲート絶縁膜を介
    して多結晶シリコンのゲート電極を形成する工程と、前
    記ゲート電極をマスクとしてイオン注入を行って第１の
    拡散層を形成する工程と、前記ゲート電極の側壁に側壁
    絶縁膜を形成する工程と、前記ゲート電極および前記側
    壁絶縁膜をマスクとしてイオン注入を行って第２の拡散
    層を形成する工程と、金属を堆積して少なくとも前記シ
    リコン基板および前記ゲート電極上に金属膜を形成する
    工程と、イオンを斜め方向から注入して前記活性領域の
    表面、前記絶縁膜端部下および前記側壁絶縁膜下の半導
    体層並びに前記ゲート電極の表面を非晶質化する工程
    と、熱処理により前記金属と非晶質化されたシリコンと
    を反応させて前記金属のシリサイド層を形成する工程
    と、を備えることを特徴とする半導体集積回路の製造方
    法。
  3. 【請求項３】前記活性領域の表面、前記絶縁膜端部下お
    よび前記側壁絶縁膜下の半導体層並びに前記ゲート電極
    の表面の非晶質化イオンが、シリコンイオンまたはゲル
    マニウムイオンのいずれかの斜め方向注入によって行わ
    れることを特徴とする請求項１または２記載の半導体集
    積回路の製造方法。
  4. 【請求項４】前記イオンの斜め方向からの注入が、斜め
    回転注入によって行われることを特徴とする請求項１、
    ２または３記載の半導体集積回路の製造方法。
  5. 【請求項５】前記イオンの斜め方向からの注入が、基板
    の法線方向から２０°以上の角度をつけて行われること
    を特徴とする請求項１、２、３または４記載の半導体集
    積回路の製造方法。
  6. 【請求項６】シリコン基板上に堆積される金属が、チタ
    ン、コバルト、タングステン、モリブデン、タンタル、
    白金、ニッケルの中のいずれかであることを特徴とする
    請求項１、２、３、４または５記載の半導体集積回路の
    製造方法。
JP6041758A 1994-02-17 1994-02-17 半導体集積回路の製造方法 Expired - Fee Related JP2891093B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6041758A JP2891093B2 (ja) 1994-02-17 1994-02-17 半導体集積回路の製造方法
KR1019950002866A KR0175419B1 (ko) 1994-02-17 1995-02-16 자기-정렬 금속 실리사이드 막 형성 단계를 포함한 반도체 집적회로 소자 제조방법
US08/731,462 US6245622B1 (en) 1994-02-17 1996-10-11 Method for fabricating semiconductor integrated circuit device including step of forming self-aligned metal silicide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6041758A JP2891093B2 (ja) 1994-02-17 1994-02-17 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPH07230969A JPH07230969A (ja) 1995-08-29
JP2891093B2 true JP2891093B2 (ja) 1999-05-17

Family

ID=12617315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6041758A Expired - Fee Related JP2891093B2 (ja) 1994-02-17 1994-02-17 半導体集積回路の製造方法

Country Status (3)

Country Link
US (1) US6245622B1 (ja)
JP (1) JP2891093B2 (ja)
KR (1) KR0175419B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3389075B2 (ja) * 1997-10-01 2003-03-24 株式会社東芝 半導体装置の製造方法
KR100513803B1 (ko) * 1998-10-13 2005-12-05 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
US6706631B1 (en) * 2000-07-25 2004-03-16 Advanced Micro Devices, Inc. Method of controlling sheet resistance of metal silicide regions by controlling the salicide strip time
JP3904936B2 (ja) * 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
KR100443793B1 (ko) * 2001-12-11 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법
WO2007108339A1 (ja) * 2006-03-17 2007-09-27 National Institute For Materials Science 強誘電体単結晶に形成された分極反転領域を固定化する方法、および、それを用いた光学素子
US20080039727A1 (en) * 2006-08-08 2008-02-14 Eilaz Babaev Ablative Cardiac Catheter System
DE102008026213B3 (de) * 2008-05-30 2009-09-24 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Durchlassstromerhöhung in Transistoren durch asymmetrische Amorphisierungsimplantation
CN102856177B (zh) * 2011-06-27 2015-01-28 中芯国际集成电路制造(北京)有限公司 半导体器件和用于制造半导体器件的方法
JP2015118973A (ja) * 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法及びその半導体装置
CN107078028A (zh) * 2014-06-24 2017-08-18 Ev 集团 E·索尔纳有限责任公司 用于衬底的表面处理的方法和设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339869A (en) * 1980-09-15 1982-07-20 General Electric Company Method of making low resistance contacts in semiconductor devices by ion induced silicides
US4551908A (en) * 1981-06-15 1985-11-12 Nippon Electric Co., Ltd. Process of forming electrodes and interconnections on silicon semiconductor devices
JPS593964A (ja) * 1982-06-29 1984-01-10 Semiconductor Res Found 半導体集積回路
US4558507A (en) * 1982-11-12 1985-12-17 Nec Corporation Method of manufacturing semiconductor device
JPS61137367A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
US4676866A (en) * 1985-05-01 1987-06-30 Texas Instruments Incorporated Process to increase tin thickness
JPS6233466A (ja) * 1985-08-07 1987-02-13 Hitachi Ltd 半導体装置の製造方法
JPS63117420A (ja) * 1986-11-06 1988-05-21 Nippon Telegr & Teleph Corp <Ntt> シリサイド層の形成方法
JPH01179415A (ja) * 1988-01-07 1989-07-17 Kawasaki Steel Corp 金属シリサイド層の形成方法
US5223445A (en) * 1990-05-30 1993-06-29 Matsushita Electric Industrial Co., Ltd. Large angle ion implantation method
JP2570487B2 (ja) * 1990-10-03 1997-01-08 三菱電機株式会社 半導体装置の製造方法
JP3104271B2 (ja) * 1991-03-27 2000-10-30 松下電器産業株式会社 イオン注入を用いた半導体装置の製造方法
JPH04354159A (ja) * 1991-05-31 1992-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2790157B2 (ja) * 1992-04-06 1998-08-27 日本電気株式会社 半導体集積回路装置の製造方法
JPH0653233A (ja) * 1992-07-27 1994-02-25 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR0175419B1 (ko) 1999-04-01
KR950034535A (ko) 1995-12-28
US6245622B1 (en) 2001-06-12
JPH07230969A (ja) 1995-08-29

Similar Documents

Publication Publication Date Title
US6777275B1 (en) Single anneal for dopant activation and silicide formation
JP2891092B2 (ja) 半導体装置の製造方法
JP2819240B2 (ja) 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法
JPH10242081A (ja) 半導体装置の製造方法
KR0183490B1 (ko) 반도체 소자의 제조 방법
JP2891093B2 (ja) 半導体集積回路の製造方法
JPH0878683A (ja) 半導体装置およびその製造方法
KR100268966B1 (ko) 반도체 장치와 그 제조방법
JPH05326552A (ja) 半導体素子およびその製造方法
US5869397A (en) Method of manufacturing semiconductor device
JP3496723B2 (ja) 半導体装置の製造方法
JP3129867B2 (ja) 半導体装置の製造方法
JP3190858B2 (ja) 半導体装置およびその製造方法
JP2000174270A (ja) 半導体装置及び半導体装置の製造方法
US7211489B1 (en) Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal
US20030119309A1 (en) Method for forming a silicide layer of semiconductor device
US6194298B1 (en) Method of fabricating semiconductor device
JP2582337B2 (ja) 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法
KR20030013882A (ko) 반도체소자의 실리사이드막 제조방법
KR100604496B1 (ko) 반도체 소자의 제조방법
JP3094914B2 (ja) 半導体装置の製造方法
JP3639745B2 (ja) 半導体装置の製造方法
JP2785734B2 (ja) 半導体装置の製造方法
JPH10294459A (ja) 半導体装置の製造方法
KR20010066622A (ko) 코발트 스퍼터링에 의한 살리사이드 형성 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990126

LAPS Cancellation because of no payment of annual fees