JP2880734B2 - 集積回路及びその接続回路 - Google Patents
集積回路及びその接続回路Info
- Publication number
- JP2880734B2 JP2880734B2 JP1225194A JP22519489A JP2880734B2 JP 2880734 B2 JP2880734 B2 JP 2880734B2 JP 1225194 A JP1225194 A JP 1225194A JP 22519489 A JP22519489 A JP 22519489A JP 2880734 B2 JP2880734 B2 JP 2880734B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminals
- pair
- grounding terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters And Equalizers (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、平衡動作する高周波用集積回路の端子構造
及びその内部接続を特徴づけると共に、他の同種の集積
回路との接続方法を特徴づけた集積回路とその接続回路
に関する。
及びその内部接続を特徴づけると共に、他の同種の集積
回路との接続方法を特徴づけた集積回路とその接続回路
に関する。
（従来の技術） 近年の半導体素子の発達によって、VHF帯,UHF帯の高
周波回路が集積回路化される傾向にある。
周波回路が集積回路化される傾向にある。
第４図は集積回路によって構成したPLL・FM復調回路
の構成例である。
の構成例である。
第４図において、１は高周波信号の入力端子、２は復
調出力の出力端子、３は発振器と混合器の機能を有した
高周波用集積回路（以下ICとする）、４は差動増幅形高
周波増幅用ICであり、IC3は信号を差動増幅によって平
衡処理し、平衡入力，平衡出力を行う。IC4は平衡入
力，平衡出力のICであるが、出力は不平衡で取出してい
る。
調出力の出力端子、３は発振器と混合器の機能を有した
高周波用集積回路（以下ICとする）、４は差動増幅形高
周波増幅用ICであり、IC3は信号を差動増幅によって平
衡処理し、平衡入力，平衡出力を行う。IC4は平衡入
力，平衡出力のICであるが、出力は不平衡で取出してい
る。
端子１は結合コンデンサ５を介して平衡−不平衡変換
バルン・トランス６の不平衡入力巻線に接続される。バ
ルン・トランス６の平衡出力巻線の一端はIC3の平衡入
力端子P10に接続され、他端はコンデンサ７を介してIC3
の平衡入力端子P12に接続される。
バルン・トランス６の不平衡入力巻線に接続される。バ
ルン・トランス６の平衡出力巻線の一端はIC3の平衡入
力端子P10に接続され、他端はコンデンサ７を介してIC3
の平衡入力端子P12に接続される。
IC3の端子P3〜P5はVCOのタンク回路接続用端子であ
る。タンク回路は、コイル14と直列接続したVCO制御バ
リキャップ15,16との並列接続にて構成され、その並列
接続点の一端は外付けコンデンサ13を介して端子P3に接
続され、他端はそれぞれ外付けコンデンサ11,12を介し
て端子P5,P4に接続されている。また、P9は接地用端
子、P7は電源用端子であり、端子P9は接地点に接続さ
れ、端子P7は電圧源24に接続されている。
る。タンク回路は、コイル14と直列接続したVCO制御バ
リキャップ15,16との並列接続にて構成され、その並列
接続点の一端は外付けコンデンサ13を介して端子P3に接
続され、他端はそれぞれ外付けコンデンサ11,12を介し
て端子P5,P4に接続されている。また、P9は接地用端
子、P7は電源用端子であり、端子P9は接地点に接続さ
れ、端子P7は電圧源24に接続されている。
IC3の端子P14,P1は平衡出力端子であり、端子P14,P1
からの信号は、それぞれラグ形リードフィルタ19,20を
介してIC4の平衡入力端子P1,P8に導かれる。
からの信号は、それぞれラグ形リードフィルタ19,20を
介してIC4の平衡入力端子P1,P8に導かれる。
IC4は入力信号を平衡処理し、その平衡出力の一方
は、端子P4から不平衡出力として出力端子２に導出さ
れ、他方は端子P5からVCO制御信号として、トラップ回
路18,抵抗17を介して上記バリキャップ15,16の交点に印
加される。又、IC4の端子P3は接地点に接続され、端子P
6は電圧源25に接続されている。更に、IC4の出力端子
P4,P5には、それぞれゲイン抵抗23,22が接続されてい
る。尚、IC3,IC4の電源用端子P7,P6には、それぞれコン
デンサ8,21が接続され、IC3の電源用端子P7は、バイア
ス抵抗9,チョーク・コイル10を介してIC3の端子P5に接
続されている。
は、端子P4から不平衡出力として出力端子２に導出さ
れ、他方は端子P5からVCO制御信号として、トラップ回
路18,抵抗17を介して上記バリキャップ15,16の交点に印
加される。又、IC4の端子P3は接地点に接続され、端子P
6は電圧源25に接続されている。更に、IC4の出力端子
P4,P5には、それぞれゲイン抵抗23,22が接続されてい
る。尚、IC3,IC4の電源用端子P7,P6には、それぞれコン
デンサ8,21が接続され、IC3の電源用端子P7は、バイア
ス抵抗9,チョーク・コイル10を介してIC3の端子P5に接
続されている。
上記のごとく、IC化高周波回路は、高速動作する素子
の耐圧が低く、低電圧源を用いる都合上、入・出力ダイ
ナミックレンジを高くできないことから、平衡動作に適
した差動増幅回路が用いられる。又、外部回路（バルン
・トランス６の入力巻線及びリードフィルタ19,20）
は、不平衡動作している。
の耐圧が低く、低電圧源を用いる都合上、入・出力ダイ
ナミックレンジを高くできないことから、平衡動作に適
した差動増幅回路が用いられる。又、外部回路（バルン
・トランス６の入力巻線及びリードフィルタ19,20）
は、不平衡動作している。
平衡動作する回路は、電源用線路，接地用線路からの
誘導信号が同相ノイズとなって出力には現れないように
する効果もある。上記電源線路等からの誘導は、高周波
接地面を大きくすると、接地電位が低下されて少なくな
るが、IC内部では、接地面も小さく、接地電位の低下は
不可能に近い。そこで、回路を平衡動作させて、同相ノ
イズを除去する。もし、平衡動作させず、ICの平衡入力
端子の一方を接地して強制的に不平衡動作させた場合
は、平衡動作させた場合の２倍の振幅が必要になるの
で、入力ダイナミックレンジが問題になってくる。又、
接地した他方の入力端子におけるIC内部のボンディング
ワイヤー等が新たなインピーダンスを持ち、接地した端
子からの誘導量が多くなるという不都合が起きる。
誘導信号が同相ノイズとなって出力には現れないように
する効果もある。上記電源線路等からの誘導は、高周波
接地面を大きくすると、接地電位が低下されて少なくな
るが、IC内部では、接地面も小さく、接地電位の低下は
不可能に近い。そこで、回路を平衡動作させて、同相ノ
イズを除去する。もし、平衡動作させず、ICの平衡入力
端子の一方を接地して強制的に不平衡動作させた場合
は、平衡動作させた場合の２倍の振幅が必要になるの
で、入力ダイナミックレンジが問題になってくる。又、
接地した他方の入力端子におけるIC内部のボンディング
ワイヤー等が新たなインピーダンスを持ち、接地した端
子からの誘導量が多くなるという不都合が起きる。
ところで平衡動作する回路は、上記効果を有する反
面、信号端子間同士の誘導によるノイズは排除できな
い。そこで、例えば平衡入力端子P10,P12の間に空き端
子P11を設け、信号端子間の誘導が少なくなるようにし
ている。又、IC3の端子P1,P14及びIC4の端子P1,P8のよ
うに、デュアルラインの対称位置に配置して、距離を離
している。
面、信号端子間同士の誘導によるノイズは排除できな
い。そこで、例えば平衡入力端子P10,P12の間に空き端
子P11を設け、信号端子間の誘導が少なくなるようにし
ている。又、IC3の端子P1,P14及びIC4の端子P1,P8のよ
うに、デュアルラインの対称位置に配置して、距離を離
している。
しかし、このような空き端子を作ることは、IC化して
集積度を上げたにもかかわらず端子の数が増え、パッケ
ージサイズが大型化すると共に、その他の機能を搭載す
る面での制約になってしまう。
集積度を上げたにもかかわらず端子の数が増え、パッケ
ージサイズが大型化すると共に、その他の機能を搭載す
る面での制約になってしまう。
また、いたずらに多端子のパッケージを用いると、第
５図に示すように、接地用端子P9,電圧源端子P7及び信
号端子P10,P12からチップ3aまでのIC内部ボンディング
ワイヤー長が長くなって高周波特性が悪化すると共に、
かつそれぞれ長さが異なるために、平衡動作による同相
誘導ノイズの排除効果が減少してしまう。尚、第５図は
IC3の内のチップと各端子との接続を示している。
５図に示すように、接地用端子P9,電圧源端子P7及び信
号端子P10,P12からチップ3aまでのIC内部ボンディング
ワイヤー長が長くなって高周波特性が悪化すると共に、
かつそれぞれ長さが異なるために、平衡動作による同相
誘導ノイズの排除効果が減少してしまう。尚、第５図は
IC3の内のチップと各端子との接続を示している。
（発明が解決しようとする課題） 以上説明したように、従来の高周波用集積回路は、平
衡動作のための２信号端子の間に空き端子を設けて信号
端子間の誘導が少なくなるようにしているが、各信号端
子及び接地用端子から内部チップまでのそれぞれのボン
ディグワイヤー長を考慮すると、その長さがそれぞれ異
なることになり、高周波的な特性が悪化すると共に誘導
同相ノイズ排除性能という面からも好ましくないという
問題があった。
衡動作のための２信号端子の間に空き端子を設けて信号
端子間の誘導が少なくなるようにしているが、各信号端
子及び接地用端子から内部チップまでのそれぞれのボン
ディグワイヤー長を考慮すると、その長さがそれぞれ異
なることになり、高周波的な特性が悪化すると共に誘導
同相ノイズ排除性能という面からも好ましくないという
問題があった。
本発明は上記問題点を除去し、高周波特性及び誘導ノ
イズ排除性能を向上するようにした集積回路及びその接
続回路を提供することを目的とする。
イズ排除性能を向上するようにした集積回路及びその接
続回路を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） 第１の発明は、第1,第２の集積回路を有し、それらを
結合するための接続回路であって、 第１の接地用端子、及び前記第１の接地用端子に隣接
しこの接地用端子を中心にして対称的に配置した一対の
出力端子を有し、この一対の出力端子に同振幅で逆相の
平衡出力を生成するようにした第１の集積回路と、 第２の接地用端子、及び前記第２の接地用端子に隣接
しこの接地用端子を中心にして対称的に配置した一対の
入力端子とを有する第２の集積回路と、 前記第１の接地用端子と前記第２の接地用端子同士を
共通に接続して接地するとともに、前記一対の出力端子
と前記一対の入力端子同士をそれぞれ接続する配線手段
とから成ることを特徴とする。
結合するための接続回路であって、 第１の接地用端子、及び前記第１の接地用端子に隣接
しこの接地用端子を中心にして対称的に配置した一対の
出力端子を有し、この一対の出力端子に同振幅で逆相の
平衡出力を生成するようにした第１の集積回路と、 第２の接地用端子、及び前記第２の接地用端子に隣接
しこの接地用端子を中心にして対称的に配置した一対の
入力端子とを有する第２の集積回路と、 前記第１の接地用端子と前記第２の接地用端子同士を
共通に接続して接地するとともに、前記一対の出力端子
と前記一対の入力端子同士をそれぞれ接続する配線手段
とから成ることを特徴とする。
第２の発明は、第1,第２の集積回路を有し、それらを
結合するための接続回路であって、 内部チップを有するとともに、第１の接地用端子、及
びこの第１の接地用端子に隣接し前記接地用端子を中心
にして対称的に配置した一対の出力端子を有し、前記内
部チップと前記接地用端子間を第１のボンディングワイ
ヤーで接続し、前記内部チップと各出力端子間を前記第
１のボンディングワイヤーを中心にして対称に形成され
た第2,第３のボンディングワイヤーにて接続し、前記一
対の出力端子に、同振幅で逆相の平衡出力を生成するよ
うにした第１の集積回路と、 第２の内部チップを有するとともに、第２の接地用端
子、及びこの第２の接地用端子に隣接し前記第２の接地
用端子を中心にして対称的に配置した一対の入力端子を
有し、前記第２の内部チップと前記第２の接地用端子間
を第４のボンディングワイヤーで接続し、前記第２の内
部チップと各入力端子間を前記第４のボンディングワイ
ヤーを中心にして対称に形成された第5,第６のボンディ
ングワイヤーにて接続して成る第２の集積回路と、 前記第１の接地用端子と前記第２の接地用端子同士を
共通に接続して接地するとともに、前記一対の出力端子
と前記一対の入力端子同士をそれぞれ接続する配線手段
とから成ることを特徴とする。
結合するための接続回路であって、 内部チップを有するとともに、第１の接地用端子、及
びこの第１の接地用端子に隣接し前記接地用端子を中心
にして対称的に配置した一対の出力端子を有し、前記内
部チップと前記接地用端子間を第１のボンディングワイ
ヤーで接続し、前記内部チップと各出力端子間を前記第
１のボンディングワイヤーを中心にして対称に形成され
た第2,第３のボンディングワイヤーにて接続し、前記一
対の出力端子に、同振幅で逆相の平衡出力を生成するよ
うにした第１の集積回路と、 第２の内部チップを有するとともに、第２の接地用端
子、及びこの第２の接地用端子に隣接し前記第２の接地
用端子を中心にして対称的に配置した一対の入力端子を
有し、前記第２の内部チップと前記第２の接地用端子間
を第４のボンディングワイヤーで接続し、前記第２の内
部チップと各入力端子間を前記第４のボンディングワイ
ヤーを中心にして対称に形成された第5,第６のボンディ
ングワイヤーにて接続して成る第２の集積回路と、 前記第１の接地用端子と前記第２の接地用端子同士を
共通に接続して接地するとともに、前記一対の出力端子
と前記一対の入力端子同士をそれぞれ接続する配線手段
とから成ることを特徴とする。
（作用） このような構成によれば、信号端子間が接地用端子を
介して離れており、信号端子間の直接誘導を減じる距離
が実現される。又、接地用端子に信号端子からの信号が
それぞれ誘導するが、これによって接地用端子に現れる
ノイズは、振幅が等しく互いに逆位相になることで打消
し合う。又、接地用端子は基準電位端子としても用いる
ことができ、端子数を節約する。
介して離れており、信号端子間の直接誘導を減じる距離
が実現される。又、接地用端子に信号端子からの信号が
それぞれ誘導するが、これによって接地用端子に現れる
ノイズは、振幅が等しく互いに逆位相になることで打消
し合う。又、接地用端子は基準電位端子としても用いる
ことができ、端子数を節約する。
（実施例） 以下、本発明を図示の実施例によって詳細に説明す
る。
る。
第１図は本発明に係る集積回路及びその接続回路の一
実施例を示す。同図中、30,39は本発明に係る端子構造
を持つICである。IC30は、P21,P23が平衡出力端子対を
成す信号端子、P22が接地用端子である。IC39は、P24,P
26が平衡入力端子対を成す信号端子、P25が接地用端子
である。
実施例を示す。同図中、30,39は本発明に係る端子構造
を持つICである。IC30は、P21,P23が平衡出力端子対を
成す信号端子、P22が接地用端子である。IC39は、P24,P
26が平衡入力端子対を成す信号端子、P25が接地用端子
である。
これら２つのIC30,39は、それぞれ信号端子P21と
P24、P23とP26がコンデンサ34,35を介して接続され、接
地用端子P22とP25が直接接続される。P22とP25の接続線
路は接地される。
P24、P23とP26がコンデンサ34,35を介して接続され、接
地用端子P22とP25が直接接続される。P22とP25の接続線
路は接地される。
このような接続回路によれば、信号を出力するIC30
は、出力を平衡形式のままIC39に供給し、従来のIC3か
らIC4のようにリードフィルタを介して供給することが
ない。又、信号端子P21,P23及びP24,P26間の誘導は、端
子間隔を接地用端子P22,P25によってあけてあるので、
従来と同じ効果がある。
は、出力を平衡形式のままIC39に供給し、従来のIC3か
らIC4のようにリードフィルタを介して供給することが
ない。又、信号端子P21,P23及びP24,P26間の誘導は、端
子間隔を接地用端子P22,P25によってあけてあるので、
従来と同じ効果がある。
一方、IC30から平衡形式で出力する信号は、IC39の内
部チップに、第２図のように表される等価回路を経て入
力することになる。
部チップに、第２図のように表される等価回路を経て入
力することになる。
第２図は、IC39の入力端子P24〜P26から内部チップま
でのボンディングワイヤーによる高周波等価回路を示
す。第２図において、IC39の端子P24,P25,P26からチッ
プ40に対してボンディングワイヤー43,44,45が接続され
ている。このとき、端子P24とP25間及びP25とP26間に
は、容量C1,C2なるパッケージキャパシタ41,42が存在
し、ボンディングワイヤー43,44,45によるインダクタン
スによってM1,M2なるワイヤー間の相互インダクタンス
が存在する。
でのボンディングワイヤーによる高周波等価回路を示
す。第２図において、IC39の端子P24,P25,P26からチッ
プ40に対してボンディングワイヤー43,44,45が接続され
ている。このとき、端子P24とP25間及びP25とP26間に
は、容量C1,C2なるパッケージキャパシタ41,42が存在
し、ボンディングワイヤー43,44,45によるインダクタン
スによってM1,M2なるワイヤー間の相互インダクタンス
が存在する。
上記容量及び相互インダクタンスは、隣接端子間以外
にも存在するが、隣接端子間に比べてその値は小さい。
ここで、ボンディングワイヤー43,45は、接地用ボンデ
ィングワイヤー44を中心に幾何学的に対称になる。この
とき、容量C1,C2と相互インダクタンスM1,M2は、 C1＝C2＝Ｃ … 及び M1＝M2＝Ｍ … となる。即ち、端子P24,P26と接地用端子P25間に、同一
容量による結合と、同一インダクタンスによる誘導結合
が起る。
にも存在するが、隣接端子間に比べてその値は小さい。
ここで、ボンディングワイヤー43,45は、接地用ボンデ
ィングワイヤー44を中心に幾何学的に対称になる。この
とき、容量C1,C2と相互インダクタンスM1,M2は、 C1＝C2＝Ｃ … 及び M1＝M2＝Ｍ … となる。即ち、端子P24,P26と接地用端子P25間に、同一
容量による結合と、同一インダクタンスによる誘導結合
が起る。
従って、端子P24,P26を通して、第３図S1,S3に示すよ
うな波形の信号が入力された場合、接地用端子P25に現
れる波形は、第３図S2のようになる。第３図S2は、振幅
同一、逆位相の信号S1及びS3が、点線にて示す波形S1′
及び一点鎖線にて示す波形S3′のように誘起し、打消し
合って、接地用端子P25には現れない無信号波形を示し
ている。厳密には、接地用端子P25に誘起する信号は、
容量及びインダクタンスの合成和になるので、接地用端
子P25と対接地面とのインピーダンスが明確でないと、
完全には打消されることにならないが、例えば同相の誘
導結合が支配的な場合を想定すれば、信号S1はS1′に、
S3はS3′に略一致して、接地用端子P25への誘導成分を
打ち消すことができる。
うな波形の信号が入力された場合、接地用端子P25に現
れる波形は、第３図S2のようになる。第３図S2は、振幅
同一、逆位相の信号S1及びS3が、点線にて示す波形S1′
及び一点鎖線にて示す波形S3′のように誘起し、打消し
合って、接地用端子P25には現れない無信号波形を示し
ている。厳密には、接地用端子P25に誘起する信号は、
容量及びインダクタンスの合成和になるので、接地用端
子P25と対接地面とのインピーダンスが明確でないと、
完全には打消されることにならないが、例えば同相の誘
導結合が支配的な場合を想定すれば、信号S1はS1′に、
S3はS3′に略一致して、接地用端子P25への誘導成分を
打ち消すことができる。
上記，式のような関係は、IC30の端子P21,P22,P
23にも適用でき、チップ側から端子側へのボンディング
ワイヤーによっても接地用端子における誘導信号成分は
排除される。即ち、端子間の結合が接地端子を中心に対
称であれば、，が成り立ち、それらの容量及びイン
ダクタンス値にかかわらず、入力出力のどちらにも適用
することができる。
23にも適用でき、チップ側から端子側へのボンディング
ワイヤーによっても接地用端子における誘導信号成分は
排除される。即ち、端子間の結合が接地端子を中心に対
称であれば、，が成り立ち、それらの容量及びイン
ダクタンス値にかかわらず、入力出力のどちらにも適用
することができる。
従来の場合は、平衡信号端子が隣り合っているので、
入力振幅は減少される。端子構造が非対称であるので、 C1∠C2及びM1∠M2 … となり、ICチップの接地電位に高周波信号が残留してし
まう。これは、いわゆるアースが浮いた状態である。
入力振幅は減少される。端子構造が非対称であるので、 C1∠C2及びM1∠M2 … となり、ICチップの接地電位に高周波信号が残留してし
まう。これは、いわゆるアースが浮いた状態である。
こうして、本実施例は高周波性能を向上させることが
できる。又、空き端子が必要ないので、パッケージサイ
ズを小さくしたり、他の機能のために使用することがで
きるという効果がある。
できる。又、空き端子が必要ないので、パッケージサイ
ズを小さくしたり、他の機能のために使用することがで
きるという効果がある。
尚、上記説明は、後段ICと同一配列の出力端子を持っ
た素子との接続例であるが、他にも、平衡出力を有する
素子であり、接地線路が平衡線路の間に等距離で配置さ
れている場合であれば、前段素子の配列が後段ICの配列
と同じである必要はない。
た素子との接続例であるが、他にも、平衡出力を有する
素子であり、接地線路が平衡線路の間に等距離で配置さ
れている場合であれば、前段素子の配列が後段ICの配列
と同じである必要はない。
［発明の効果］ 以上説明したように本発明によれば、ICの空き端子が
なく、高周波特性及び誘導ノイズ排除性能の良好な回路
を実現する。
なく、高周波特性及び誘導ノイズ排除性能の良好な回路
を実現する。
第１図は本発明に係る集積回路の一実施例を示す構成
図、第２図は集積回路内部の等価回路図、第３図は本発
明による誘導ノイズ排除動作を示す波形図、第４図は従
来の高周波回路を示す回路ず、第５図は従来のIC内部を
説明する説明図である。 30,39……集積回路、34,35……コンデンサ、40……チッ
プ、41,42……パッケージキャパシタ、43〜45……ボン
ディングワイヤー、46,47……相互インダクタンス、
P21,P23……平衡出力端子、P24,P26……平衡入力端子、
P22,P25……接地用端子。
図、第２図は集積回路内部の等価回路図、第３図は本発
明による誘導ノイズ排除動作を示す波形図、第４図は従
来の高周波回路を示す回路ず、第５図は従来のIC内部を
説明する説明図である。 30,39……集積回路、34,35……コンデンサ、40……チッ
プ、41,42……パッケージキャパシタ、43〜45……ボン
ディングワイヤー、46,47……相互インダクタンス、
P21,P23……平衡出力端子、P24,P26……平衡入力端子、
P22,P25……接地用端子。
Claims (2)
- 【請求項１】第1,第２の集積回路を有し、それらを結合
するための接続回路であって、 第１の接地用端子、及び前記第１の接地用端子に隣接し
この接地用端子を中心にして対称的に配置した一対の出
力端子を有し、この一対の出力端子に同振幅で逆相の平
衡出力を生成するようにした第１の集積回路と、 第２の接地用端子、及び前記第２の接地用端子に隣接し
この接地用端子を中心にして対称的に配置した一対の入
力端子とを有する第２の集積回路と、 前記第１の接地用端子と前記第２の接地用端子同士を共
通に接続して接地するとともに、前記一対の出力端子と
前記一対の入力端子同士をそれぞれ接続する配線手段と
から成ることを特徴とする集積回路及びその接続回路。 - 【請求項２】第1,第２の集積回路を有し、それらを結合
するための接続回路であって、 内部チップを有するとともに、第１の接地用端子、及び
この第１の接地用端子に隣接し前記接地用端子を中心に
して対称的に配置した一対の出力端子を有し、前記内部
チップと前記接地用端子間を第１のボンディングワイヤ
ーで接続し、前記内部チップと各出力端子間を前記第１
のボンディングワイヤーを中心にして対称に形成された
第2,第３のボンディグワイヤーにて接続し、前記一対の
出力端子に、同振幅で逆相の平衡出力を生成するように
した第１の集積回路と、 第２の内部チップを有するとともに、第２の接地用端
子、及びこの第２の接地用端子に隣接し前記第２の接地
用端子を中心にして対称的に配置した一対の入力端子を
有し、前記第２の内部チップと前記第２の接地用端子間
を第４のボンディングワイヤーで接続し、前記第２の内
部チップと各入力端子間を前記第４のボンディングワイ
ヤーを中心にして対称に形成された第5,第６のボンディ
ングワイヤーにて接続して成る第２の集積回路と、 前記第１の接地用端子と前記第２の接地用端子同士を共
通に接続して接地するとともに、前記一対の出力端子と
前記一対の入力端子同士をそれぞれ接続する配線手段と
から成ることを特徴とする集積回路及びその接続回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1225194A JP2880734B2 (ja) | 1989-08-31 | 1989-08-31 | 集積回路及びその接続回路 |
| CA002024123A CA2024123C (en) | 1989-08-31 | 1990-08-28 | Integrated circuit with balanced connecting circuit |
| GB9018760A GB2235821B (en) | 1989-08-31 | 1990-08-28 | Integrated circuit connection arrangement |
| US07/574,781 US5444311A (en) | 1989-08-31 | 1990-08-30 | Integrated circuit and its connecting circuit |
| DE4027686A DE4027686C2 (de) | 1989-08-31 | 1990-08-31 | Hochfrequenzschaltung |
| US08/353,353 US5459420A (en) | 1989-08-31 | 1994-12-02 | Integrated circuit and its connecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1225194A JP2880734B2 (ja) | 1989-08-31 | 1989-08-31 | 集積回路及びその接続回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0388356A JPH0388356A (ja) | 1991-04-12 |
| JP2880734B2 true JP2880734B2 (ja) | 1999-04-12 |
Family
ID=16825446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1225194A Expired - Fee Related JP2880734B2 (ja) | 1989-08-31 | 1989-08-31 | 集積回路及びその接続回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5444311A (ja) |
| JP (1) | JP2880734B2 (ja) |
| CA (1) | CA2024123C (ja) |
| DE (1) | DE4027686C2 (ja) |
| GB (1) | GB2235821B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177833B1 (en) * | 1999-04-30 | 2001-01-23 | International Business Machine Corp. | Integrated circuit module having reduced impedance and method of providing the same |
| US7119607B2 (en) * | 2002-12-31 | 2006-10-10 | Intel Corporation | Apparatus and method for resonance reduction |
| US7304393B1 (en) | 2004-03-24 | 2007-12-04 | Microtune (Texas), L.P. | System and method for coupling internal circuitry of an integrated circuit to the integrated circuit's package pins |
| US7378876B2 (en) * | 2006-03-14 | 2008-05-27 | Integrated Device Technology, Inc. | Complementary output inverter |
| DE102007007356B4 (de) * | 2007-02-14 | 2009-01-15 | Infineon Technologies Ag | Hochfrequenzschaltung, Standardzelle, Entwurfsystem und Testverfahren |
| JP2008218776A (ja) * | 2007-03-06 | 2008-09-18 | Renesas Technology Corp | 半導体装置 |
| KR101263663B1 (ko) * | 2011-02-09 | 2013-05-22 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| WO2015111534A1 (ja) * | 2014-01-22 | 2015-07-30 | アルプス電気株式会社 | センサモジュール、並びに、これに用いるセンサチップ及び処理回路チップ |
| US9935036B2 (en) * | 2015-06-26 | 2018-04-03 | Intel Corporation | Package assembly with gathered insulated wires |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4023053A (en) * | 1974-12-16 | 1977-05-10 | Tokyo Shibaura Electric Co., Ltd. | Variable capacity diode device |
| DE3268802D1 (en) * | 1982-07-13 | 1986-03-13 | Ibm Deutschland | Phase splitter with integrated latching circuit |
| JPS5958920A (ja) * | 1982-09-28 | 1984-04-04 | Fujitsu Ltd | バツフア回路 |
| DE3316184C2 (de) * | 1983-05-04 | 1985-08-14 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Anordnung zur Verbesserung der elektromagnetischen Verträglichkeit bei Niederfrequenz-Verstärkern |
| DE3334592C2 (de) * | 1983-09-24 | 1985-07-11 | Nukem Gmbh, 6450 Hanau | Funktionsgenerator |
| DE3680265D1 (de) * | 1985-02-28 | 1991-08-22 | Sony Corp | Halbleiterschaltungsanordnung. |
| CA1246755A (en) * | 1985-03-30 | 1988-12-13 | Akira Miyauchi | Semiconductor device |
| US4866507A (en) * | 1986-05-19 | 1989-09-12 | International Business Machines Corporation | Module for packaging semiconductor integrated circuit chips on a base substrate |
| GB2215121B (en) * | 1988-02-10 | 1991-03-13 | Plessey Co Plc | Multi-layer integrated circuit devices |
| US5063358A (en) * | 1990-11-01 | 1991-11-05 | Westinghouse Electric Corp. | Ultra low noise crystal oscillator circuit |
| US5140174A (en) * | 1991-01-25 | 1992-08-18 | Hewlett-Packard Co. | Symmetric edge true/complement buffer/inverter and method therefor |
| US5130566A (en) * | 1991-07-29 | 1992-07-14 | Fujitsu Limited | Pulse generator circuit for producing simultaneous complementary output pulses |
| US5198700A (en) * | 1991-11-08 | 1993-03-30 | Dallas Semiconductor Corp. | Doubletpulse generator |
-
1989
- 1989-08-31 JP JP1225194A patent/JP2880734B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-28 GB GB9018760A patent/GB2235821B/en not_active Expired - Fee Related
- 1990-08-28 CA CA002024123A patent/CA2024123C/en not_active Expired - Fee Related
- 1990-08-30 US US07/574,781 patent/US5444311A/en not_active Expired - Fee Related
- 1990-08-31 DE DE4027686A patent/DE4027686C2/de not_active Expired - Fee Related
-
1994
- 1994-12-02 US US08/353,353 patent/US5459420A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2235821B (en) | 1993-08-18 |
| CA2024123A1 (en) | 1991-03-01 |
| US5444311A (en) | 1995-08-22 |
| DE4027686A1 (de) | 1991-03-14 |
| US5459420A (en) | 1995-10-17 |
| DE4027686C2 (de) | 1997-07-10 |
| JPH0388356A (ja) | 1991-04-12 |
| CA2024123C (en) | 1994-09-20 |
| GB2235821A (en) | 1991-03-13 |
| GB9018760D0 (en) | 1990-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880734B2 (ja) | 集積回路及びその接続回路 | |
| US5717363A (en) | Oscillation circuit and oscillation method | |
| JP2000165202A (ja) | 単相−差動変換回路 | |
| US6225859B1 (en) | Integrated low-pass filter | |
| JPS6043907A (ja) | 増幅回路 | |
| JP3303845B2 (ja) | 内部整合型出力ｆｅｔ | |
| JP2000332602A (ja) | Ｐｌｌ回路 | |
| JPH08162884A (ja) | 雑音除去回路 | |
| JP2694763B2 (ja) | 電圧制御発振器用コイル及びそれを用いた電圧制御発振器 | |
| JPH07202640A (ja) | 集積回路にて同調回路における干渉を低減させる装置 | |
| JPS62154908A (ja) | ミキサ−回路 | |
| JP2584425B2 (ja) | 表面弾性波装置 | |
| JPH0328574Y2 (ja) | ||
| JPH0583069A (ja) | 高周波フイルタ | |
| JPS6134745Y2 (ja) | ||
| JPH03216003A (ja) | 整合回路 | |
| JP3016250B2 (ja) | 直流遮断回路 | |
| JP3152592B2 (ja) | 中間周波同調回路 | |
| JPS59191907A (ja) | ミキサ回路 | |
| JPS6040048Y2 (ja) | 音声中間周波回路 | |
| JPH0537268A (ja) | オーデイオ信号のインターフエイス回路 | |
| JPH051137Y2 (ja) | ||
| JPH061878B2 (ja) | ノイズフイルタ | |
| JPS60105310A (ja) | 表面弾性波フイルタ | |
| JPS6115630Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |