JP3150098B2 - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JP3150098B2 JP3150098B2 JP00041398A JP41398A JP3150098B2 JP 3150098 B2 JP3150098 B2 JP 3150098B2 JP 00041398 A JP00041398 A JP 00041398A JP 41398 A JP41398 A JP 41398A JP 3150098 B2 JP3150098 B2 JP 3150098B2
- Authority
- JP
- Japan
- Prior art keywords
- common
- signal
- output
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は液晶駆動装置に関
し、特に各種液晶パネルに配置される液晶セルのライン
選択機能に対応する液晶駆動装置に関する。
し、特に各種液晶パネルに配置される液晶セルのライン
選択機能に対応する液晶駆動装置に関する。
【０００２】
【従来の技術】従来の、この種の一般的な液晶駆動装置
および対応する液晶パネルを含む液晶表示システム構成
の概要が図１１に示される。図１１に示されるように、
当該液晶表示システムは、マトリクス状に配置される液
晶セル１１０５により形成される液晶パネル１１０４
と、液晶パネル１１０４の上下方向から表示データを示
すセグメント信号を生成して出力するセグメント出力回
路１１０３と、液晶パネル１１０４の左右方向からのラ
イン選択を行うためのコモン信号を生成して出力するコ
モン出力回路１１０２と、外部入力信号の入力を受け
て、上記のコモン出力回路１１０２およびセグメント出
力回路１１３の動作機能を制御する制御回路１１０１と
を備えて構成される。なお、上記のコモンとセグメント
との対応関係は、ゲートとソースとの関係またはロウと
カラムとの関係というように、使用上の用途関係によっ
ては呼び方が変えられることもあるのが通例である。
および対応する液晶パネルを含む液晶表示システム構成
の概要が図１１に示される。図１１に示されるように、
当該液晶表示システムは、マトリクス状に配置される液
晶セル１１０５により形成される液晶パネル１１０４
と、液晶パネル１１０４の上下方向から表示データを示
すセグメント信号を生成して出力するセグメント出力回
路１１０３と、液晶パネル１１０４の左右方向からのラ
イン選択を行うためのコモン信号を生成して出力するコ
モン出力回路１１０２と、外部入力信号の入力を受け
て、上記のコモン出力回路１１０２およびセグメント出
力回路１１３の動作機能を制御する制御回路１１０１と
を備えて構成される。なお、上記のコモンとセグメント
との対応関係は、ゲートとソースとの関係またはロウと
カラムとの関係というように、使用上の用途関係によっ
ては呼び方が変えられることもあるのが通例である。
【０００３】図１２は、上記の従来の液晶表示システム
に含まれるコモン出力回路１１０２の内部構成図であ
る。当該コモン出力回路１１０２は、液晶パネル１１０
４に対して、前記コモン信号を生成して駆動出力する液
晶駆動装置としての機能を有しており、制御回路１１０
１（図１１参照）より入力されるレベル電圧（１）１０
６、レベル電圧（２）１０７、コモン選択信号（１）１
０２−１、コモン選択信号（２）１０２−２、…………
…、コモン選択信号（ｎ）１０２−ｎに対応して、アナ
ログ・スイッチ１２０１1 、１２０１2 、…………、１
２０１n と、同じくアナログ・スイッチ１２０２1 、１
２０２2 、…………、１２０２n とを備えて構成されて
いる。これらの各アナログ・スイッチからは、上記の各
入力を受けて、それぞれ対応するコモン信号（１）１０
４−１、コモン信号（２）１０４−２、…………、コモ
ン信号（ｎ）１０４−ｎが出力されて、液晶パネル１１
０４（図１１参照）に駆動入力されている。また、図１
３（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）および
（ｆ）は、コモン出力回路１１０２における各部の信号
を示す動作タイミング図である。以下、図１１、図１２
および図１３を参照して、当該従来のコモン出力回路１
１０２の動作について説明する。
に含まれるコモン出力回路１１０２の内部構成図であ
る。当該コモン出力回路１１０２は、液晶パネル１１０
４に対して、前記コモン信号を生成して駆動出力する液
晶駆動装置としての機能を有しており、制御回路１１０
１（図１１参照）より入力されるレベル電圧（１）１０
６、レベル電圧（２）１０７、コモン選択信号（１）１
０２−１、コモン選択信号（２）１０２−２、…………
…、コモン選択信号（ｎ）１０２−ｎに対応して、アナ
ログ・スイッチ１２０１1 、１２０１2 、…………、１
２０１n と、同じくアナログ・スイッチ１２０２1 、１
２０２2 、…………、１２０２n とを備えて構成されて
いる。これらの各アナログ・スイッチからは、上記の各
入力を受けて、それぞれ対応するコモン信号（１）１０
４−１、コモン信号（２）１０４−２、…………、コモ
ン信号（ｎ）１０４−ｎが出力されて、液晶パネル１１
０４（図１１参照）に駆動入力されている。また、図１
３（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）および
（ｆ）は、コモン出力回路１１０２における各部の信号
を示す動作タイミング図である。以下、図１１、図１２
および図１３を参照して、当該従来のコモン出力回路１
１０２の動作について説明する。
【０００４】図１２に示されるコモン出力回路１１０２
においては、図１３の動作タイミング図に示されるタイ
ミング期間ｆ1 においては、制御回路１１０１（図１１
参照）より入力されるレベル電圧（１）１０６の電圧は
Ｖａに設定され、レベル電圧（２）１０７の電圧はＶｃ
に設定されており、またタイミング期間ｆ2 において
は、レベル電圧（１）１０６の電圧はＶｄに設定され、
レベル電圧（２）１０７の電圧はＶｂに設定されてい
る。また制御回路１１０１より出力されて、対応する各
アナログ・スイッチに入力されるコモン選択信号（１）
１０４−１、コモン選択信号（２）１０４−２、………
…、コモン選択信号（ｎ）１０４−ｎは、例えば、図１
３（ｄ）および（ｅ）に示されるコモン選択信号（１）
１０２−１およびコモン選択信号（２）１０２−２のよ
うに、時系列的に順次“Ｈ”レベルのパルス信号として
コモン出力回路１１０２に入力されており、当該“Ｈ”
レベルのパルス信号により、対応するアナログ・スイッ
チ１２０１1 、１２０１2 、…………、１２０１n が順
次選択されて逐次オン状態となる。また、これらのアナ
ログ・スイッチとのペアを形成するアナログ・スイッチ
１２０２1 、１２０２2、…………、１２０２n は、前
記“Ｈ”レベルの出力信号が反転されたパルス信号によ
りオフ状態となる。
においては、図１３の動作タイミング図に示されるタイ
ミング期間ｆ1 においては、制御回路１１０１（図１１
参照）より入力されるレベル電圧（１）１０６の電圧は
Ｖａに設定され、レベル電圧（２）１０７の電圧はＶｃ
に設定されており、またタイミング期間ｆ2 において
は、レベル電圧（１）１０６の電圧はＶｄに設定され、
レベル電圧（２）１０７の電圧はＶｂに設定されてい
る。また制御回路１１０１より出力されて、対応する各
アナログ・スイッチに入力されるコモン選択信号（１）
１０４−１、コモン選択信号（２）１０４−２、………
…、コモン選択信号（ｎ）１０４−ｎは、例えば、図１
３（ｄ）および（ｅ）に示されるコモン選択信号（１）
１０２−１およびコモン選択信号（２）１０２−２のよ
うに、時系列的に順次“Ｈ”レベルのパルス信号として
コモン出力回路１１０２に入力されており、当該“Ｈ”
レベルのパルス信号により、対応するアナログ・スイッ
チ１２０１1 、１２０１2 、…………、１２０１n が順
次選択されて逐次オン状態となる。また、これらのアナ
ログ・スイッチとのペアを形成するアナログ・スイッチ
１２０２1 、１２０２2、…………、１２０２n は、前
記“Ｈ”レベルの出力信号が反転されたパルス信号によ
りオフ状態となる。
【０００５】まず、レベル電圧（１）１０６およびレベ
ル電圧（２）１０７の入力に対応して、“Ｈ”レベルの
コモン選択信号（１）１０２−１の入力を受けてアナロ
グ・スイッチ１２０１−１が選択され、コモン信号
（１）１０４−１が出力される動作について説明する。
図１３において、タイミング期間ｆ1 においては、上述
のように、レベル電圧（１）１０６の電圧はＶａに設定
され、レベル電圧（２）１０７の電圧はＶｃに設定され
ている。図１３（ｄ）に示されるように、コモン選択信
号（１）１０２−１が“Ｈ”レベルにて入力される期間
においては、選択されたアナログ・スイッチ１２０１1
は、“Ｈ”レベルのコモン選択信号（１）１０２−１に
制御されてオン状態となり、逆に、アナログ・スイッチ
１２０２1 は、当該“Ｈ”レベルの反転レベルが入力さ
れるためにオフ状態となる。これにより、両アナログ・
スイッチから出力されるコモン信号（１）１０４−１と
しては、図１３（ａ）に示されるように、コモン選択信
号（１）１０２−１が“Ｈ”レベルの期間においては、
レベル電圧（１）１０６の電圧Ｖａが出力され、コモン
選択信号（１）１０２−１が“Ｌ”レベルに転移して入
力される期間においては、アナログ・スイッチ１２０１
1 は、当該“Ｌ”レベルが入力されるためにオフ状態と
なり、アナログ・スイッチ１２０２1 は、“Ｌ”レベル
の反転レベルが入力されるためにオン状態となる。これ
により、両アナログ・スイッチから出力されるコモン信
号（１）１０４−１としては、図１３（ａ）に示される
ように、コモン選択信号（１）１０２−１の“Ｌ”レベ
ルの期間においては、レベル電圧（１）１０７の電圧Ｖ
ｃが出力される。
ル電圧（２）１０７の入力に対応して、“Ｈ”レベルの
コモン選択信号（１）１０２−１の入力を受けてアナロ
グ・スイッチ１２０１−１が選択され、コモン信号
（１）１０４−１が出力される動作について説明する。
図１３において、タイミング期間ｆ1 においては、上述
のように、レベル電圧（１）１０６の電圧はＶａに設定
され、レベル電圧（２）１０７の電圧はＶｃに設定され
ている。図１３（ｄ）に示されるように、コモン選択信
号（１）１０２−１が“Ｈ”レベルにて入力される期間
においては、選択されたアナログ・スイッチ１２０１1
は、“Ｈ”レベルのコモン選択信号（１）１０２−１に
制御されてオン状態となり、逆に、アナログ・スイッチ
１２０２1 は、当該“Ｈ”レベルの反転レベルが入力さ
れるためにオフ状態となる。これにより、両アナログ・
スイッチから出力されるコモン信号（１）１０４−１と
しては、図１３（ａ）に示されるように、コモン選択信
号（１）１０２−１が“Ｈ”レベルの期間においては、
レベル電圧（１）１０６の電圧Ｖａが出力され、コモン
選択信号（１）１０２−１が“Ｌ”レベルに転移して入
力される期間においては、アナログ・スイッチ１２０１
1 は、当該“Ｌ”レベルが入力されるためにオフ状態と
なり、アナログ・スイッチ１２０２1 は、“Ｌ”レベル
の反転レベルが入力されるためにオン状態となる。これ
により、両アナログ・スイッチから出力されるコモン信
号（１）１０４−１としては、図１３（ａ）に示される
ように、コモン選択信号（１）１０２−１の“Ｌ”レベ
ルの期間においては、レベル電圧（１）１０７の電圧Ｖ
ｃが出力される。
【０００６】また、図１３のタイミング期間ｆ2 におい
ては、上述のように、レベル電圧（１）１０６の電圧は
Ｖｄに設定され、レベル電圧（２）１０７の電圧はＶｂ
に設定されている。図１３（ｄ）に示されるように、コ
モン選択信号（１）１０２−１が“Ｈ”レベルにて入力
される期間においては、選択されたアナログ・スイッチ
１２０１1 は、当該“Ｈ”レベルが入力されるためにオ
ン状態となり、逆に、アナログ・スイッチ１２０２1
は、“Ｈ”レベルの反転レベルが入力されるためにオフ
状態となる。これにより、両アナログ・スイッチから出
力されるコモン信号（１）１０４−１としては、図１３
（ａ）に示されるように、コモン選択信号（１）１０３
−１が“Ｈ”レベルの期間においては、レベル電圧
（１）１０６の電圧Ｖｄが出力される。また、コモン選
択信号（１）１０３−１が“Ｌ”レベルに転移して入力
される期間においては、アナログ・スイッチ１２０１1
は、当該“Ｌ”レベルが入力されるためにオフ状態とな
り、アナログ・スイッチ１２０２1 は、当該“Ｌ”レベ
ルの反転レベルが入力されるためにオン状態となる。こ
れにより、両アナログ・スイッチから出力されるコモン
信号（１）１０４−１としては、図１３（ａ）に示され
るように、出力信号（１）１０３−１が“Ｌ”レベルの
期間においては、レベル電圧（１）１０７の電圧Ｖｂが
出力される。従って、アナログ・スイッチ１２０１1 お
よび１２０２1 のペアのコモン端子からは、アナログ・
スイッチ１２０１1 が選択される場合には、コモン信号
（１）１０４−１がＶａまたはＶｄの電圧レベルとして
出力され、アナログ・スイッチ１２０１1 が選択されな
い場合には、コモン信号（１）１０４−１はＶｃまたは
Ｖｂの電圧レベルとして出力される。このように、アナ
ログ・スイッチ１２０１1 が、“Ｈ”レベルのコモン選
択信号（１）１０２−１により選択され、コモン信号１
０４−１を生成して出力するアナログ・スイッチ１２０
１1 および１２０２1 のペアによる動作内容は、次のス
テップにおいて、アナログ・スイッチ１２０１2 が、
“Ｈ”レベルのコモン選択信号（２）１０２−２により
選択され、コモン信号（２）１０４−２を生成して出力
するアナログ・スイッチ１２０１2 および１２０２2 の
ペアによる動作内容の場合においても全く同様であり、
当該コモン信号（２）１０４−２は、タイミング期間ｆ
1 およびｆ2 において、図１３（ｂ）に示されるような
信号波形として出力される。以下、同様にして、アナロ
グ・スイッチ１２０１3 および１２０２3 （共に、図１
２においては記載が省略されている）より、アナログ・
スイッチ・１２０１n よび１２０２n に至るまでの各ア
ナログ・スイッチのペアからは、それぞれ対応するコモ
ン信号（３）１０４−３（図示されない）〜コモン信号
（ｎ）１０４−ｎ（図１３（ｆ）参照）が順次出力され
る。しかし、何れの場合においても、コモン選択信号に
よりアナログ・スイッチが選択される場合には、当該ア
ナログ・スイッチのペアのコモン端子からは、コモン信
号がＶａまたはＶｄの電圧レベルにて出力され、また、
アナログ・スイッチが選択されない場合には、当該アナ
ログ・スイッチのペアのコモン端子からは、コモン信号
がＶｃまたはＶｂの電圧レベルとして出力される。
ては、上述のように、レベル電圧（１）１０６の電圧は
Ｖｄに設定され、レベル電圧（２）１０７の電圧はＶｂ
に設定されている。図１３（ｄ）に示されるように、コ
モン選択信号（１）１０２−１が“Ｈ”レベルにて入力
される期間においては、選択されたアナログ・スイッチ
１２０１1 は、当該“Ｈ”レベルが入力されるためにオ
ン状態となり、逆に、アナログ・スイッチ１２０２1
は、“Ｈ”レベルの反転レベルが入力されるためにオフ
状態となる。これにより、両アナログ・スイッチから出
力されるコモン信号（１）１０４−１としては、図１３
（ａ）に示されるように、コモン選択信号（１）１０３
−１が“Ｈ”レベルの期間においては、レベル電圧
（１）１０６の電圧Ｖｄが出力される。また、コモン選
択信号（１）１０３−１が“Ｌ”レベルに転移して入力
される期間においては、アナログ・スイッチ１２０１1
は、当該“Ｌ”レベルが入力されるためにオフ状態とな
り、アナログ・スイッチ１２０２1 は、当該“Ｌ”レベ
ルの反転レベルが入力されるためにオン状態となる。こ
れにより、両アナログ・スイッチから出力されるコモン
信号（１）１０４−１としては、図１３（ａ）に示され
るように、出力信号（１）１０３−１が“Ｌ”レベルの
期間においては、レベル電圧（１）１０７の電圧Ｖｂが
出力される。従って、アナログ・スイッチ１２０１1 お
よび１２０２1 のペアのコモン端子からは、アナログ・
スイッチ１２０１1 が選択される場合には、コモン信号
（１）１０４−１がＶａまたはＶｄの電圧レベルとして
出力され、アナログ・スイッチ１２０１1 が選択されな
い場合には、コモン信号（１）１０４−１はＶｃまたは
Ｖｂの電圧レベルとして出力される。このように、アナ
ログ・スイッチ１２０１1 が、“Ｈ”レベルのコモン選
択信号（１）１０２−１により選択され、コモン信号１
０４−１を生成して出力するアナログ・スイッチ１２０
１1 および１２０２1 のペアによる動作内容は、次のス
テップにおいて、アナログ・スイッチ１２０１2 が、
“Ｈ”レベルのコモン選択信号（２）１０２−２により
選択され、コモン信号（２）１０４−２を生成して出力
するアナログ・スイッチ１２０１2 および１２０２2 の
ペアによる動作内容の場合においても全く同様であり、
当該コモン信号（２）１０４−２は、タイミング期間ｆ
1 およびｆ2 において、図１３（ｂ）に示されるような
信号波形として出力される。以下、同様にして、アナロ
グ・スイッチ１２０１3 および１２０２3 （共に、図１
２においては記載が省略されている）より、アナログ・
スイッチ・１２０１n よび１２０２n に至るまでの各ア
ナログ・スイッチのペアからは、それぞれ対応するコモ
ン信号（３）１０４−３（図示されない）〜コモン信号
（ｎ）１０４−ｎ（図１３（ｆ）参照）が順次出力され
る。しかし、何れの場合においても、コモン選択信号に
よりアナログ・スイッチが選択される場合には、当該ア
ナログ・スイッチのペアのコモン端子からは、コモン信
号がＶａまたはＶｄの電圧レベルにて出力され、また、
アナログ・スイッチが選択されない場合には、当該アナ
ログ・スイッチのペアのコモン端子からは、コモン信号
がＶｃまたはＶｂの電圧レベルとして出力される。
【０００７】これらのコモン信号１０４−１、１０４−
２、…………、１０４−ｎは、逐次液晶パネル１１０４
に入力されて、図１１に示されるように、液晶パネル１
１０４においては、これらのコモン信号の入力を受け
て、マトリクス状に配置される液晶セル１１０５が、左
右方向に対応してライン選択され、セグメント出力回路
１１０３より入力されるセグメント信号、即ち表示デー
タが当該液晶パネル１１０４上に表示される。
２、…………、１０４−ｎは、逐次液晶パネル１１０４
に入力されて、図１１に示されるように、液晶パネル１
１０４においては、これらのコモン信号の入力を受け
て、マトリクス状に配置される液晶セル１１０５が、左
右方向に対応してライン選択され、セグメント出力回路
１１０３より入力されるセグメント信号、即ち表示デー
タが当該液晶パネル１１０４上に表示される。
【０００８】
【発明が解決しようとする課題】上述した従来の液晶駆
動装置においては、液晶パネルに対する駆動用として、
コモン出力回路において、コモン信号を出力するコモン
端子を順次選択して切替えてゆく場合に、出力信号によ
り選択されたアナログ・スイッチ対のコモン端子におけ
るコモン信号の電圧レベルと、それ以外の他のコモン端
子におけるコモン信号の電圧レベルが相互に反対極性と
なっているために、コモン端子が次の選択対象のコモン
端子に切替えられる時点においては、既選択のコモン端
子の電荷は全て放電された状態となっており、新たに選
択されるコモン端子に対しては、前記既選択のコモン端
子の電圧レベルに依存することなく、独自に最初から所
要の電荷を充電するという動作手順が採られている。こ
のために、液晶パネル駆動用として、コモン出力回路か
ら出力されるコモン信号が逐次切替えられる際には、上
記の充電作用に伴ない、各コモン端子に対応して、それ
ぞれ無駄な消費電流が発生するという欠点がある。
動装置においては、液晶パネルに対する駆動用として、
コモン出力回路において、コモン信号を出力するコモン
端子を順次選択して切替えてゆく場合に、出力信号によ
り選択されたアナログ・スイッチ対のコモン端子におけ
るコモン信号の電圧レベルと、それ以外の他のコモン端
子におけるコモン信号の電圧レベルが相互に反対極性と
なっているために、コモン端子が次の選択対象のコモン
端子に切替えられる時点においては、既選択のコモン端
子の電荷は全て放電された状態となっており、新たに選
択されるコモン端子に対しては、前記既選択のコモン端
子の電圧レベルに依存することなく、独自に最初から所
要の電荷を充電するという動作手順が採られている。こ
のために、液晶パネル駆動用として、コモン出力回路か
ら出力されるコモン信号が逐次切替えられる際には、上
記の充電作用に伴ない、各コモン端子に対応して、それ
ぞれ無駄な消費電流が発生するという欠点がある。
【０００９】本発明の目的は、上記のコモン信号切替え
時における消費電流の発生を、略々半分に低減すること
のできる液晶駆動装置を提供することにある。
時における消費電流の発生を、略々半分に低減すること
のできる液晶駆動装置を提供することにある。
【００１０】
【００１１】
【００１２】
【００１３】
【課題を解決するための手段】 本 発明の液晶駆動装置
は、液晶パネルに対して、左右方向からライン選択を行
うコモン信号を生成して出力する液晶駆動装置におい
て、少なくともコモン制御信号（１）、コモン制御信号
（２）、………、コモン制御信号（ｎ）を生成して出力
するコモン制御手段と、前記コモン制御信号（１）、コ
モン制御信号（２）、………、コモン制御信号（ｎ）お
よび所定のクロック信号の入力を受けて、コモン選択信
号（１）、コモン選択信号（２）、………、コモン選択
信号（ｎ）および所定の切替信号を生成して出力する出
力制御手段と、前記コモン選択信号（１）、コモン選択
信号（２）、………、コモン選択信号（ｎ）および前記
切替信号と、所定のレベル電圧（１）およびレベル電圧
（２）の入力を受けて、コモン信号（１）、コモン信号
（２）、………、コモン信号（ｎ）を生成して出力する
駆動手段とを具備し、前記駆動手段は、入力端に前記レ
ベル電圧（１）が入力され、出力端が第１の共通接続線
に接続されて、前記切替信号によりオン・オフ制御され
る第１のアナログ・スイッチと、入力端に前記レベル電
圧（２）が入力され、出力端が第２の共通接続線に接続
されて、前記切替信号によりオン・オフ制御される第２
のアナログ・スイッチと、入力端が前記第１の共通接続
線に共通接続され、出力端が、それぞれ対応するコモン
端子（１）、コモン端子（２）、………、コモン端子
（ｎ）に接続されて、それぞれ対応する前記コモン選択
信号（１）、コモン選択信号（２）、………、コモン選
択信号（ｎ）によりオン・オフ制御される第３のアナロ
グ・スイッチ（１）、第３のアナログ・スイッチ
（２）、………、第３のアナログ・スイッチ（ｎ）と、
入力端が前記第２の共通接続線に共通接続され、出力端
が、それぞれ対応するコモン端子（１）、コモン端子
（２）、………、コモン端子（ｎ）に接続されて、それ
ぞれ対応する前記コモン選択信号（１）、コモン選択信
号（２）、………、コモン選択信号（ｎ）の反転入力に
よりオン・オフ制御される第４のアナログ・スイッチ
（１）、第４のアナログ・スイッチ（２）、………、第
４のアナログ・スイッチ（ｎ）とを備えて構成されるこ
とを特徴としている。
は、液晶パネルに対して、左右方向からライン選択を行
うコモン信号を生成して出力する液晶駆動装置におい
て、少なくともコモン制御信号（１）、コモン制御信号
（２）、………、コモン制御信号（ｎ）を生成して出力
するコモン制御手段と、前記コモン制御信号（１）、コ
モン制御信号（２）、………、コモン制御信号（ｎ）お
よび所定のクロック信号の入力を受けて、コモン選択信
号（１）、コモン選択信号（２）、………、コモン選択
信号（ｎ）および所定の切替信号を生成して出力する出
力制御手段と、前記コモン選択信号（１）、コモン選択
信号（２）、………、コモン選択信号（ｎ）および前記
切替信号と、所定のレベル電圧（１）およびレベル電圧
（２）の入力を受けて、コモン信号（１）、コモン信号
（２）、………、コモン信号（ｎ）を生成して出力する
駆動手段とを具備し、前記駆動手段は、入力端に前記レ
ベル電圧（１）が入力され、出力端が第１の共通接続線
に接続されて、前記切替信号によりオン・オフ制御され
る第１のアナログ・スイッチと、入力端に前記レベル電
圧（２）が入力され、出力端が第２の共通接続線に接続
されて、前記切替信号によりオン・オフ制御される第２
のアナログ・スイッチと、入力端が前記第１の共通接続
線に共通接続され、出力端が、それぞれ対応するコモン
端子（１）、コモン端子（２）、………、コモン端子
（ｎ）に接続されて、それぞれ対応する前記コモン選択
信号（１）、コモン選択信号（２）、………、コモン選
択信号（ｎ）によりオン・オフ制御される第３のアナロ
グ・スイッチ（１）、第３のアナログ・スイッチ
（２）、………、第３のアナログ・スイッチ（ｎ）と、
入力端が前記第２の共通接続線に共通接続され、出力端
が、それぞれ対応するコモン端子（１）、コモン端子
（２）、………、コモン端子（ｎ）に接続されて、それ
ぞれ対応する前記コモン選択信号（１）、コモン選択信
号（２）、………、コモン選択信号（ｎ）の反転入力に
よりオン・オフ制御される第４のアナログ・スイッチ
（１）、第４のアナログ・スイッチ（２）、………、第
４のアナログ・スイッチ（ｎ）とを備えて構成されるこ
とを特徴としている。
【００１４】なお、本発明において、前記出力制御手段
は、前記クロック信号を反転して出力するインバータ
と、前記インバータによる反転クロック信号を遅延させ
て、第１の反転遅延クロック信号として出力する第１の
遅延回路と、前記第１の反転遅延クロック信号を遅延さ
せて、第２の反転遅延クロック信号として出力する第２
の遅延回路と、前記第２の反転遅延クロック信号を遅延
させて、第３の反転遅延クロック信号として出力する第
３の遅延回路と、前記第３の反転遅延クロック信号と前
記クロック信号との論理和を、前記切替信号として出力
する第１のＯＲ回路と、Ｃ端子に、それぞれ前記第２の
遅延クロック信号を共通入力し、Ｄ端子に、それぞれ対
応する前記コモン制御信号（１）、コモン制御信号
（２）、………、コモン制御信号（ｎ）の入力を受ける
フリップフロップ（１）、フリップフロップ（２）、…
……、フリップフロップ（ｎ）と、一方の入力端に、そ
れぞれ対応する前記フリップフロップ（１）、フリップ
フロップ（２）、………、フリップフロップ（ｎ）のＱ
端子出力を入力し、他方の入力端に、それぞれ対応する
前記コモン制御信号（１）、コモン制御信号（２）、…
……、コモン制御信号（ｎ）の入力を受けて、それぞれ
対応するＱ端子出力とコモン制御信号の論理和を、前記
コモン選択信号（１）、コモン選択信号（２）、……
…、コモン選択信号（ｎ）として出力する第２のＯＲ回
路（１）、第２のＯＲ回路（２）、………、第２のＯＲ
回路（ｎ）と、を備えて構成してもよい。
は、前記クロック信号を反転して出力するインバータ
と、前記インバータによる反転クロック信号を遅延させ
て、第１の反転遅延クロック信号として出力する第１の
遅延回路と、前記第１の反転遅延クロック信号を遅延さ
せて、第２の反転遅延クロック信号として出力する第２
の遅延回路と、前記第２の反転遅延クロック信号を遅延
させて、第３の反転遅延クロック信号として出力する第
３の遅延回路と、前記第３の反転遅延クロック信号と前
記クロック信号との論理和を、前記切替信号として出力
する第１のＯＲ回路と、Ｃ端子に、それぞれ前記第２の
遅延クロック信号を共通入力し、Ｄ端子に、それぞれ対
応する前記コモン制御信号（１）、コモン制御信号
（２）、………、コモン制御信号（ｎ）の入力を受ける
フリップフロップ（１）、フリップフロップ（２）、…
……、フリップフロップ（ｎ）と、一方の入力端に、そ
れぞれ対応する前記フリップフロップ（１）、フリップ
フロップ（２）、………、フリップフロップ（ｎ）のＱ
端子出力を入力し、他方の入力端に、それぞれ対応する
前記コモン制御信号（１）、コモン制御信号（２）、…
……、コモン制御信号（ｎ）の入力を受けて、それぞれ
対応するＱ端子出力とコモン制御信号の論理和を、前記
コモン選択信号（１）、コモン選択信号（２）、……
…、コモン選択信号（ｎ）として出力する第２のＯＲ回
路（１）、第２のＯＲ回路（２）、………、第２のＯＲ
回路（ｎ）と、を備えて構成してもよい。
【００１５】
【００１６】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１７】図１は本発明の参考例の構成を示すブロッ
ク図である。図１に示されるように、本実施形態は、出
力信号として、少なくともコモン制御信号（１）１０１
−１、コモン制御信号（２）１０１−２、コモン制御信
号（３）１０１−３、……………、コモン制御信号１０
１−ｎを出力する制御回路１１と、これらのコモン制御
信号とクロック信号１０５の入力を受けて、コモン選択
信号（１）１０２−１、コモン選択信号（２）１０２−
２、コモン選択信号（３）１０２−３、……………、コ
モン選択信号（ｎ）１０２−ｎと短絡信号（１）１０３
−１、短絡信号（２）１０３−２、短絡信号（３）１０
３−３、……………、短絡信号（ｎ）１０３−ｎを出力
する出力制御回路１２と、出力制御回路１２より出力さ
れる、これらのコモン選択信号および短絡信号と、レベ
ル電圧（１）１０６およびレベル電圧（２）１０７の入
力を受けて、コモン信号（１）１０４−１、コモン信号
（２）１０４−２、コモン信号（３）１０４−３、……
………、コモン信号（ｎ）１０４−ｎを生成して出力す
る駆動回路１３とを備えて構成される。
ク図である。図１に示されるように、本実施形態は、出
力信号として、少なくともコモン制御信号（１）１０１
−１、コモン制御信号（２）１０１−２、コモン制御信
号（３）１０１−３、……………、コモン制御信号１０
１−ｎを出力する制御回路１１と、これらのコモン制御
信号とクロック信号１０５の入力を受けて、コモン選択
信号（１）１０２−１、コモン選択信号（２）１０２−
２、コモン選択信号（３）１０２−３、……………、コ
モン選択信号（ｎ）１０２−ｎと短絡信号（１）１０３
−１、短絡信号（２）１０３−２、短絡信号（３）１０
３−３、……………、短絡信号（ｎ）１０３−ｎを出力
する出力制御回路１２と、出力制御回路１２より出力さ
れる、これらのコモン選択信号および短絡信号と、レベ
ル電圧（１）１０６およびレベル電圧（２）１０７の入
力を受けて、コモン信号（１）１０４−１、コモン信号
（２）１０４−２、コモン信号（３）１０４−３、……
………、コモン信号（ｎ）１０４−ｎを生成して出力す
る駆動回路１３とを備えて構成される。
【００１８】また、図２は、上記の出力制御回路１２の
１実施例の内部構成を示す図であり、当該実施例は、ク
ロック信号１０５を入力して、分周作用を介してタイミ
ング信号１０９および１１０を出力するタイミング・ジ
ェネレータ２１と、クロック信号１０５を遅延して遅延
クロック信号１０８として出力する遅延回路２２と、遅
延クロック信号１０８を各Ｃ端子に共通に入力し、制御
回路１１より入力されるコモン制御信号（１）１０１−
１、コモン制御信号（２）１０１−２、……………、コ
モン制御信号１０１−ｎを、それぞれＤ端子に個別に入
力するフリップフロップ２３1 、２３2 、…………、２
３n と、クロック信号１０５、遅延クロック信号１０
８、タイミング信号１０９および１１０の論理和出力を
タイミング信号１１１として出力するＮＯＲ回路２４
と、それぞれにフリップフロップ２３1 、２３2 、……
………、２３n のＱ端子出力とコモン制御信号（１）１
０１−１、コモン制御信号（２）１０１−２、…………
…、コモン制御信号１０１−ｎの論理積出力を、それぞ
れコモン選択信号（１）１０２−１、コモン選択信号
（２）１０２−２、……………、コモン選択信号（ｎ）
１０２−ｎとして出力するＡＮＤ回路２５1 、２５2 、
……………、２５n と、それぞれにタイミング信号１１
１とコモン制御信号（１）１０１−１、コモン制御信号
（２）１０１−２、……………、コモン制御信号（ｎ）
１０１−ｎの論理積出力を、それぞれ短絡信号（１）１
０３−１、短絡信号（２）１０３−２、……………、短
絡信号（ｎ）１０３−ｎとして出力するＡＮＤ回路２６
1 、２６2 、……………、２６n とを備えて構成され
る。また、図３（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）、（ｆ）、（ｇ）、（ｈ）、（ｉ）、（ｊ）およ
び（ｋ）は、出力制御回路１２における各部の信号波形
を示す動作タイミング図である。以下においては、図２
および図３を参照して、出力制御回路１２の動作につい
て説明する。
１実施例の内部構成を示す図であり、当該実施例は、ク
ロック信号１０５を入力して、分周作用を介してタイミ
ング信号１０９および１１０を出力するタイミング・ジ
ェネレータ２１と、クロック信号１０５を遅延して遅延
クロック信号１０８として出力する遅延回路２２と、遅
延クロック信号１０８を各Ｃ端子に共通に入力し、制御
回路１１より入力されるコモン制御信号（１）１０１−
１、コモン制御信号（２）１０１−２、……………、コ
モン制御信号１０１−ｎを、それぞれＤ端子に個別に入
力するフリップフロップ２３1 、２３2 、…………、２
３n と、クロック信号１０５、遅延クロック信号１０
８、タイミング信号１０９および１１０の論理和出力を
タイミング信号１１１として出力するＮＯＲ回路２４
と、それぞれにフリップフロップ２３1 、２３2 、……
………、２３n のＱ端子出力とコモン制御信号（１）１
０１−１、コモン制御信号（２）１０１−２、…………
…、コモン制御信号１０１−ｎの論理積出力を、それぞ
れコモン選択信号（１）１０２−１、コモン選択信号
（２）１０２−２、……………、コモン選択信号（ｎ）
１０２−ｎとして出力するＡＮＤ回路２５1 、２５2 、
……………、２５n と、それぞれにタイミング信号１１
１とコモン制御信号（１）１０１−１、コモン制御信号
（２）１０１−２、……………、コモン制御信号（ｎ）
１０１−ｎの論理積出力を、それぞれ短絡信号（１）１
０３−１、短絡信号（２）１０３−２、……………、短
絡信号（ｎ）１０３−ｎとして出力するＡＮＤ回路２６
1 、２６2 、……………、２６n とを備えて構成され
る。また、図３（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）、（ｆ）、（ｇ）、（ｈ）、（ｉ）、（ｊ）およ
び（ｋ）は、出力制御回路１２における各部の信号波形
を示す動作タイミング図である。以下においては、図２
および図３を参照して、出力制御回路１２の動作につい
て説明する。
【００１９】図２において、タイミング・ジェネレータ
２１からは、クロック信号１０５（図３（ａ）参照）の
入力を受けて、クロック信号１０５の分周により生成さ
れるタイミング信号１０９（図３（ｂ）参照）および１
１０（図３（ｃ）参照）が出力され、共にＮＯＲ回路２
４に入力される。クロック信号１０５は、ＮＯＲ回路２
４に直接入力されるとともに、遅延回路２２を介して遅
延クロック信号１０８（図３（ｄ）参照）として出力さ
れる。当該遅延クロック信号１０８は、フリップフロッ
プ２３1 、２３2 、……………、２３n のＣ端子に入力
されるとともに、ＮＯＲ回路２４に入力される。またフ
リップフロップ２３1 、２３2 、……………、２３n の
Ｄ端子には、制御回路１１より出力されるコモン制御信
号（１）１０１−１（図３（ｆ）参照）、コモン制御信
号（２）１０１−２（図３（ｇ）参照）、……………、
コモン制御信号（ｎ）１０１−ｎがそれぞれ入力されて
おり、これらのフリップフロップのＱ端子から出力され
る信号は、それぞれ対応するＡＮＤ回路２５1 、２５
2 、…………、２５n の一方の入力端に入力される。な
お、図３（ｈ）には、フリップフロップ２３2 のＱ端子
の出力信号１１２が示されている。これらのＡＮＤ回路
２５1 、２５2 、…………、２５n の他方の入力端に
は、上記のコモン制御信号（１）１０１−１、コモン制
御信号（２）１０１−２、……………、コモン制御信号
（ｎ）１０１−ｎがそれぞれ入力されており、これらの
ＡＮＤ回路の論理積出力は、それぞれコモン選択信号
（１）１０２−１（図３（ｉ）参照）、コモン選択信号
（２）１０２−２（図３（ｊ）参照）、……………、コ
モン選択信号（ｎ）１０２−ｎとして出力される。ま
た、ＮＯＲ回路２４の論理和出力はタイミング信号１１
１（図３（ｅ）参照）として出力されて、ＡＮＤ回路２
６1 、２６2 、……………、２６n の一方の入力端に入
力される。これらのＡＮＤ回路２６1 、２６2 、………
…、２６n の他方の入力端には、上記のコモン制御信号
（１）１０１−１、コモン制御信号（２）１０１−２、
……………、コモン制御信号（ｎ）１０１−ｎがそれぞ
れ入力されており、これらのＡＮＤ回路による論理積出
力は、それぞれ短絡信号（１）１０３−１、短絡信号
（２）１０３−２（図３（ｋ）参照）、……………、短
絡信号（ｎ）１０３−ｎとして出力される。
２１からは、クロック信号１０５（図３（ａ）参照）の
入力を受けて、クロック信号１０５の分周により生成さ
れるタイミング信号１０９（図３（ｂ）参照）および１
１０（図３（ｃ）参照）が出力され、共にＮＯＲ回路２
４に入力される。クロック信号１０５は、ＮＯＲ回路２
４に直接入力されるとともに、遅延回路２２を介して遅
延クロック信号１０８（図３（ｄ）参照）として出力さ
れる。当該遅延クロック信号１０８は、フリップフロッ
プ２３1 、２３2 、……………、２３n のＣ端子に入力
されるとともに、ＮＯＲ回路２４に入力される。またフ
リップフロップ２３1 、２３2 、……………、２３n の
Ｄ端子には、制御回路１１より出力されるコモン制御信
号（１）１０１−１（図３（ｆ）参照）、コモン制御信
号（２）１０１−２（図３（ｇ）参照）、……………、
コモン制御信号（ｎ）１０１−ｎがそれぞれ入力されて
おり、これらのフリップフロップのＱ端子から出力され
る信号は、それぞれ対応するＡＮＤ回路２５1 、２５
2 、…………、２５n の一方の入力端に入力される。な
お、図３（ｈ）には、フリップフロップ２３2 のＱ端子
の出力信号１１２が示されている。これらのＡＮＤ回路
２５1 、２５2 、…………、２５n の他方の入力端に
は、上記のコモン制御信号（１）１０１−１、コモン制
御信号（２）１０１−２、……………、コモン制御信号
（ｎ）１０１−ｎがそれぞれ入力されており、これらの
ＡＮＤ回路の論理積出力は、それぞれコモン選択信号
（１）１０２−１（図３（ｉ）参照）、コモン選択信号
（２）１０２−２（図３（ｊ）参照）、……………、コ
モン選択信号（ｎ）１０２−ｎとして出力される。ま
た、ＮＯＲ回路２４の論理和出力はタイミング信号１１
１（図３（ｅ）参照）として出力されて、ＡＮＤ回路２
６1 、２６2 、……………、２６n の一方の入力端に入
力される。これらのＡＮＤ回路２６1 、２６2 、………
…、２６n の他方の入力端には、上記のコモン制御信号
（１）１０１−１、コモン制御信号（２）１０１−２、
……………、コモン制御信号（ｎ）１０１−ｎがそれぞ
れ入力されており、これらのＡＮＤ回路による論理積出
力は、それぞれ短絡信号（１）１０３−１、短絡信号
（２）１０３−２（図３（ｋ）参照）、……………、短
絡信号（ｎ）１０３−ｎとして出力される。
【００２０】また、駆動回路１３の１実施例は、図４に
示されるように、レベル電圧（１）１０６、レベル電圧
（２）１０７、コモン選択信号（１）１０２−１、コモ
ン選択信号（２）１０２−２、……………、コモン選択
信号（ｎ）１０２−ｎ、短絡信号（１）１０３−１、短
絡信号（２）１０３−２、……………、短絡信号（ｎ）
１０３−ｎの入力に対応して、アナログ・スイッチ４１
1 、４１2 、……………、４１n と、アナログ・スイッ
チ４２1 、４２2 、……………、４２n と、アナログ・
スイッチ４３1 、４３2 、……………、４３n とを備え
て構成されており、アナログ・スイッチ４１1 と４２
1 、アナログ・スイッチ４１2 と４２2 、…………、ア
ナログ・スイッチ４１n と４２n の各出力側の接続点か
らは、それぞれ対応するコモン信号（１）１０４−１、
コモン信号（２）１０４−２、…………、コモン信号
（ｎ）１０４−ｎが出力されている。また、図５
（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、
（ｇ）、（ｈ）および（ｉ）は、駆動回路１３における
各部の信号波形を示す動作タイミング図である。以下に
おいては、図４および図５を参照して、駆動回路１３の
動作について説明する。
示されるように、レベル電圧（１）１０６、レベル電圧
（２）１０７、コモン選択信号（１）１０２−１、コモ
ン選択信号（２）１０２−２、……………、コモン選択
信号（ｎ）１０２−ｎ、短絡信号（１）１０３−１、短
絡信号（２）１０３−２、……………、短絡信号（ｎ）
１０３−ｎの入力に対応して、アナログ・スイッチ４１
1 、４１2 、……………、４１n と、アナログ・スイッ
チ４２1 、４２2 、……………、４２n と、アナログ・
スイッチ４３1 、４３2 、……………、４３n とを備え
て構成されており、アナログ・スイッチ４１1 と４２
1 、アナログ・スイッチ４１2 と４２2 、…………、ア
ナログ・スイッチ４１n と４２n の各出力側の接続点か
らは、それぞれ対応するコモン信号（１）１０４−１、
コモン信号（２）１０４−２、…………、コモン信号
（ｎ）１０４−ｎが出力されている。また、図５
（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、
（ｇ）、（ｈ）および（ｉ）は、駆動回路１３における
各部の信号波形を示す動作タイミング図である。以下に
おいては、図４および図５を参照して、駆動回路１３の
動作について説明する。
【００２１】図４において、図５の動作タイミング図に
示されるタイミング期間ｆ1 においては、外部より入力
されるレベル電圧（１）１０６の電圧はＶａに設定さ
れ、レベル電圧（２）１０７の電圧はＶｃに設定されて
おり、またタイミング期間ｆ2においては、レベル電圧
（１）１０６の電圧はＶｄに設定され、レベル電圧
（２）１０７の電圧はＶｂに設定されている。また前述
の出力制御回路１２より出力されて、対応する各アナロ
グ・スイッチに入力されるコモン選択信号（１）１０２
−１、コモン選択信号（２）１０２−２、…………、コ
モン選択信号（ｎ）１０２−ｎは、時系列的に順次
“Ｈ”レベルのパルス信号として当該駆動回路１３に入
力されており、この“Ｈ”レベルのパルス信号により、
対応するアナログ・スイッチ４１1 、４１2 、………
…、４１n は、順次選択されてオン状態となる。また、
これらのアナログ・スイッチとのペアを形成するアナロ
グ・スイッチ４２1 、４２2 、…………、４２n は、前
記“Ｈ”レベルのコモン選択信号が反転されたパルス信
号によりオフ状態となる。また、同じく出力制御回路１
２より出力されて、前記コモン選択信号に先行して、対
応する各アナログ・スイッチに入力される短絡信号
（１）１０３−１、短絡信号（２）１０３−２、………
…、短絡信号（ｎ）１０３−ｎも、時系列的に順次
“Ｈ”レベルのパルス信号として当該駆動回路１３に入
力されており、この“Ｈ”レベルのパルス信号により、
対応するアナログ・スイッチ４３1 、４３2 、………
…、４３n は、順次選択されてオン状態となる。
示されるタイミング期間ｆ1 においては、外部より入力
されるレベル電圧（１）１０６の電圧はＶａに設定さ
れ、レベル電圧（２）１０７の電圧はＶｃに設定されて
おり、またタイミング期間ｆ2においては、レベル電圧
（１）１０６の電圧はＶｄに設定され、レベル電圧
（２）１０７の電圧はＶｂに設定されている。また前述
の出力制御回路１２より出力されて、対応する各アナロ
グ・スイッチに入力されるコモン選択信号（１）１０２
−１、コモン選択信号（２）１０２−２、…………、コ
モン選択信号（ｎ）１０２−ｎは、時系列的に順次
“Ｈ”レベルのパルス信号として当該駆動回路１３に入
力されており、この“Ｈ”レベルのパルス信号により、
対応するアナログ・スイッチ４１1 、４１2 、………
…、４１n は、順次選択されてオン状態となる。また、
これらのアナログ・スイッチとのペアを形成するアナロ
グ・スイッチ４２1 、４２2 、…………、４２n は、前
記“Ｈ”レベルのコモン選択信号が反転されたパルス信
号によりオフ状態となる。また、同じく出力制御回路１
２より出力されて、前記コモン選択信号に先行して、対
応する各アナログ・スイッチに入力される短絡信号
（１）１０３−１、短絡信号（２）１０３−２、………
…、短絡信号（ｎ）１０３−ｎも、時系列的に順次
“Ｈ”レベルのパルス信号として当該駆動回路１３に入
力されており、この“Ｈ”レベルのパルス信号により、
対応するアナログ・スイッチ４３1 、４３2 、………
…、４３n は、順次選択されてオン状態となる。
【００２２】まず、コモン選択信号の入力に対応して、
コモン信号が順次出力される過程において、１例とし
て、出力制御回路１２より駆動回路１３に入力されるコ
モン選択信号（１）１０２−１が、コモン選択信号
（２）１０２−２に切替わるタイミングにおける移行動
作について説明する。このように、コモン選択信号
（１）１０２−１（図５（ｅ）参照）がコモン選択信号
（２）１０２−２（図５（ｇ）参照）に切替わるタイミ
ングにおいては、これらのコモン選択信号（１）１０２
−１とコモン選択信号（２）１０２−２は共にオフ状態
となっており、コモン信号（１）１０４−１のコモン端
子はハイインピーダンス状態となっている。この状態に
おいて、コモン選択信号（１）１０２−１の終了直後に
“Ｈ”レベルの短絡信号（２）１０３−２（図５（ｆ）
参照）が入力されると、この“Ｈ”レベルの短絡信号
（２）１０３−２により制御されて、アナログ・スイッ
チ４３2 はオン状態となり、これによりコモン信号
（１）１０４−１のコモン端子より、コモン信号（２）
１０４−２のコモン端子に対して電荷が移動し、これら
のコモン端子の電位は平均化されてＶｍの電圧レベルと
なる。そしてその直後に、“Ｈ”レベルのコモン選択信
号（２）１０２−２（図５（ｇ）参照）が入力されてア
ナログ・スイッチ４１2 が選択されると、タイミング期
間ｆ1 においては、コモン信号（１）１０４−１のコモ
ン端子の電荷が放電されて、当該コモン端子の電圧は、
平均電圧のＶｍよりレベル電圧（２）の電圧Ｖｃのレベ
ルに低下し、またコモン信号（２）１０４−２のコモン
端子の電圧は、レベル電圧（１）の電圧Ｖａにより充電
されて、その電圧は、平均の電圧Ｖｍより電圧Ｖａのレ
ベルにまで上昇する。次いで、コモン選択信号（２）１
０２−２が“Ｌ”レベルに低下するタイミングにおいて
は、コモン信号（２）１０４−２のコモン端子の電圧
は、電荷の放電によりレベル電圧（２）の電圧Ｖｃのレ
ベルに低下する。このような出力信号の切替わりに伴な
う移行動作は、他の出力信号間におけるコモン選択信号
の切替わりタイミングにおける移行動作においても全く
同様である。なお、タイミング期間ｆ2 においては、レ
ベル電圧（１）１０６とレベル電圧（２）１０７の電圧
レベルが、それそれＶｄおよびＶｂに設定されており、
タイミング期間ｆ1 の場合とはコモン端子の電圧関係は
異なるが、その移行動作については、タイミング期間ｆ
1 の場合と同様である。
コモン信号が順次出力される過程において、１例とし
て、出力制御回路１２より駆動回路１３に入力されるコ
モン選択信号（１）１０２−１が、コモン選択信号
（２）１０２−２に切替わるタイミングにおける移行動
作について説明する。このように、コモン選択信号
（１）１０２−１（図５（ｅ）参照）がコモン選択信号
（２）１０２−２（図５（ｇ）参照）に切替わるタイミ
ングにおいては、これらのコモン選択信号（１）１０２
−１とコモン選択信号（２）１０２−２は共にオフ状態
となっており、コモン信号（１）１０４−１のコモン端
子はハイインピーダンス状態となっている。この状態に
おいて、コモン選択信号（１）１０２−１の終了直後に
“Ｈ”レベルの短絡信号（２）１０３−２（図５（ｆ）
参照）が入力されると、この“Ｈ”レベルの短絡信号
（２）１０３−２により制御されて、アナログ・スイッ
チ４３2 はオン状態となり、これによりコモン信号
（１）１０４−１のコモン端子より、コモン信号（２）
１０４−２のコモン端子に対して電荷が移動し、これら
のコモン端子の電位は平均化されてＶｍの電圧レベルと
なる。そしてその直後に、“Ｈ”レベルのコモン選択信
号（２）１０２−２（図５（ｇ）参照）が入力されてア
ナログ・スイッチ４１2 が選択されると、タイミング期
間ｆ1 においては、コモン信号（１）１０４−１のコモ
ン端子の電荷が放電されて、当該コモン端子の電圧は、
平均電圧のＶｍよりレベル電圧（２）の電圧Ｖｃのレベ
ルに低下し、またコモン信号（２）１０４−２のコモン
端子の電圧は、レベル電圧（１）の電圧Ｖａにより充電
されて、その電圧は、平均の電圧Ｖｍより電圧Ｖａのレ
ベルにまで上昇する。次いで、コモン選択信号（２）１
０２−２が“Ｌ”レベルに低下するタイミングにおいて
は、コモン信号（２）１０４−２のコモン端子の電圧
は、電荷の放電によりレベル電圧（２）の電圧Ｖｃのレ
ベルに低下する。このような出力信号の切替わりに伴な
う移行動作は、他の出力信号間におけるコモン選択信号
の切替わりタイミングにおける移行動作においても全く
同様である。なお、タイミング期間ｆ2 においては、レ
ベル電圧（１）１０６とレベル電圧（２）１０７の電圧
レベルが、それそれＶｄおよびＶｂに設定されており、
タイミング期間ｆ1 の場合とはコモン端子の電圧関係は
異なるが、その移行動作については、タイミング期間ｆ
1 の場合と同様である。
【００２３】上記のように、コモン端子が逐次選択され
てコモン信号が出力される過程において、前記コモン選
択信号の切替りのタイミングにおいて隣接するコモン端
子を短絡することによる電荷移動により、それぞれのコ
モン端子には平均化された１／２の電荷が保持される状
態となり、これにより、次に選択されるコモン端子に対
する充電の際には、当該１／２の電荷の充電のみで済む
ことになる。今、例としてレベル電圧がＶｃからＶａに
切替えられた時の電荷をＱとすると、コモン端子の容量
をＣとして、電荷Ｑは下記のように表わされる。
てコモン信号が出力される過程において、前記コモン選
択信号の切替りのタイミングにおいて隣接するコモン端
子を短絡することによる電荷移動により、それぞれのコ
モン端子には平均化された１／２の電荷が保持される状
態となり、これにより、次に選択されるコモン端子に対
する充電の際には、当該１／２の電荷の充電のみで済む
ことになる。今、例としてレベル電圧がＶｃからＶａに
切替えられた時の電荷をＱとすると、コモン端子の容量
をＣとして、電荷Ｑは下記のように表わされる。
【００２４】Ｑ＝Ｃ（Ｖａ−Ｖｃ） 一旦短絡された時の平均電圧をＶｍとして、 Ｑ＝Ｃ（Ｖａ−Ｖｍ）＋Ｃ（Ｖｍ−Ｖｃ） 上式において、（Ｖａ−Ｖｍ）＝（Ｖｍ−Ｖｃ）であ
り、それぞれの電圧に対応する電荷をＱｍとすると、Ｑ
＝２Ｑｍとなり、Ｑｍ＝Ｑ／２となる。
り、それぞれの電圧に対応する電荷をＱｍとすると、Ｑ
＝２Ｑｍとなり、Ｑｍ＝Ｑ／２となる。
【００２５】上記により、電荷としては、Ｖｍ−Ｖｃに
おいては、コモン端子が短絡された時点においてＱ／２
が供給され、Ｖａ−Ｖｍにおいては、レベル電源からＱ
／２の電荷が供給されることになる。即ち、レベル電源
から供給される電荷が１／２になることにより、消費電
流も当該電荷に比例して１／２となり、消費電流が低減
される。即ち、第１の実施形態においては、液晶パネル
に対してコモン信号を入力する駆動回路内に、隣接する
コモン端子間を短絡するアナログ・スイッチを設け、当
該アナログ・スイッチを、出力信号の切り替わるタイミ
ングにおいて短絡信号によりオン状態とし、双方のコモ
ン端子間の充放電作用を介して次に選択されるコモン信
号のコモン端子の電位レベルを前記平均電圧に保持する
ことにより、当該コモン端子に対する充電量を低減する
ことが可能となり、その分消費電流が削減される。
おいては、コモン端子が短絡された時点においてＱ／２
が供給され、Ｖａ−Ｖｍにおいては、レベル電源からＱ
／２の電荷が供給されることになる。即ち、レベル電源
から供給される電荷が１／２になることにより、消費電
流も当該電荷に比例して１／２となり、消費電流が低減
される。即ち、第１の実施形態においては、液晶パネル
に対してコモン信号を入力する駆動回路内に、隣接する
コモン端子間を短絡するアナログ・スイッチを設け、当
該アナログ・スイッチを、出力信号の切り替わるタイミ
ングにおいて短絡信号によりオン状態とし、双方のコモ
ン端子間の充放電作用を介して次に選択されるコモン信
号のコモン端子の電位レベルを前記平均電圧に保持する
ことにより、当該コモン端子に対する充電量を低減する
ことが可能となり、その分消費電流が削減される。
【００２６】なお、駆動回路１３より出力されるコモン
信号（１）１０４−１、コモン信号（２）１０４−２、
…………、コモン信号（ｎ）１０４−ｎが、逐次液晶パ
ネルに入力されて、当該液晶パネルにおいて、これらの
コモン信号の入力を受けて、マトリクス状に配置される
液晶セルが、左右方向に対応してライン選択され、セグ
メント出力回路より入力されるセグメント信号、即ち表
示データが当該液晶パネル上に表示される動作について
は、従来例の場合と同様である。
信号（１）１０４−１、コモン信号（２）１０４−２、
…………、コモン信号（ｎ）１０４−ｎが、逐次液晶パ
ネルに入力されて、当該液晶パネルにおいて、これらの
コモン信号の入力を受けて、マトリクス状に配置される
液晶セルが、左右方向に対応してライン選択され、セグ
メント出力回路より入力されるセグメント信号、即ち表
示データが当該液晶パネル上に表示される動作について
は、従来例の場合と同様である。
【００２７】次に、本発明の第１の実施形態について説
明する。本実施形態は、図６に示されるように、出力信
号として、少なくともコモン制御信号（１）１０１−
１、コモン制御信号（２）１０１−２、コモン制御信号
（３）１０１−３、……………、コモン制御信号（ｎ）
１０１−ｎを出力する制御回路６１と、これらのコモン
制御信号とクロック信号１０５の入力を受けて、コモン
選択信号（１）１０２−１、コモン選択信号（２）１０
２−２、コモン選択信号（３）１０２−３、…………
…、コモン選択信号（ｎ）１０２−ｎおよび切替信号１
１６を出力する出力制御回路６２と、これらのコモン選
択信号および切替信号１１６と所定のレベル電圧（１）
１０６およびレベル電圧（２）１０７の入力を受けて、
コモン信号（１）１０４−１、コモン信号（２）１０４
−２、コモン信号（３）１０４−３、……………、コモ
ン信号（ｎ）１０４−ｎを生成して出力する駆動回路６
３とを備えて構成される。
明する。本実施形態は、図６に示されるように、出力信
号として、少なくともコモン制御信号（１）１０１−
１、コモン制御信号（２）１０１−２、コモン制御信号
（３）１０１−３、……………、コモン制御信号（ｎ）
１０１−ｎを出力する制御回路６１と、これらのコモン
制御信号とクロック信号１０５の入力を受けて、コモン
選択信号（１）１０２−１、コモン選択信号（２）１０
２−２、コモン選択信号（３）１０２−３、…………
…、コモン選択信号（ｎ）１０２−ｎおよび切替信号１
１６を出力する出力制御回路６２と、これらのコモン選
択信号および切替信号１１６と所定のレベル電圧（１）
１０６およびレベル電圧（２）１０７の入力を受けて、
コモン信号（１）１０４−１、コモン信号（２）１０４
−２、コモン信号（３）１０４−３、……………、コモ
ン信号（ｎ）１０４−ｎを生成して出力する駆動回路６
３とを備えて構成される。
【００２８】また、図７は、上記の出力制御回路６２の
１実施例の内部構成を示す図であり、クロック信号１０
５を反転して反転クロック信号を出力するインバータ７
１と、当該反転クロック信号を遅延して、反転遅延クロ
ック信号１１３を出力する遅延回路７２と、反転遅延ク
ロック信号１１３を遅延して、反転クロック信号１１４
を出力する遅延回路７３と、同様に、反転クロック信号
１１４を遅延して、反転遅延クロック信号１１５を出力
する遅延回路７４と、クロック信号１０５と反転遅延ク
ロック信号１１５の論理和出力を、切替信号１１６とし
て出力するＯＲ回路７７と、反転遅延クロック信号１１
４を各Ｃ端子に共通に入力し、制御回路６１より入力さ
れるコモン制御信号（１）１０１−１、コモン制御信号
（２）１０１−２、……………、コモン制御信号１０１
−ｎを、それぞれＤ端子に個別に入力するフリップフロ
ップ７５1 、７５2 、…………、７５n と、これらのフ
リップフロップのＱ端子出力とコモン制御信号（１）１
０１−１、コモン制御信号（２）１０１−２、…………
…、コモン制御信号（ｎ）１０１−ｎの論理和出力を、
それぞれコモン選択信号（１）１０２−１、コモン選択
信号信号（２）１０２−２、……………、コモン選択信
号（ｎ）１０２−ｎとして出力するＯＲ回路７６1 、７
６2 、……………、７６n とを備えて構成される。ま
た、図８（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、
（ｆ）、（ｇ）、（ｈ）および（ｉ）は、出力制御回路
６２における各部の信号波形を示す動作タイミング図で
ある。以下においては、図７および図８を参照して、出
力制御回路６２の動作について説明する。
１実施例の内部構成を示す図であり、クロック信号１０
５を反転して反転クロック信号を出力するインバータ７
１と、当該反転クロック信号を遅延して、反転遅延クロ
ック信号１１３を出力する遅延回路７２と、反転遅延ク
ロック信号１１３を遅延して、反転クロック信号１１４
を出力する遅延回路７３と、同様に、反転クロック信号
１１４を遅延して、反転遅延クロック信号１１５を出力
する遅延回路７４と、クロック信号１０５と反転遅延ク
ロック信号１１５の論理和出力を、切替信号１１６とし
て出力するＯＲ回路７７と、反転遅延クロック信号１１
４を各Ｃ端子に共通に入力し、制御回路６１より入力さ
れるコモン制御信号（１）１０１−１、コモン制御信号
（２）１０１−２、……………、コモン制御信号１０１
−ｎを、それぞれＤ端子に個別に入力するフリップフロ
ップ７５1 、７５2 、…………、７５n と、これらのフ
リップフロップのＱ端子出力とコモン制御信号（１）１
０１−１、コモン制御信号（２）１０１−２、…………
…、コモン制御信号（ｎ）１０１−ｎの論理和出力を、
それぞれコモン選択信号（１）１０２−１、コモン選択
信号信号（２）１０２−２、……………、コモン選択信
号（ｎ）１０２−ｎとして出力するＯＲ回路７６1 、７
６2 、……………、７６n とを備えて構成される。ま
た、図８（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、
（ｆ）、（ｇ）、（ｈ）および（ｉ）は、出力制御回路
６２における各部の信号波形を示す動作タイミング図で
ある。以下においては、図７および図８を参照して、出
力制御回路６２の動作について説明する。
【００２９】図７において、インバータ７１により反転
され、遅延回路７２、７３および７４より遅延出力され
る反転遅延クロック信号１１５（図８（ｄ）参照）は、
クロック信号１０５（図８（ａ）参照）との論理和がと
られて、切替信号１１６（図８（ｉ）参照）として出力
され、駆動回路６３に送られる。また、遅延回路７３よ
り出力される反転遅延クロック信号１１４は、フリップ
フロップ７５1 、７５2 、……………、７５n のＣ端子
に入力される。これらのフリップフロップのＤ端子に
は、それぞれ対応するコモン制御信号（１）１０１−１
（図８（ｅ）参照）、コモン制御信号（２）１０１−２
（図８（ｆ）参照）、……………、コモン制御信号
（ｎ）１０１−ｎがそれぞれ入力されており、これらの
フリップフロップのＱ端子から出力される信号は、それ
ぞれ対応するＯＲ回路７５1 、７５2 、…………、７５
n の一方の入力端に入力される。これらのＯＲ回路の他
方の入力端には、上記のコモン制御信号（１）１０１−
１、コモン制御信号（２）１０１−２、……………、コ
モン制御信号（ｎ）１０１−ｎがそれぞれ入力されてお
り、これらのＯＲ回路による論理和出力は、それぞれコ
モン選択信号（１）１０２−１（図８（ｇ）参照）、コ
モン選択信号（２）１０２−２（図８（ｈ）参照）、…
…………、コモン選択信号（ｎ）１０２−ｎとして出力
されて、切替信号１１６とともに駆動回路６３に送られ
る。
され、遅延回路７２、７３および７４より遅延出力され
る反転遅延クロック信号１１５（図８（ｄ）参照）は、
クロック信号１０５（図８（ａ）参照）との論理和がと
られて、切替信号１１６（図８（ｉ）参照）として出力
され、駆動回路６３に送られる。また、遅延回路７３よ
り出力される反転遅延クロック信号１１４は、フリップ
フロップ７５1 、７５2 、……………、７５n のＣ端子
に入力される。これらのフリップフロップのＤ端子に
は、それぞれ対応するコモン制御信号（１）１０１−１
（図８（ｅ）参照）、コモン制御信号（２）１０１−２
（図８（ｆ）参照）、……………、コモン制御信号
（ｎ）１０１−ｎがそれぞれ入力されており、これらの
フリップフロップのＱ端子から出力される信号は、それ
ぞれ対応するＯＲ回路７５1 、７５2 、…………、７５
n の一方の入力端に入力される。これらのＯＲ回路の他
方の入力端には、上記のコモン制御信号（１）１０１−
１、コモン制御信号（２）１０１−２、……………、コ
モン制御信号（ｎ）１０１−ｎがそれぞれ入力されてお
り、これらのＯＲ回路による論理和出力は、それぞれコ
モン選択信号（１）１０２−１（図８（ｇ）参照）、コ
モン選択信号（２）１０２−２（図８（ｈ）参照）、…
…………、コモン選択信号（ｎ）１０２−ｎとして出力
されて、切替信号１１６とともに駆動回路６３に送られ
る。
【００３０】次に、駆動回路６３の１実施例は、図９に
示されるように、レベル電圧（１）１０６、レベル電圧
（２）１０７、切替信号１１６、およびコモン選択信号
（１）１０２−１、コモン選択信号（２）１０２−２、
……………、コモン選択信号（ｎ）１０２−ｎの入力に
対応して、アナログ・スイッチ９１および９２と、アナ
ログ・スイッチ９３1 、９３2 、……………、９３n
と、アナログ・スイッチ９４1 、９４2 、……………、
９４n とを備えて構成されており、アナログ・スイッチ
９３1 と９４1 、アナログ・スイッチ９３2 と９４2 、
…………、アナログ・スイッチ９３n と９４n の各出力
側の接続点からは、それぞれ対応するコモン信号（１）
１０４−１、コモン信号（２）１０４−２、…………、
コモン信号（ｎ）１０４−ｎが出力されている。また、
図１０（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、
（ｆ）および（ｇ）は、駆動回路６３における各部の信
号波形を示す動作タイミング図である。以下において
は、図９および図１０を参照して、駆動回路６３の動作
について説明する。
示されるように、レベル電圧（１）１０６、レベル電圧
（２）１０７、切替信号１１６、およびコモン選択信号
（１）１０２−１、コモン選択信号（２）１０２−２、
……………、コモン選択信号（ｎ）１０２−ｎの入力に
対応して、アナログ・スイッチ９１および９２と、アナ
ログ・スイッチ９３1 、９３2 、……………、９３n
と、アナログ・スイッチ９４1 、９４2 、……………、
９４n とを備えて構成されており、アナログ・スイッチ
９３1 と９４1 、アナログ・スイッチ９３2 と９４2 、
…………、アナログ・スイッチ９３n と９４n の各出力
側の接続点からは、それぞれ対応するコモン信号（１）
１０４−１、コモン信号（２）１０４−２、…………、
コモン信号（ｎ）１０４−ｎが出力されている。また、
図１０（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、
（ｆ）および（ｇ）は、駆動回路６３における各部の信
号波形を示す動作タイミング図である。以下において
は、図９および図１０を参照して、駆動回路６３の動作
について説明する。
【００３１】図９において、図１０の動作タイミング図
に示されるタイミング期間ｆ1 においては、外部より入
力されるレベル電圧（１）１０６の電圧はＶａに設定さ
れ、レベル電圧（２）１０７の電圧はＶｃに設定されて
おり、またタイミング期間ｆ2 においては、レベル電圧
（１）１０６の電圧はＶｄに設定され、レベル電圧
（２）１０７の電圧はＶｂに設定されている。また前述
の出力制御回路６２より出力されて、対応する各アナロ
グ・スイッチに入力されるコモン選択信号（１）１０２
−１、コモン選択信号（２）１０２−２、…………、コ
モン選択信号（ｎ）１０２−ｎは、第１の実施形態の場
合と同様に、時系列的に順次“Ｈ”レベルのパルス信号
として当該駆動回路６３に入力されており、当該“Ｈ”
レベルのパルス信号により、対応するアナログ・スイッ
チ９３1 、９３2 、…………、９３nは、順次選択され
て逐次オン状態となる。また、これらのアナログ・スイ
ッチとのペアを形成するアナログ・スイッチ９４1 、９
４2 、…………、９４n は、前記“Ｈ”レベルのコモン
選択信号が反転されたパルス信号によりオフ状態とな
る。
に示されるタイミング期間ｆ1 においては、外部より入
力されるレベル電圧（１）１０６の電圧はＶａに設定さ
れ、レベル電圧（２）１０７の電圧はＶｃに設定されて
おり、またタイミング期間ｆ2 においては、レベル電圧
（１）１０６の電圧はＶｄに設定され、レベル電圧
（２）１０７の電圧はＶｂに設定されている。また前述
の出力制御回路６２より出力されて、対応する各アナロ
グ・スイッチに入力されるコモン選択信号（１）１０２
−１、コモン選択信号（２）１０２−２、…………、コ
モン選択信号（ｎ）１０２−ｎは、第１の実施形態の場
合と同様に、時系列的に順次“Ｈ”レベルのパルス信号
として当該駆動回路６３に入力されており、当該“Ｈ”
レベルのパルス信号により、対応するアナログ・スイッ
チ９３1 、９３2 、…………、９３nは、順次選択され
て逐次オン状態となる。また、これらのアナログ・スイ
ッチとのペアを形成するアナログ・スイッチ９４1 、９
４2 、…………、９４n は、前記“Ｈ”レベルのコモン
選択信号が反転されたパルス信号によりオフ状態とな
る。
【００３２】まず、コモン選択信号の入力に対応してコ
モン信号が順次出力される過程において、１例として、
図１０のタイミング期間ｆ1 において、出力制御回路６
２より駆動回路６３に入力されるコモン選択信号（１）
１０２−１がコモン選択信号（２）１０２−２に切替わ
るタイミングにおける移行動作について説明する。始め
に、コモン選択信号（１）１０２−１（図１０（ｅ）参
照）が“Ｈ”レベルで入力されて、アナログ・スイッチ
９３1 がオンの状態において、切替信号１１６（図１０
（ｄ）参照）が“Ｈ”レベルに転移して入力されると、
アナログ・スイッチ９１および９２ほ共にオン状態とな
り、レベル電圧（１）１０６の電圧Ｖａは、アナログ・
スイッチ９３1 、９３2 、…………、９３n の共通接続
線に伝達され、また、レベル電圧（２）１０７の電圧Ｖ
ｃは、アナログ・スイッチ９４1、９４2 、…………、
９４n の共通接続線に伝達される。この状態において
は、アナログ・スイッチ９３1 が選択されて、対応する
コモン端子には、電圧Ｖａのコモン信号（１）１０４−
１（図１０（ａ）参照）が出力される。切替信号１１６
が“Ｌ”レベルに転移して入力されると、アナログ・ス
イッチ９１および９２は共にオフ状態となり、この状態
においては、アナログ・スイッチ９３1 、９３2 、……
……、９３n の共通接続線と、アナログ・スイッチ９４
1 、９４2 、…………、９４n の共通接続線は、共にハ
イインピーダンス状態となり、この時点においては、ア
ナログ・スイッチ９３1 はオンとなっており、また、
“Ｌ”レベルのコモン選択信号（２）１０２−２、コモ
ン選択信号（３）１０２−３、……………、コモン選択
信号（ｎ）１０２−ｎの入力を受けて、アナログ・スイ
ッチ９４2 、…………、９４n もオンの状態となってお
り、前記各共通接続線に伝達された電圧ＶａおよびＶｃ
は、それぞれの共通接続線に保持されている。
モン信号が順次出力される過程において、１例として、
図１０のタイミング期間ｆ1 において、出力制御回路６
２より駆動回路６３に入力されるコモン選択信号（１）
１０２−１がコモン選択信号（２）１０２−２に切替わ
るタイミングにおける移行動作について説明する。始め
に、コモン選択信号（１）１０２−１（図１０（ｅ）参
照）が“Ｈ”レベルで入力されて、アナログ・スイッチ
９３1 がオンの状態において、切替信号１１６（図１０
（ｄ）参照）が“Ｈ”レベルに転移して入力されると、
アナログ・スイッチ９１および９２ほ共にオン状態とな
り、レベル電圧（１）１０６の電圧Ｖａは、アナログ・
スイッチ９３1 、９３2 、…………、９３n の共通接続
線に伝達され、また、レベル電圧（２）１０７の電圧Ｖ
ｃは、アナログ・スイッチ９４1、９４2 、…………、
９４n の共通接続線に伝達される。この状態において
は、アナログ・スイッチ９３1 が選択されて、対応する
コモン端子には、電圧Ｖａのコモン信号（１）１０４−
１（図１０（ａ）参照）が出力される。切替信号１１６
が“Ｌ”レベルに転移して入力されると、アナログ・ス
イッチ９１および９２は共にオフ状態となり、この状態
においては、アナログ・スイッチ９３1 、９３2 、……
……、９３n の共通接続線と、アナログ・スイッチ９４
1 、９４2 、…………、９４n の共通接続線は、共にハ
イインピーダンス状態となり、この時点においては、ア
ナログ・スイッチ９３1 はオンとなっており、また、
“Ｌ”レベルのコモン選択信号（２）１０２−２、コモ
ン選択信号（３）１０２−３、……………、コモン選択
信号（ｎ）１０２−ｎの入力を受けて、アナログ・スイ
ッチ９４2 、…………、９４n もオンの状態となってお
り、前記各共通接続線に伝達された電圧ＶａおよびＶｃ
は、それぞれの共通接続線に保持されている。
【００３３】次いで、図１０（ｅ）および（ｆ）に示さ
れるように、コモン選択信号（１）１０２−１（図１０
（ｅ）参照）のレベルが“Ｈ”レベルに保持されている
間において、次のコモン選択信号（２）１０２−２（図
１０（ｆ）参照）が“Ｈ”レベルに転移して入力される
と、アナログ・スイッチ９３2 がオン状態となり、これ
により、コモン信号１０４−１のコモン端子の電圧Ｖａ
における電荷は、オン状態のアナログ・スイッチ９３
1 、ハイインピーダンス状態の前記共通接続線およびア
ナログ・スイッチ９３2 介して、次に選択されるコモン
信号１０４−２のコモン端子に伝達される。これによ
り、当該コモン端子の電荷は、Ｖａに対応するい電荷と
Ｖｃに対応する電荷が平均化されて、その電圧は平均電
圧Ｖｍとなる（図１０（ｂ）参照）。この状態におい
て、切替信号１１６が再度“Ｈ”レベルに転移して入力
されるとアナログ・スイッチ９１および９２がオンとな
り、オン状態のアナログ・スイッチ９３2 を介して、コ
モン信号１０４−２のコモン端子においては、当該平均
電圧ＶｍのレベルからＶａの電圧レベルに充電され、ま
た、コモン信号１０４−１のコモン端子においては、ア
ナログ・スイッチ９４1 がオンとなることにより、平均
電圧Ｖｍから放電が行われて、その電圧はＶｃの電圧レ
ベルに低下する（図１０（ａ）参照）。このようなコモ
ン端子における電圧移行動作は、他のコモン端子に対応
するコモン選択信号の切替わり時においても全く同様で
ある。また図１０のタイミング期間ｆ2 においては、レ
ベル電圧（１）１０６およびレベル電圧（２）１０７の
電圧レベルが、上述のように、それぞれオｄおよびＶｂ
に設定されているが、コモン選択信号の切替わり時にお
ける移行動作については、上記のタイミング期間ｆ1 に
おける場合と同様である。
れるように、コモン選択信号（１）１０２−１（図１０
（ｅ）参照）のレベルが“Ｈ”レベルに保持されている
間において、次のコモン選択信号（２）１０２−２（図
１０（ｆ）参照）が“Ｈ”レベルに転移して入力される
と、アナログ・スイッチ９３2 がオン状態となり、これ
により、コモン信号１０４−１のコモン端子の電圧Ｖａ
における電荷は、オン状態のアナログ・スイッチ９３
1 、ハイインピーダンス状態の前記共通接続線およびア
ナログ・スイッチ９３2 介して、次に選択されるコモン
信号１０４−２のコモン端子に伝達される。これによ
り、当該コモン端子の電荷は、Ｖａに対応するい電荷と
Ｖｃに対応する電荷が平均化されて、その電圧は平均電
圧Ｖｍとなる（図１０（ｂ）参照）。この状態におい
て、切替信号１１６が再度“Ｈ”レベルに転移して入力
されるとアナログ・スイッチ９１および９２がオンとな
り、オン状態のアナログ・スイッチ９３2 を介して、コ
モン信号１０４−２のコモン端子においては、当該平均
電圧ＶｍのレベルからＶａの電圧レベルに充電され、ま
た、コモン信号１０４−１のコモン端子においては、ア
ナログ・スイッチ９４1 がオンとなることにより、平均
電圧Ｖｍから放電が行われて、その電圧はＶｃの電圧レ
ベルに低下する（図１０（ａ）参照）。このようなコモ
ン端子における電圧移行動作は、他のコモン端子に対応
するコモン選択信号の切替わり時においても全く同様で
ある。また図１０のタイミング期間ｆ2 においては、レ
ベル電圧（１）１０６およびレベル電圧（２）１０７の
電圧レベルが、上述のように、それぞれオｄおよびＶｂ
に設定されているが、コモン選択信号の切替わり時にお
ける移行動作については、上記のタイミング期間ｆ1 に
おける場合と同様である。
【００３４】この第１の実施形態においては、前述の参
考例に比較して、出力制御回路および駆動回路の構成に
おいて、所要素子数が少なくて済むために回路構成が簡
易化されており、これにより回路規模を縮小化すること
が可能となり、半導体チップ自体も小型化することがで
きるという利点がある。
考例に比較して、出力制御回路および駆動回路の構成に
おいて、所要素子数が少なくて済むために回路構成が簡
易化されており、これにより回路規模を縮小化すること
が可能となり、半導体チップ自体も小型化することがで
きるという利点がある。
【００３５】即ち、第１の実施形態においては、コモン
選択信号の切替わる経過動作時に対応して、出力制御回
路において生成されるコモン選択信号の“Ｈ”レベルの
期間内において、“Ｈ”レベルとなる切替信号を適宜設
定するとともに、逐次出力されるコモン選択信号が、前
記切替信号が“Ｌ”レベルとなる期間において、同時に
“Ｈ”レベルとなる区間を共有するようにコモン選択信
号のタイミングを設定することにより、コモン選択信号
の切り替わるタイミングにおいて、双方のコモン端子間
の接続および電荷移動を介してコモン端子の電圧を平均
化し、次に選択されるコモン信号のコモン端子の電位レ
ベルを前記平均電圧に保持することにより、当該コモン
端子に対する充電電荷量を低減することが可能となり、
その分、レベル電圧より供給される消費電流を削減する
ことができる。
選択信号の切替わる経過動作時に対応して、出力制御回
路において生成されるコモン選択信号の“Ｈ”レベルの
期間内において、“Ｈ”レベルとなる切替信号を適宜設
定するとともに、逐次出力されるコモン選択信号が、前
記切替信号が“Ｌ”レベルとなる期間において、同時に
“Ｈ”レベルとなる区間を共有するようにコモン選択信
号のタイミングを設定することにより、コモン選択信号
の切り替わるタイミングにおいて、双方のコモン端子間
の接続および電荷移動を介してコモン端子の電圧を平均
化し、次に選択されるコモン信号のコモン端子の電位レ
ベルを前記平均電圧に保持することにより、当該コモン
端子に対する充電電荷量を低減することが可能となり、
その分、レベル電圧より供給される消費電流を削減する
ことができる。
【００３６】なお、駆動回路６３より出力されるコモン
信号１０４−１、１０４−２、…………、１０４−ｎ
が、逐次液晶パネルに入力されて、当該液晶パネルにお
いて、これらのコモン信号の入力を受けて、マトリクス
状に配置される液晶セルが、左右方向に対応してライン
選択され、セグメント出力回路より入力されるセグメン
ト信号、即ち表示データが当該液晶パネル上に表示され
る動作については、従来例の場合と同様である。
信号１０４−１、１０４−２、…………、１０４−ｎ
が、逐次液晶パネルに入力されて、当該液晶パネルにお
いて、これらのコモン信号の入力を受けて、マトリクス
状に配置される液晶セルが、左右方向に対応してライン
選択され、セグメント出力回路より入力されるセグメン
ト信号、即ち表示データが当該液晶パネル上に表示され
る動作については、従来例の場合と同様である。
【００３７】
【発明の効果】以上説明したように、本発明は、液晶パ
ネルにコモン信号を駆動入力する液晶駆動装置およびそ
の駆動方法に適用されて、コモン選択信号の切替わりタ
イミングにおいて、スイッチング作用を介して隣接する
コモン端子を接続することにより、両コモン端子の電荷
を平均電荷に保持することにより、所定のレベル電圧よ
り、次に選択されるコモン端子に対して供給される充電
電流を低減することが可能となり、消費電流を略々半分
に低減することができるという効果がある。
ネルにコモン信号を駆動入力する液晶駆動装置およびそ
の駆動方法に適用されて、コモン選択信号の切替わりタ
イミングにおいて、スイッチング作用を介して隣接する
コモン端子を接続することにより、両コモン端子の電荷
を平均電荷に保持することにより、所定のレベル電圧よ
り、次に選択されるコモン端子に対して供給される充電
電流を低減することが可能となり、消費電流を略々半分
に低減することができるという効果がある。
【図１】本発明の参考例を示す構成図である。
【図２】参考例における出力制御回路の１実施例の構成
図である。
図である。
【図３】参考例における出力制御回路の動作タイミング
図である。
図である。
【図４】参考例における駆動回路の１実施例の構成図で
ある。
ある。
【図５】参考例における駆動回路の動作タイミング図で
ある。
ある。
【図６】本発明の実施形態を示す構成図である。
【図７】実施形態における出力制御回路の１実施例の構
成図である。
成図である。
【図８】実施形態における出力制御回路の動作タイミン
グ図である。
グ図である。
【図９】実施形態における駆動回路の１実施例の構成図
である。
である。
【図１０】実施形態における駆動回路の動作タイミング
図である。
図である。
【図１１】一般的な液晶表示システムの構成図である。
【図１２】従来のコモン出力回路の構成図である。
【図１３】前記コモン出力回路の動作タイミング図であ
る。
る。
１１、６１、１１０１ 制御回路 １２、６２ 出力制御回路 １３、６３ 駆動回路 ２１ タイミングジェネレータ ２２ 遅延回路 ２３１〜２３ｎ、７５１〜７５ｎ フリップフロップ ２４ ＮＯＲ回路 ２５１〜２５ｎ、２６１〜２６ｎ ＡＮＤ回路 ４１１〜４１ｎ、４２１〜４２ｎ、４３１〜４３ｎ、９
１、９２、９３１〜９３ｎ、９４１〜９４ｎ、１２０１
１〜１２０１ｎ、１２０２１〜１２０２ｎアナログ・ス
イッチ ７６１〜７６ｎ、７７ ＯＲ回路 １１０２ コモン出力 １１０３ セグメント出力回路 １１０４ 液晶パネル １１０５ 液晶セル
１、９２、９３１〜９３ｎ、９４１〜９４ｎ、１２０１
１〜１２０１ｎ、１２０２１〜１２０２ｎアナログ・ス
イッチ ７６１〜７６ｎ、７７ ＯＲ回路 １１０２ コモン出力 １１０３ セグメント出力回路 １１０４ 液晶パネル １１０５ 液晶セル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 G09G 3/36
Claims (2)
- 【請求項１】 液晶パネルに対して、左右方向からライ
ン選択を行うコモン信号を生成して出力する液晶駆動装
置において、 少なくともコモン制御信号（１）、コモン制御信号
（２）、………、コモン制御信号（ｎ）を生成して出力
するコモン制御手段と、 前記コモン制御信号（１）、コモン制御信号（２）、…
……、コモン制御信号（ｎ）および所定のクロック信号
の入力を受けて、コモン選択信号（１）、コモン選択信
号（２）、………、コモン選択信号（ｎ）および所定の
切替信号を生成して出力する出力制御手段と、 前記コモン選択信号（１）、コモン選択信号（２）、…
……、コモン選択信号（ｎ）および前記切替信号と、所
定のレベル電圧（１）およびレベル電圧（２）の入力を
受けて、コモン信号（１）、コモン信号（２）、……
…、コモン信号（ｎ）を生成して出力する駆動手段と、
を具備し、 前記駆動手段が、入力端に前記レベル電圧（１）が入力
され、出力端が第１の共通接続線に接続されて、前記切
替信号によりオン・オフ制御される第１のアナログ・ス
イッチと、 入力端に前記レベル電圧（２）が入力され、出力端が第
２の共通接続線に接続されて、前記切替信号によりオン
・オフ制御される第２のアナログ・スイッチと、 入力
端が前記第１の共通接続線に共通接続され、出力端が、
それぞれ対応するコモン端子（１）、コモン端子
（２）、………、コモン端子（ｎ）に接続されて、それ
ぞれ対応する前記コモン選択信号（１）、コモン選択信
号（２）、………、コモン選択信号（ｎ）によりオン・
オフ制御される第３のアナログ・スイッチ（１）、第３
のアナログ・スイッチ（２）、………、第３のアナログ
・スイッチ（ｎ）と、 入力端が前記第２の共通接続線に共通接続され、出力端
が、それぞれ対応するコモン端子（１）、コモン端子
（２）、………、コモン端子（ｎ）に接続されて、それ
ぞれ対応する前記コモン選択信号（１）、コモン選択信
号（２）、………、コモン選択信号（ｎ）の反転入力に
よりオン・オフ制御される第４のアナログ・スイッチ
（１）、第４のアナログ・スイッチ（２）、………、第
４のアナログ・スイッチ（ｎ）と、を備えて構成される
ことを特徴とする液晶駆動装置。 - 【請求項２】 前記出力制御手段が、前記クロック信号
を反転して出力するインバータと、 前記インバータによる反転クロック信号を遅延させて、
第１の反転遅延クロック信号として出力する第１の遅延
回路と、 前記第１の反転遅延クロック信号を遅延させて、第２の
反転遅延クロック信号として出力する第２の遅延回路
と、 前記第２の反転遅延クロック信号を遅延させて、第３の
反転遅延クロック信号として出力する第３の遅延回路
と、 前記第３の反転遅延クロック信号と前記クロック信号と
の論理和を、前記切替信号として出力する第１のＯＲ回
路と、 Ｃ端子に、それぞれ前記第２の遅延クロック信号を共通
入力し、Ｄ端子に、それぞれ対応する前記コモン制御信
号（１）、コモン制御信号（２）、………、コモン制御
信号（ｎ）の入力を受けるフリップフロップ（１）、フ
リップフロップ（２）、………、フリップフロップ
（ｎ）と、 一方の入力端に、それぞれ対応する前記フリップフロッ
プ（１）、フリップフロップ（２）、………、フリップ
フロップ（ｎ）のＱ端子出力を入力し、他方の入力端
に、それぞれ対応する前記コモン制御信号（１）、コモ
ン制御信号（２）、………、コモン制御信号（ｎ）の入
力を受けて、それぞれ対応するＱ端子出力とコモン制御
信号の論理和を、前記コモン選択信号（１）、コモン選
択信号（２）、………、コモン選択信号（ｎ）として出
力する第２のＯＲ回路（１）、第２のＯＲ回路（２）、
………、第２のＯＲ回路（ｎ）と、 を備えて構成されることを特徴とする請求項１記載の液
晶駆動装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00041398A JP3150098B2 (ja) | 1998-01-05 | 1998-01-05 | 液晶駆動装置 |
| KR1019990000033A KR100330951B1 (ko) | 1998-01-05 | 1999-01-04 | 저전력소비 액정 디스플레이 드라이버 |
| US09/224,795 US6300930B1 (en) | 1998-01-05 | 1999-01-04 | Low-power-consumption liquid crystal display driver |
| CN99100011A CN1131457C (zh) | 1998-01-05 | 1999-01-05 | 低功耗液晶显示驱动器 |
| DE69918192T DE69918192T2 (de) | 1998-01-05 | 1999-01-05 | Treiber mit niedrigem Energieverbrauch mit Flüssigkristallanzeige |
| EP99100077A EP0927986B1 (en) | 1998-01-05 | 1999-01-05 | Low-power-consumption liquid crystal display driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00041398A JP3150098B2 (ja) | 1998-01-05 | 1998-01-05 | 液晶駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11194314A JPH11194314A (ja) | 1999-07-21 |
| JP3150098B2 true JP3150098B2 (ja) | 2001-03-26 |
Family
ID=11473122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00041398A Expired - Fee Related JP3150098B2 (ja) | 1998-01-05 | 1998-01-05 | 液晶駆動装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6300930B1 (ja) |
| EP (1) | EP0927986B1 (ja) |
| JP (1) | JP3150098B2 (ja) |
| KR (1) | KR100330951B1 (ja) |
| CN (1) | CN1131457C (ja) |
| DE (1) | DE69918192T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001034237A (ja) * | 1999-07-21 | 2001-02-09 | Fujitsu Ltd | 液晶表示装置 |
| TW514854B (en) * | 2000-08-23 | 2002-12-21 | Semiconductor Energy Lab | Portable information apparatus and method of driving the same |
| JP2002221939A (ja) * | 2001-01-24 | 2002-08-09 | Hitachi Ltd | 液晶表示装置 |
| JP2003029719A (ja) * | 2001-07-16 | 2003-01-31 | Hitachi Ltd | 液晶表示装置 |
| JP3820379B2 (ja) * | 2002-03-13 | 2006-09-13 | 松下電器産業株式会社 | 液晶駆動装置 |
| JP2004046066A (ja) * | 2002-05-17 | 2004-02-12 | Sharp Corp | 信号出力装置および表示装置 |
| CN100412630C (zh) * | 2002-07-11 | 2008-08-20 | 精工爱普生株式会社 | 电光器件及其驱动装置、驱动方法和电子装置 |
| JP3659250B2 (ja) * | 2002-07-11 | 2005-06-15 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動装置、電気光学装置の駆動方法及び電子機器 |
| CN100505013C (zh) * | 2002-10-25 | 2009-06-24 | Nxp股份有限公司 | 利用电荷共享的显示装置及其控制方法 |
| US7791575B2 (en) * | 2005-07-15 | 2010-09-07 | Solomon Systech Limited | Circuit for driving display panel with transition control |
| KR100666642B1 (ko) * | 2005-09-15 | 2007-01-09 | 삼성에스디아이 주식회사 | 주사 구동부 및 이를 포함하는 유기 전계발광 표시장치 |
| US7465934B2 (en) * | 2005-09-30 | 2008-12-16 | Eastman Kodak Company | Pixel array output routing structure for multi-channel CMOS imager sensors |
| JP2008116917A (ja) * | 2006-10-10 | 2008-05-22 | Seiko Epson Corp | ゲートドライバ、電気光学装置、電子機器及び駆動方法 |
| JP6763715B2 (ja) * | 2016-07-11 | 2020-09-30 | ローム株式会社 | タイミングコントローラ、その制御方法、それを用いた電子機器 |
| CN106875911B (zh) * | 2017-04-12 | 2019-04-16 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及其驱动方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05232904A (ja) * | 1992-02-18 | 1993-09-10 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP3102666B2 (ja) | 1993-06-28 | 2000-10-23 | シャープ株式会社 | 画像表示装置 |
| TW277129B (ja) * | 1993-12-24 | 1996-06-01 | Sharp Kk | |
| US5844534A (en) * | 1993-12-28 | 1998-12-01 | Kabushiki Kaisha Toshiba | Liquid crystal display apparatus |
| US5739804A (en) * | 1994-03-16 | 1998-04-14 | Kabushiki Kaisha Toshiba | Display device |
| JP2743841B2 (ja) * | 1994-07-28 | 1998-04-22 | 日本電気株式会社 | 液晶表示装置 |
| US5528256A (en) | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
| CN1129887C (zh) * | 1994-12-26 | 2003-12-03 | 夏普公司 | 液晶显示装置 |
| JP2822911B2 (ja) * | 1995-03-23 | 1998-11-11 | 日本電気株式会社 | 駆動回路 |
| JP3586998B2 (ja) | 1996-10-31 | 2004-11-10 | ソニー株式会社 | 液晶ディスプレイの駆動装置 |
| KR100218375B1 (ko) | 1997-05-31 | 1999-09-01 | 구본준 | 전하 재활용을 이용한 티에프티-엘씨디의 저전력 게이트드라이버회로 |
-
1998
- 1998-01-05 JP JP00041398A patent/JP3150098B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-04 KR KR1019990000033A patent/KR100330951B1/ko not_active IP Right Cessation
- 1999-01-04 US US09/224,795 patent/US6300930B1/en not_active Expired - Lifetime
- 1999-01-05 CN CN99100011A patent/CN1131457C/zh not_active Expired - Fee Related
- 1999-01-05 EP EP99100077A patent/EP0927986B1/en not_active Expired - Lifetime
- 1999-01-05 DE DE69918192T patent/DE69918192T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0927986B1 (en) | 2004-06-23 |
| US6300930B1 (en) | 2001-10-09 |
| EP0927986A1 (en) | 1999-07-07 |
| JPH11194314A (ja) | 1999-07-21 |
| CN1224180A (zh) | 1999-07-28 |
| KR100330951B1 (ko) | 2002-04-01 |
| DE69918192T2 (de) | 2005-06-30 |
| KR19990067712A (ko) | 1999-08-25 |
| CN1131457C (zh) | 2003-12-17 |
| DE69918192D1 (de) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3150098B2 (ja) | 液晶駆動装置 | |
| KR100347654B1 (ko) | 액정 디스플레이를 구동하기 위한 절전형 회로 및 방법 | |
| JP2822911B2 (ja) | 駆動回路 | |
| CN100468510C (zh) | 显示装置及驱动装置 | |
| EP0766221B1 (en) | Driving circuit for light emitting matrix display using a switched capacitor circuit | |
| RU2116678C1 (ru) | Сдвиговый регистр | |
| CN107481659B (zh) | 栅极驱动电路、移位寄存器及其驱动控制方法 | |
| US6396485B1 (en) | Display apparatus with drive circuit capable of reducing power consumption | |
| KR100408301B1 (ko) | 화상 표시 소자 구동 장치 및 설계 방법 | |
| CN102956211A (zh) | 液晶驱动电路 | |
| CN101593482B (zh) | 显示驱动装置、显示模块封装、显示屏模块以及电视机 | |
| CN101874265B (zh) | 显示装置及其驱动电路和驱动方法 | |
| CN112732106A (zh) | 驱动电路、触摸显示装置以及电子设备 | |
| KR100825094B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| CN100403389C (zh) | 锁存器、锁存器驱动方法和平板显示装置 | |
| US8633885B2 (en) | Display panel driving apparatus | |
| KR100365657B1 (ko) | 표시장치의 구동방법 및 구동회로 | |
| JPH10105124A (ja) | 液晶駆動回路 | |
| KR930010837A (ko) | 한 외부전원으로부터 다계조의 구동전압을 발생할 수 있는 디지탈 소오스 드라이버를 구비한 표시장치용 구동회로 | |
| JP3166770B2 (ja) | フラット表示装置及び表示体駆動装置 | |
| US11688317B2 (en) | Driving method and driving device for display panel and display device | |
| JP3324604B2 (ja) | 表示制御装置 | |
| JPH05303355A (ja) | 液晶表示パネルの駆動回路 | |
| JPH10142575A (ja) | 表示装置駆動回路 | |
| JP2001272961A (ja) | 表示制御装置及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001219 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |