JP2874620B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2874620B2
JP2874620B2 JP7319663A JP31966395A JP2874620B2 JP 2874620 B2 JP2874620 B2 JP 2874620B2 JP 7319663 A JP7319663 A JP 7319663A JP 31966395 A JP31966395 A JP 31966395A JP 2874620 B2 JP2874620 B2 JP 2874620B2
Authority
JP
Japan
Prior art keywords
capacitor
insulating film
film
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7319663A
Other languages
English (en)
Other versions
JPH09139479A (ja
Inventor
実且 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7319663A priority Critical patent/JP2874620B2/ja
Priority to US08/748,636 priority patent/US5683931A/en
Priority to CN96123395A priority patent/CN1079993C/zh
Priority to KR1019960054770A priority patent/KR100255064B1/ko
Publication of JPH09139479A publication Critical patent/JPH09139479A/ja
Application granted granted Critical
Publication of JP2874620B2 publication Critical patent/JP2874620B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に容量の製造方法に関する。
【０００２】
【従来の技術】半導体基板上に形成される容量の製造方
法において、従来一般に行われてきた容量の製造方法に
関し、第１の従来例として例えば特開平１−２２５３５
２に示されているダイナミック型メモリ（ＤＲＡＭ）セ
ル内の容量の製造方法について、図５（ａ）（ｂ）、図
６（ｃ）（ｄ）及び図７（ｅ）を参照して説明する。ま
ず、図５（ａ）に示すように半導体基板２０１上にフィ
ールド酸化膜２０２を形成後、少なくとも一層以上の耐
酸化性膜を含んだ容量絶縁膜２０３を成長し、さらに、
３０００Å〜６０００Åの膜厚を有する多結晶シリコン
膜を成長させ、フォトリソグラフィによりパターニング
を行い、容量部対向電極２０４を形成する。
【０００３】次に、図５（ｂ）に示すように、多結晶シ
リコン膜により形成した容量部対向電極２０４を前記耐
酸化性膜を含んだ容量絶縁膜２０３をマスクとして、選
択的に酸化することで、シリコン酸化膜２０５を容量部
対向電極２０４上の表面に形成する。次に、図６（ｃ）
に示すように、５００Å程度の膜厚で多結晶シリコン膜
２０６を成長する。次に図６（ｄ）に示すように、異方
性のドライエッチングを行うことで、容量部対向電極２
０４の側壁に多結晶シリコン膜によるサイドウォール２
０７を形成する。
【０００４】次に、図７（ｅ）に示すように、容量部対
向電極２０４の側壁に形成した多結晶シリコン膜２０７
を酸化し、容量部対向電極２０４側壁の酸化膜厚の補強
を行う。上記に示した第１の従来例の方法で、容量を形
成することにより、ゲート電極と容量部対向電極との耐
圧の劣化を防止でき、さらに、ゲート電極を異方性のド
ライエッチングで形成する際、容量部対向電極が基板と
の間で形成する段差部に多結晶シリコン等で形成される
ゲート電極材がサイドウォールとして残りゲート電極間
のショートを引き起こすという現象が防止できるもので
ある。
【０００５】また、第２の従来例の容量の製造方法に関
して、図８（ａ）（ｂ）、図９（ｃ）（ｄ）及び図１０
（ｅ）（ｆ）を用いて説明する。図８（ａ）は、半導体
基板３０１上にフィールド酸化膜３０２を形成後、半導
体基板３０１上にシリコン酸化膜等の絶縁膜を数１００
Åの厚さで形成し、ＭＯＳＦＥＴのゲート絶縁膜３０３
を成長させ、さらにＭＯＳＦＥＴのゲート電極形成のた
め、多結晶シリコン膜３０４を１０００Å〜２０００Å
の膜厚で成長させたものである。この時、ゲート電極３
０４は、多結晶シリコン単層ではなく、タングステン等
の高融点金属とシリコンとの化合物であるシリサイドと
の積層構造によって形成される場合もある。
【０００６】次に、図８（ｂ）に示すように、ゲート電
極上にシリコン酸化膜等の絶縁膜をＣＶＤ法により１０
０〜５００Å程度成長させ、容量絶縁膜３０５を形成
し、さらにタングステンなどの高融点金属とシリコンと
の化合物であるシリサイドを１０００Å〜２０００Åの
厚さでスパッタする。次に、図９（ｃ）に示すように、
フォトリソグラフィによって、シリサイド層３０６をパ
ターニングし、容量の上部電極を形成する。次に、図９
（ｄ）に示すように、シリコン酸化膜３０７を上部電極
上に１０００Å程度成長することで上部電極３０６をシ
リコン酸化膜で覆う。
【０００７】次に、図１０（ｅ）に示すように、フォト
リソグラフィによって、ＭＯＳＦＥＴのゲート電極及び
容量の下部電極を同時に形成する。次に、図１０（ｆ）
に示すように、ＭＯＳＦＥＴの拡散層領域にＬＤＤ等の
低濃度拡散層を形成後、シリコン酸化膜等の絶縁膜を１
０００〜２０００Å程度成長し、異方性のドライエッチ
ングを行うことで、ＭＯＳＦＥＴのゲート電極及び容量
の下部及び上部電極側面に絶縁膜によるサイドウォール
３０８を形成する。この時、容量の上部電極上には、図
９（ｄ）に示したように、予め１０００Å程度の絶縁膜
が形成されているので、サイドウォール形成時の異方性
のドライエッチングを行っても容量の上部電極上には絶
縁膜が残り、上部電極と下部電極間のリークを防止する
ことができるものである。
【０００８】
【発明が解決しようとする課題】上記従来技術で説明し
たように、第２の従来例の容量の形成方法によると、容
量の上部、下部電極間のリーク防止のために成長した容
量上部電極を覆うシリコン酸化膜は、ゲート電極及び下
部電極形成時のフォトリソグラフィ工程時にもゲート電
極上に残ったままである。したがって、ＭＯＳＦＥＴの
ゲート電極のパターニング及び容量の下部電極のパター
ンニング時のレジストの寸法は、ゲート電極上に残った
酸化膜の膜厚の影響を受け、高精度の寸法管理が妨げら
れるという問題点があった。また、第１の従来例で説明
した容量の構造及び製造方法では、下部電極として、半
導体基板が使用されており、電極に電圧を印加した際、
容量値が半導体基板内に伸びる空乏層の影響を受け、変
動するという問題点があった。
【０００９】
【課題を解決するための手段】本発明は、半導体基板に
第１の導電性膜を形成する工程と、前記第１の導電性膜
上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜
上に第２の導電性膜を形成する工程と、前記第２の導電
性膜上に第２の絶縁膜を形成する工程と、第１のパター
ン領域以外の第２の絶縁膜、第２の導電性膜及び第１の
絶縁膜をエッチングして、第２の導電性膜よりなる容量
の上部電極および第１の絶縁膜よりなる容量絶縁膜を形
成すると共に、前記第１のパターン領域以外の第１の導
電性膜の表面を露出せしめる工程と、次いで、第２のパ
ターンを有するフォトレジスト層を形成し、前記フォト
レジスト層をマスクとして第１の導電性膜をエッチング
して容量の下部電極を形成する工程とを含むことを特徴
とする半導体装置の製造方法である。
【００１０】また本発明は、上記の半導体装置の製造方
法において、前記フォトレジスト層をマスクとして第１
の導電性膜をエッチングして容量の下部電極並びにゲー
ト電極を形成することを特徴とするものである。また本
発明は、上記の半導体装置の製造方法において、容量の
上部及び下部電極を形成した後に、絶縁膜による側壁を
形成する工程を有することを特徴とするものである。ま
た本発明は、上記の半導体装置の製造方法において、第
１の導電性膜及び第２の導電性膜の一方又は両方が、高
融点シリサイド膜を含んでいることを特徴とするもので
ある。
【００１１】
【作用】本発明いにおいては、容量の上部、下部電極間
の絶縁膜、例えばシリコン酸化膜またはシリコン窒化膜
等の絶縁膜が、ゲート電極上に残らないのでゲート電極
形成時のフォトレジストの寸法ばらつきを最小限に抑え
られる。また、上部、下部電極を、例えばシリサイド層
で形成することで電極中に空乏層が伸びることがなく、
印加電圧による容量値の変動もないものである。
【００１２】
【発明の実施の形態】本発明の半導体装置の製造方法に
おける容量の製造について実施例を図面を参照して説明
する。
【００１３】
【実施例】本発明の実施例を図１（ａ）（ｂ）、図２
（ｃ）（ｄ）、図３（ｅ）（ｆ）及び図４（ｇ）（ｈ）
で説明する。図１（ａ）から図４（ｈ）は、本発明の実
施例である容量の製造方法を示す断面図である。図１
（ａ）に示すように、半導体基板１０１上に４０００Å
〜６０００Åの厚さのシリコン酸化膜１０２を、例えば
ＬＯＣＯＳ法による選択的酸化により成長し、フィール
ドを形成し、さらに、数１００Åのゲート酸化膜１０３
を成長する。なお、本実施例では、容量をフィールド上
に形成する場合について示す。
【００１４】次に、図１（ｂ）に示すように、半導体基
板１０１上にゲート電極及び容量の下部電極の共通の導
電性膜である多結晶シリコン１０４を成長する。多結晶
シリコン１０４は、例えばリン等のＮ型不純物を熱拡散
により高濃度に導入したり、一層の低抵抗化のために、
多結晶シリコン導入後にタングステン等の高融点金属を
用いたシリサイド層をスパッタ法によって堆積させ、多
結晶シリコンとシリサイドとの積層構造としてもよい。
次に、図２（ｃ）に示したように、多結晶シリコン１０
４上に容量絶縁膜として、シリコン酸化膜またはシリコ
ン窒化膜等の絶縁膜１０５をＣＶＤ法によって数１００
Å成長する。容量絶縁膜１０５の膜厚は、必要とされる
単位値、または使用される電源電圧から要求される耐圧
等から決定される。
【００１５】次に、図２（ｄ）に示すように、上部電極
形成のため容量絶縁膜１０５上に例えばタングステンシ
リサイドなどの高融点金属シリサイド層をスパッタし
て、容量の上部電極層１０６を形成する。さらに、図３
（ｅ）に示すように、容量上部電極１０６にシリコン酸
化膜等の絶縁膜１０７をＣＶＤ法によって１０００Å程
度成長させる。次に、図３（ｆ）に示すように、容量の
上部電極を形成するために、フォトレジストをマスクと
して、所定の領域以外の絶縁膜１０７、シリサイド層１
０６、容量絶縁膜１０５を異方性のドライエッチングに
よって除去する。これによって、エッチング後の段階
で、ゲート電極となる多結晶シリコン１０４上の酸化膜
は、完全に除去される。
【００１６】次に、図４（ｇ）に示すように、ゲート電
極及びゲート電極と共通の導電性膜で形成される容量の
下部電極を形成するために、フォトレジストを塗布し、
露光、現像により所定のパターンでフォトレジストマス
クを形成する。この時、多結晶シリコン１０４上のシリ
コン酸化膜等の絶縁膜は、完全に除去されているので、
露光時の寸法ばらつきは、最低限に抑えられ、結晶シリ
コン１０４上に酸化膜等の絶縁膜が存在する場合に比べ
て、高精度なパターニングが可能である。このフォトレ
ジストをマスクとして異方性のドライエッチングを行っ
て、多結晶シリコン１０４をパターニングし、ゲート電
極及び容量下部電極を形成する。
【００１７】次に、図４（ｈ）に示すように、エッチン
グ後、フォトレジストを除去し、ＭＯＳＦＥＴのＬＤＤ
拡散層等を形成した後、シリコン酸化膜等の絶縁膜を数
１０００〜２０００Å成長し、異方性のドライエッチン
グを施すことで、ゲート電極及び容量の上部及び下部電
極に絶縁膜による側壁（サイドウォール）１０８を形成
する。この時、容量の上部電極１０６上には、図３
（ｅ）に示したように、絶縁膜１０７が形成されている
ので、側壁形成のために、ドライエッチングを施して
も、容量の上部電極上には絶縁膜が除去されずに残る。
したがって、容量の上部電極１０６は、電極上部及び側
面が絶縁膜によって完全に覆われることになる。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
容量の上部、下部電極間のリーク防止のために形成した
シリコン酸化膜等の絶縁膜が、ゲート電極上に残らない
ため、ゲート電極形成時のフォトレジストの寸法ばらつ
きを最小限に抑えることができるという効果を有する。
また、上部、下部電極ともに、シリサイド層で形成する
ことで、電極中に空乏層が伸びることが無く、印加電圧
による容量値の変動もないという効果を奏するるもので
ある。
【図面の簡単な説明】
【図１】本発明の実施例の製造方法を示す断面図
【図２】本発明の実施例の製造方法を示すもので図１に
続く断面図
【図３】本発明の実施例の製造方法を示すもので図２に
続く断面図
【図４】本発明の実施例の製造方法を示すもので図３に
続く断面図
【図５】第１の従来例の容量の製造方法を示す断面図
【図６】第１の従来例の容量の製造方法の図５に続く断
面図
【図７】第１の従来例の容量の製造方法の図６に続く断
面図
【図８】第２の従来例の容量の製造方法を示す断面図
【図９】第２の従来例の容量の製造方法の図８に続く断
面図
【図１０】第２の従来例の容量の製造方法の図９に続く
断面図
【符号の説明】
１０１、２０１、３０１ 半導体基板 １０２、２０２、２０２ フィールド酸化膜 ３０１、３０２、３０３ ゲート酸化膜 １０４、２０４、３０４ 多結晶シリコン １０５、３０５ ＣＶＤ絶縁膜（容量膜） ２０５ 熱酸化膜 １０６、２０６、３０６ 多結晶シリコン １０７、３０７ ＣＶＤ絶縁膜 ２０７ 多結晶シリコンによるサイドウォール １０８、３０８ ゲートサイドウォール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板に第１の導電性膜を形成する
    工程と、前記第１の導電性膜上に第１の絶縁膜を形成す
    る工程と、前記第１の絶縁膜上に第２の導電性膜を形成
    する工程と、前記第２の導電性膜上に第２の絶縁膜を形
    成する工程と、第１のパターン領域以外の第２の絶縁
    膜、第２の導電性膜及び第１の絶縁膜をエッチングし
    て、第２の導電性膜よりなる容量の上部電極および第１
    の絶縁膜よりなる容量絶縁膜を形成すると共に、前記第
    １のパターン領域以外の第１の導電性膜の表面を露出せ
    しめる工程と、次いで、第２のパターンを有するフォト
    レジスト層を形成し、前記フォトレジスト層をマスクと
    して第１の導電性膜をエッチングして容量の下部電極を
    形成する工程とを含むことを特徴とする半導体装置の製
    造方法。
  2. 【請求項２】 前記フォトレジスト層をマスクとして第
    １の導電性膜をエッチングして容量の下部電極並びにゲ
    ート電極を形成することを特徴とする請求項１記載の半
    導体装置の製造方法。
  3. 【請求項３】 容量の上部及び下部電極を形成した後
    に、絶縁膜による側壁を形成する工程を有することを特
    徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 【請求項４】 第１の導電性膜及び第２の導電性膜の一
    方又は両方が、高融点シリサイド膜を含んでいることを
    特徴とする請求項１、２、３のいずれかに記載の半導体
    装置の製造方法。
JP7319663A 1995-11-14 1995-11-14 半導体装置の製造方法 Expired - Fee Related JP2874620B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7319663A JP2874620B2 (ja) 1995-11-14 1995-11-14 半導体装置の製造方法
US08/748,636 US5683931A (en) 1995-11-14 1996-11-13 Method of forming a capacitor over a semiconductor substrate
CN96123395A CN1079993C (zh) 1995-11-14 1996-11-14 在半导体衬底上制造电容器的方法
KR1019960054770A KR100255064B1 (ko) 1995-11-14 1996-11-14 반도체 기판상에 캐패시터를 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7319663A JP2874620B2 (ja) 1995-11-14 1995-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09139479A JPH09139479A (ja) 1997-05-27
JP2874620B2 true JP2874620B2 (ja) 1999-03-24

Family

ID=18112817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7319663A Expired - Fee Related JP2874620B2 (ja) 1995-11-14 1995-11-14 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5683931A (ja)
JP (1) JP2874620B2 (ja)
KR (1) KR100255064B1 (ja)
CN (1) CN1079993C (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415712B2 (ja) * 1995-09-19 2003-06-09 松下電器産業株式会社 半導体装置及びその製造方法
KR100198663B1 (ko) * 1997-03-17 1999-06-15 구본준 통신용 아이씨(ic) 제조 방법
US5920786A (en) * 1998-04-15 1999-07-06 Advanced Micro Devices Method for fabricating shallow isolation trenches using angular photoresist profiles to create sloped isolation trench walls
KR100289490B1 (ko) * 1998-07-01 2001-11-22 박종섭 단차성 절연막을 가지는 반도체 장치의 형성 방법
KR100486109B1 (ko) * 1998-09-18 2005-08-01 매그나칩 반도체 유한회사 아날로그 반도체소자의 제조방법
US6228703B1 (en) * 1998-12-10 2001-05-08 United Microelectronics, Corp. Method of fabricating mixed-mode semiconductor device having a capacitor and a gate
DE69942442D1 (de) 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
TW503568B (en) * 1999-04-07 2002-09-21 Taiwan Semiconductor Mfg Manufacture method of capacitor with low voltage coefficient
KR100319621B1 (ko) * 1999-05-14 2002-01-05 김영환 혼성신호 반도체 소자의 제조방법
US7060584B1 (en) 1999-07-12 2006-06-13 Zilog, Inc. Process to improve high performance capacitor properties in integrated MOS technology
KR20020030420A (ko) * 2000-10-17 2002-04-25 박종섭 반도체 소자 및 그의 제조방법
JP4938211B2 (ja) * 2002-09-11 2012-05-23 三星電子株式会社 Ｍｏｓトランジスタの製造方法
CN100403499C (zh) * 2004-11-29 2008-07-16 晶强电子股份有限公司 晶片与软片接合的软片式承载器的定位孔及其激光贯孔方法
US7851861B2 (en) * 2007-01-22 2010-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor and metal gate transistor
CN101452887B (zh) * 2007-11-30 2011-06-15 中芯国际集成电路制造(上海)有限公司 Dram中电容层的制作方法
CN104659031B (zh) * 2013-11-20 2018-02-06 上海华虹宏力半导体制造有限公司 Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225352A (ja) * 1988-03-04 1989-09-08 Nec Corp 半導体装置の製造方法
NL8902254A (nl) * 1989-09-08 1991-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een veldeffecttransistor en een condensator.
US5104822A (en) * 1990-07-30 1992-04-14 Ramtron Corporation Method for creating self-aligned, non-patterned contact areas and stacked capacitors using the method
EP0479143A1 (en) * 1990-10-02 1992-04-08 Ramtron International Corporation Trench capacitor DRAM with voltage field isolation
US5173437A (en) * 1991-08-01 1992-12-22 Chartered Semiconductor Manufacturing Pte Ltd Double polysilicon capacitor formation compatable with submicron processing
KR0143542B1 (ko) * 1992-06-15 1998-08-17 요미야마 아끼라 반도체 장치 및 그 제조 방법
JP2705476B2 (ja) * 1992-08-07 1998-01-28 ヤマハ株式会社 半導体装置の製造方法
US5434098A (en) * 1993-01-04 1995-07-18 Vlsi Techology, Inc. Double poly process with independently adjustable interpoly dielectric thickness
US5489547A (en) * 1994-05-23 1996-02-06 Texas Instruments Incorporated Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient
US5554558A (en) * 1995-02-13 1996-09-10 Taiwan Semiconductor Manufacturing Company Method of making high precision w-polycide-to-poly capacitors in digital/analog process

Also Published As

Publication number Publication date
CN1161567A (zh) 1997-10-08
US5683931A (en) 1997-11-04
KR100255064B1 (ko) 2000-05-01
JPH09139479A (ja) 1997-05-27
CN1079993C (zh) 2002-02-27
KR970030843A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
JP2874620B2 (ja) 半導体装置の製造方法
JPH07335885A (ja) 低抵抗ゲート電極を有する半導体素子の製造方法
US20020001938A1 (en) Process for fabricating semiconductor integrated circuit device having polycide line and impurity region respectively exposed to contact holes different in depth
JPH03138934A (ja) 異なる深さを有する窓のエッチング法
JP2944903B2 (ja) 電界効果型トランジスタの製造方法
JPH11111936A (ja) 半導体装置の製造方法
US5939758A (en) Semiconductor device with gate electrodes having conductive films
JP3097338B2 (ja) コンタクトホールの形成方法
JP3172998B2 (ja) 半導体装置及びその製造方法
JP3135316B2 (ja) 半導体装置およびその製造方法
JPH0254960A (ja) 半導体装置の製造方法
JPH10125864A (ja) 半導体装置の製造方法
JPH0621369A (ja) Ｍｏｓ集積回路の製造方法
JPH11307745A (ja) 非揮発性半導体素子及びその製造方法
JP3271090B2 (ja) 半導体装置の製法
KR0185636B1 (ko) 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법
JPS6342164A (ja) 半導体集積回路装置の製造方法
JPH08293595A (ja) 半導体装置の製造方法
JPH06196497A (ja) 半導体装置の製造方法
JP3340809B2 (ja) 縦型半導体素子及びその製造方法
JP2000294753A (ja) 半導体装置及びその製造方法
JPH07245339A (ja) 半導体装置およびその製造方法
JPH11354718A (ja) キャパシタの製造方法
JPH06177374A (ja) 半導体装置の製造方法
JPH11204639A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees