JP2874071B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2874071B2 JP2874071B2 JP31207291A JP31207291A JP2874071B2 JP 2874071 B2 JP2874071 B2 JP 2874071B2 JP 31207291 A JP31207291 A JP 31207291A JP 31207291 A JP31207291 A JP 31207291A JP 2874071 B2 JP2874071 B2 JP 2874071B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- organic resin
- silicon nitride
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、微細なパターンを有
し、高集積な素子の配置を可能とする半導体装置の製造
方法に関する。
し、高集積な素子の配置を可能とする半導体装置の製造
方法に関する。
【０００２】
【従来の技術】たとえば１６ＭＤＲＡＭに代表されるよ
うに半導体素子の集積度を上げるためにその微細化が進
んでいる。素子自身の専有面積は電気特性より決まる各
層の必要寸法とホトリソグラフィー技術上の解像度およ
び重ね合せ精度によって律速されている。この中で特に
重ね合せに対する余裕分は相当量を必要とする必要悪で
ある。
うに半導体素子の集積度を上げるためにその微細化が進
んでいる。素子自身の専有面積は電気特性より決まる各
層の必要寸法とホトリソグラフィー技術上の解像度およ
び重ね合せ精度によって律速されている。この中で特に
重ね合せに対する余裕分は相当量を必要とする必要悪で
ある。
【０００３】ところでＤＲＡＭをはじめとする多くのデ
バイスの製造工程において穴の底面のポリシリコンの一
部を除去し、その下の基板や導電膜と上部の配線層との
接続を行う工程が必要である。図２に従来法によってこ
のような穴の底面のポリシリコン層に開口する場合の工
程を示す。図において、１はシリコン基板、２Ａは薄い
酸化膜、２Ｂはシリコン窒化膜、３はＢＰＳＧ（Borond
oped Phospho-Sillicate Glass）膜、４はポリシリコン
膜、５はホトレジスト膜である。この場合、図２（ａ）
に示すように、ホトレジスト膜５によって開口部のパタ
ーンを形成してから下のポリシリコン膜４をエッチング
することになる。この方法によればホトレジスト膜５の
開口パターンと穴の側壁の間にアライメントに対する余
裕が必要となる。この量は現在のステッパーを用いると
約０．２μｍ程度となる。
バイスの製造工程において穴の底面のポリシリコンの一
部を除去し、その下の基板や導電膜と上部の配線層との
接続を行う工程が必要である。図２に従来法によってこ
のような穴の底面のポリシリコン層に開口する場合の工
程を示す。図において、１はシリコン基板、２Ａは薄い
酸化膜、２Ｂはシリコン窒化膜、３はＢＰＳＧ（Borond
oped Phospho-Sillicate Glass）膜、４はポリシリコン
膜、５はホトレジスト膜である。この場合、図２（ａ）
に示すように、ホトレジスト膜５によって開口部のパタ
ーンを形成してから下のポリシリコン膜４をエッチング
することになる。この方法によればホトレジスト膜５の
開口パターンと穴の側壁の間にアライメントに対する余
裕が必要となる。この量は現在のステッパーを用いると
約０．２μｍ程度となる。
【０００４】
【発明が解決しようとする課題】このような従来の構成
では、１６ＭＤＲＡＭをはじめとする微細なデバイスの
集積度を向上する上で、前述のアライメント余裕は極め
て大きな妨げとなる。
では、１６ＭＤＲＡＭをはじめとする微細なデバイスの
集積度を向上する上で、前述のアライメント余裕は極め
て大きな妨げとなる。
【０００５】本発明は、このような従来の課題を解決す
るもので、アライメント余裕分を全く必要としないポリ
シリコン膜の底面の自己整合的な開口方法による半導体
装置の製造方法を提供することを目的とするものであ
る。
るもので、アライメント余裕分を全く必要としないポリ
シリコン膜の底面の自己整合的な開口方法による半導体
装置の製造方法を提供することを目的とするものであ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、半導体基板表面のＢＰＳＧ膜等の膜の所定
部に形成された穴部を含む領域にポリシリコン膜を形成
する工程と、そのポリシリコン膜の表面にシリコン酸化
膜とシリコン窒化膜を形成する工程と、上記穴部内のみ
に少なくともその穴部底面に形成されたシリコン窒化膜
を覆うようにホトレジスト等の有機樹脂膜を形成する工
程と、その有機樹脂膜をマスクにして、少なくとも穴の
底面に形成されたシリコン窒化膜を残して他のシリコン
窒化膜を除去する工程と、有機樹脂膜を除去した後シリ
コン窒化膜の除去されたポリシリコン膜上に熱酸化でシ
リコン酸化膜を形成する工程と、そのシリコン酸化膜を
マスクにして穴部底面に形成されたポリシリコン膜をエ
ッチングによって自己整合的に除去する工程とを少なく
とも有する構成による。
に本発明は、半導体基板表面のＢＰＳＧ膜等の膜の所定
部に形成された穴部を含む領域にポリシリコン膜を形成
する工程と、そのポリシリコン膜の表面にシリコン酸化
膜とシリコン窒化膜を形成する工程と、上記穴部内のみ
に少なくともその穴部底面に形成されたシリコン窒化膜
を覆うようにホトレジスト等の有機樹脂膜を形成する工
程と、その有機樹脂膜をマスクにして、少なくとも穴の
底面に形成されたシリコン窒化膜を残して他のシリコン
窒化膜を除去する工程と、有機樹脂膜を除去した後シリ
コン窒化膜の除去されたポリシリコン膜上に熱酸化でシ
リコン酸化膜を形成する工程と、そのシリコン酸化膜を
マスクにして穴部底面に形成されたポリシリコン膜をエ
ッチングによって自己整合的に除去する工程とを少なく
とも有する構成による。
【０００７】
【作用】上記構成によれば、穴の底面のポリシリコン膜
を底面全面で開口できるため、穴の側面とポリシリコン
膜開口部の重ね合せ余裕が不要となる。
を底面全面で開口できるため、穴の側面とポリシリコン
膜開口部の重ね合せ余裕が不要となる。
【０００８】
【実施例】以下に本発明の一実施例を図１を参照して説
明する。図１は本発明の半導体装置の製造方法における
穴の底面部分のポリシリコン膜を開口する工程断面図で
ある。従来例と同様に図１（ａ）に示すようにシリコン
基板１上に２０ｎｍの酸化膜２Ａを形成した後、４０ｎ
ｍのシリコン窒化膜２Ｂを減圧ＣＶＤ法によって形成し
た。この後厚さ８００ｎｍのＢＰＳＧ膜３を常圧ＣＶＤ
法によって形成した。この時ＢＰＳＧ膜中のボロン濃度
は３ｗｔ％、リン濃度は６ｗｔ％とした。その後窒素中
で９００℃３０分の熱処理を行った後、直径が１．６μ
ｍの穴をレジストをマスクにしたドライエッチングによ
って形成した。次にその上に減圧ＣＶＤ法によって厚さ
３００ｎｍのポリシリコン膜４を堆積した。このポリシ
リコン膜４はリンを含み、シート抵抗は２０Ω／□であ
る。
明する。図１は本発明の半導体装置の製造方法における
穴の底面部分のポリシリコン膜を開口する工程断面図で
ある。従来例と同様に図１（ａ）に示すようにシリコン
基板１上に２０ｎｍの酸化膜２Ａを形成した後、４０ｎ
ｍのシリコン窒化膜２Ｂを減圧ＣＶＤ法によって形成し
た。この後厚さ８００ｎｍのＢＰＳＧ膜３を常圧ＣＶＤ
法によって形成した。この時ＢＰＳＧ膜中のボロン濃度
は３ｗｔ％、リン濃度は６ｗｔ％とした。その後窒素中
で９００℃３０分の熱処理を行った後、直径が１．６μ
ｍの穴をレジストをマスクにしたドライエッチングによ
って形成した。次にその上に減圧ＣＶＤ法によって厚さ
３００ｎｍのポリシリコン膜４を堆積した。このポリシ
リコン膜４はリンを含み、シート抵抗は２０Ω／□であ
る。
【０００９】この後本発明の特徴とする工程に入る。す
なわちポリシリコン膜４上に厚さ２０ｎｍのシリコン酸
化膜１１をジクロルシランガスの熱分解による減圧ＣＶ
Ｄ法によって形成し、さらに減圧ＣＶＤ法によって１６
０ｎｍのシリコン窒化膜１２をその上に形成した。次に
シプレー社Ｓ−１４００型ホトレジストを厚さ１．２μ
ｍで塗布した後、ステッパーによって８０ｍＪ／cm2の
４３６ｎｍの紫外光を露光し、さらに東京応化工業
（株）製のＮＭＤ−３型現像液で４５秒間の現像を行う
ことによって同図に示すように穴の内部にのみホトレジ
スト膜１３を残した。次に図１（ｂ）のようにＣＨＦ3
ガスによるドライエッチを行って穴の外のシリコン窒化
膜１２を除去した後穴中のホトレジスト膜１３を除去後
水蒸気雰囲気中で９００℃、３０分の熱酸化を行い、ポ
リシリコン膜４上に約２００ｎｍのシリコン酸化膜１４
を選択的に形成した。そして同図（ｃ）のように溝中の
シリコン窒化膜１２を熱リン酸によって除去し、さらに
その下のシリコン酸化膜をフッ酸とフッ化アンモニウム
の混合液で除去した後シリコン酸化膜１４をマスクにし
てポリシリコン膜４の異方性ドライエッチングをＨＢｒ
とＯ2の混合ガスによって行うことにより穴の底面部分
のポリシリコン膜４を穴の側面に対して自己整合的に開
口することができた。本実施例では穴の中にのみホトレ
ジスト膜１３を残す方法としてステッパーによる露光を
行ったが、これはエッチバック法によっても全く同様の
効果を得ることが可能である。
なわちポリシリコン膜４上に厚さ２０ｎｍのシリコン酸
化膜１１をジクロルシランガスの熱分解による減圧ＣＶ
Ｄ法によって形成し、さらに減圧ＣＶＤ法によって１６
０ｎｍのシリコン窒化膜１２をその上に形成した。次に
シプレー社Ｓ−１４００型ホトレジストを厚さ１．２μ
ｍで塗布した後、ステッパーによって８０ｍＪ／cm2の
４３６ｎｍの紫外光を露光し、さらに東京応化工業
（株）製のＮＭＤ−３型現像液で４５秒間の現像を行う
ことによって同図に示すように穴の内部にのみホトレジ
スト膜１３を残した。次に図１（ｂ）のようにＣＨＦ3
ガスによるドライエッチを行って穴の外のシリコン窒化
膜１２を除去した後穴中のホトレジスト膜１３を除去後
水蒸気雰囲気中で９００℃、３０分の熱酸化を行い、ポ
リシリコン膜４上に約２００ｎｍのシリコン酸化膜１４
を選択的に形成した。そして同図（ｃ）のように溝中の
シリコン窒化膜１２を熱リン酸によって除去し、さらに
その下のシリコン酸化膜をフッ酸とフッ化アンモニウム
の混合液で除去した後シリコン酸化膜１４をマスクにし
てポリシリコン膜４の異方性ドライエッチングをＨＢｒ
とＯ2の混合ガスによって行うことにより穴の底面部分
のポリシリコン膜４を穴の側面に対して自己整合的に開
口することができた。本実施例では穴の中にのみホトレ
ジスト膜１３を残す方法としてステッパーによる露光を
行ったが、これはエッチバック法によっても全く同様の
効果を得ることが可能である。
【００１０】底面のポリシリコン膜４を開口後この内部
にさらにシリコン基板１と上層の配線層のコンタクトホ
ールを形成する場合、このコンタクトホールを直径０．
６μｍとすると本方法では重ね合せ余裕を片側０．２μ
ｍとすると前述の実施例のＢＰＳＧ膜の開口部の直径は
１．６μｍ（開口部０．６μｍ＋ポリシリコン膜２×
０．３μｍ＋アライメント余裕２×０．２μｍ）であ
る。
にさらにシリコン基板１と上層の配線層のコンタクトホ
ールを形成する場合、このコンタクトホールを直径０．
６μｍとすると本方法では重ね合せ余裕を片側０．２μ
ｍとすると前述の実施例のＢＰＳＧ膜の開口部の直径は
１．６μｍ（開口部０．６μｍ＋ポリシリコン膜２×
０．３μｍ＋アライメント余裕２×０．２μｍ）であ
る。
【００１１】従来のように底面にホトレジストマスクに
よるポリシリコン膜開口部を形成し、さらにその中にコ
ンタクトホールを形成する方法ならばＢＰＳＧ膜の開口
部の直径は少なくとも２．０μｍ（開口部０．６μｍ＋
ポリシリコン膜２×０．３μｍ＋アライメント余裕４×
０．２μｍ）必要である。本発明によって大幅な専有面
積の低減が可能である。
よるポリシリコン膜開口部を形成し、さらにその中にコ
ンタクトホールを形成する方法ならばＢＰＳＧ膜の開口
部の直径は少なくとも２．０μｍ（開口部０．６μｍ＋
ポリシリコン膜２×０．３μｍ＋アライメント余裕４×
０．２μｍ）必要である。本発明によって大幅な専有面
積の低減が可能である。
【００１２】
【発明の効果】以上の実施例から明らかなように本発明
は、穴部を含む領域に形成されたポリシリコン膜に開口
を行う場合穴部底のポリシリコン膜を自己整合的に除去
する構成によるので、穴の側面とポリシリコン膜開口部
の重ね合せ余裕を必要とせず、最も広い開口面積を得る
ことができ、開口部専有面積の低減による集積度の向上
を図った半導体装置を提供できる。
は、穴部を含む領域に形成されたポリシリコン膜に開口
を行う場合穴部底のポリシリコン膜を自己整合的に除去
する構成によるので、穴の側面とポリシリコン膜開口部
の重ね合せ余裕を必要とせず、最も広い開口面積を得る
ことができ、開口部専有面積の低減による集積度の向上
を図った半導体装置を提供できる。
【図１】本発明の一実施例による半導体装置の製造方法
を説明するための工程断面図
を説明するための工程断面図
【図２】従来の半導体装置の製造方法を説明するための
工程断面図
工程断面図
１ シリコン基板（半導体基板） ２Ａ 酸化膜 ２Ｂ シリコン窒化膜 ３ ＢＰＳＧ膜 ４ ポリシリコン膜 １１ シリコン酸化膜 １２ シリコン窒化膜 １３ ホトレジスト膜（有機樹脂膜） １４ シリコン酸化膜
Claims (3)
- 【請求項１】半導体基板表面のＢＰＳＧ膜等の膜の所定
部に形成された穴部を含む領域にポリシリコン膜を形成
する工程と、そのポリシリコン膜の表面にシリコン酸化
膜とシリコン窒化膜を形成する工程と、前記穴部内のみ
に少なくともその穴部底面に形成されたシリコン窒化膜
を覆うようにホトレジスト等の有機樹脂膜を形成する工
程と、前記有機樹脂膜をマスクにして、少なくとも前記
穴の底面に形成されたシリコン窒化膜を残して他のシリ
コン窒化膜を除去する工程と、前記有機樹脂膜を除去し
た後前記シリコン窒化膜の除去されたポリシリコン膜上
に熱酸化でシリコン酸化膜を形成する工程と、そのシリ
コン酸化膜をマスクにして穴部底面に形成されたポリシ
リコン膜をエッチングによって自己整合的に除去する工
程とを少なくとも有することを特徴とする半導体装置の
製造方法。 - 【請求項２】穴部内のみに少なくともその穴部底面に形
成されたシリコン窒化膜を覆うようにホトレジスト等の
有機樹脂膜を形成する工程に代えて、穴部内を含む全面
にホトレジスト等の有機樹脂膜を塗布した後、その有機
樹脂膜全面をドライエッチングして前記有機樹脂膜の表
面を後退させ、前記穴部内のみに有機樹脂膜を形成する
工程としたことを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項３】穴部内のみに少なくともその穴部底面に形
成されたシリコン窒化膜を覆うようにホトレジスト等の
有機樹脂膜を形成する工程に代えて、穴部内を含む全面
にホトレジスト等の有機樹脂膜を塗布した後、その有機
樹脂膜の所定部を露光し、現像して穴部内のみに有機樹
脂膜を形成する工程としたことを特徴とする請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31207291A JP2874071B2 (ja) | 1991-11-27 | 1991-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31207291A JP2874071B2 (ja) | 1991-11-27 | 1991-11-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152242A JPH05152242A (ja) | 1993-06-18 |
| JP2874071B2 true JP2874071B2 (ja) | 1999-03-24 |
Family
ID=18024897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31207291A Expired - Fee Related JP2874071B2 (ja) | 1991-11-27 | 1991-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874071B2 (ja) |
-
1991
- 1991-11-27 JP JP31207291A patent/JP2874071B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05152242A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| JPH07105443B2 (ja) | 半導体装置の自己整合型コンタクトの製造方法 | |
| JP3665095B2 (ja) | パターン形成方法 | |
| JPH10303291A (ja) | 半導体装置及びその製造方法 | |
| US6180515B1 (en) | Method of fabricating self-align contact window with silicon nitride side wall | |
| JPH10135331A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2874071B2 (ja) | 半導体装置の製造方法 | |
| JPS6040701B2 (ja) | 多結晶シリコン層を有する半導体装置の製法 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JP2874070B2 (ja) | 半導体装置の製造方法 | |
| US6197673B1 (en) | Method of fabricating passivation of gate electrode | |
| JP2002190515A (ja) | 半導体装置およびその製造方法 | |
| KR100226778B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2000091530A (ja) | 半導体装置及びその製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH11214678A (ja) | 半導体装置およびその製造方法 | |
| JP2003188371A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR0172249B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR19980015773A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH11145305A (ja) | 半導体装置の製造方法 | |
| JPH08330252A (ja) | 半導体装置の製造方法 | |
| JP3003804B2 (ja) | 半導体装置の製造方法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JPH05206056A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |