JPH11330245A - 半導体装置のコンタクト形成方法 - Google Patents
半導体装置のコンタクト形成方法Info
- Publication number
- JPH11330245A JPH11330245A JP11095351A JP9535199A JPH11330245A JP H11330245 A JPH11330245 A JP H11330245A JP 11095351 A JP11095351 A JP 11095351A JP 9535199 A JP9535199 A JP 9535199A JP H11330245 A JPH11330245 A JP H11330245A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- opening
- material layer
- contact
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- 229920000642 polymer Polymers 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims description 33
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 27
- 239000011229 interlayer Substances 0.000 abstract description 14
- 238000002955 isolation Methods 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 コンタクトホールの直径を縮める半導体装置
のコンタクト形成方法を提供する。 【解決手段】 本発明は、第１物質層及び第２物質層が
順次に形成され、第２物質層上に第１オープニングを有
するフォトレジスト膜パターンが形成される。フォトレ
ジスト膜パターンをマスクとして第１物質層が露出され
る時まで第２物質層がエッチングされる。エッチングさ
れた第２物質層の両側壁にポリマーが形成されることに
より、相対的に小さい直径の第２オープニングが形成さ
れる。ポリマー及びフォトレジスト膜パターンをマスク
として第１物質層が斜めにエッチングされ第３オープニ
ングが形成される。第１物質層及びフォトレジスト膜パ
ターンをマスクとして半導体基板の一部が露出される時
まで層間絶縁膜が垂直にエッチングされて第４オープニ
ングが形成されることを特徴とする。
のコンタクト形成方法を提供する。 【解決手段】 本発明は、第１物質層及び第２物質層が
順次に形成され、第２物質層上に第１オープニングを有
するフォトレジスト膜パターンが形成される。フォトレ
ジスト膜パターンをマスクとして第１物質層が露出され
る時まで第２物質層がエッチングされる。エッチングさ
れた第２物質層の両側壁にポリマーが形成されることに
より、相対的に小さい直径の第２オープニングが形成さ
れる。ポリマー及びフォトレジスト膜パターンをマスク
として第１物質層が斜めにエッチングされ第３オープニ
ングが形成される。第１物質層及びフォトレジスト膜パ
ターンをマスクとして半導体基板の一部が露出される時
まで層間絶縁膜が垂直にエッチングされて第４オープニ
ングが形成されることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のコン
タクト(contact)形成方法に係り、より具体的には半導
体メモリ装置のストレージノード(storage node)形成方
法に関するものである。
タクト(contact)形成方法に係り、より具体的には半導
体メモリ装置のストレージノード(storage node)形成方
法に関するものである。
【０００２】
【従来の技術】図１及び図２は、従来の半導体装置のコ
ンタクト形成方法を工程順に示した図である。図１を参
照すると、半導体メモリ装置のストレージノード形成方
法は、先ず半導体基板２にソース／ドレーン領域(図示
せず)及びゲート電極層（図示せず）を含むセルトラン
ジスタ（cell transistors）(図示せず)が形成される。
ンタクト形成方法を工程順に示した図である。図１を参
照すると、半導体メモリ装置のストレージノード形成方
法は、先ず半導体基板２にソース／ドレーン領域(図示
せず)及びゲート電極層（図示せず）を含むセルトラン
ジスタ（cell transistors）(図示せず)が形成される。
【０００３】トランジスタを含んで半導体基板２上に層
間絶縁膜４が形成される。層間絶縁膜４上にコンタクト
形成領域を定義してフォトレジスト膜パターン６が形成
される。フォトレジスト膜パターン６はオープニング
（opening）６ａを有するように形成される。フォトレ
ジスト膜パターン６をマスクとして使用してソース／ド
レーン領域の一部が露出される時まで絶縁膜４がエッチ
ングされる。これにより、図２に示されたように、スト
レージノードと半導体基板２とを電気的に接続するため
のオープニング即ち、コンタクトホール（contact hol
e）４ａが形成される。
間絶縁膜４が形成される。層間絶縁膜４上にコンタクト
形成領域を定義してフォトレジスト膜パターン６が形成
される。フォトレジスト膜パターン６はオープニング
（opening）６ａを有するように形成される。フォトレ
ジスト膜パターン６をマスクとして使用してソース／ド
レーン領域の一部が露出される時まで絶縁膜４がエッチ
ングされる。これにより、図２に示されたように、スト
レージノードと半導体基板２とを電気的に接続するため
のオープニング即ち、コンタクトホール（contact hol
e）４ａが形成される。
【０００４】絶縁膜４のエッチングは異方性エッチング
工程で遂行される。しかし、フォトリソグラフィ（phot
olithography）工程の限界により、０．２μｍ以下の直
径を有するコンタクトホール形成はフォト工程だけでは
難しい。又、コンタクトホール４ａが形成される層間絶
縁膜４の厚さが厚くなる場合、フォトレジスト膜の浸食
（erosion）によりフォトレジスト膜パターン６が有す
るオープニング６ａよりコンタクトホール４ａの上部直
径が付加的に大きくなる問題が発生される。これによ
り、ストレージノード形成のためのフォト工程時コンタ
クトホール４ａとストレージノードとの間のオーバーラ
ップマージン（overlap margin）が縮む問題が発生され
る。
工程で遂行される。しかし、フォトリソグラフィ（phot
olithography）工程の限界により、０．２μｍ以下の直
径を有するコンタクトホール形成はフォト工程だけでは
難しい。又、コンタクトホール４ａが形成される層間絶
縁膜４の厚さが厚くなる場合、フォトレジスト膜の浸食
（erosion）によりフォトレジスト膜パターン６が有す
るオープニング６ａよりコンタクトホール４ａの上部直
径が付加的に大きくなる問題が発生される。これによ
り、ストレージノード形成のためのフォト工程時コンタ
クトホール４ａとストレージノードとの間のオーバーラ
ップマージン（overlap margin）が縮む問題が発生され
る。
【０００５】
【発明が解決しようとする課題】本発明の目的は、フォ
トレジスト膜パターンにより定義されたオープニングよ
り相対的に小さい直径のコンタクトホールが形成できる
半導体装置のコンタクト形成方法を提供することにあ
る。本発明の他の目的は、コンタクトホールとコンタク
トノードとの間のオーバーラップマージンを増加させ得
る半導体装置のコンタクト形成方法を提供することにあ
る。
トレジスト膜パターンにより定義されたオープニングよ
り相対的に小さい直径のコンタクトホールが形成できる
半導体装置のコンタクト形成方法を提供することにあ
る。本発明の他の目的は、コンタクトホールとコンタク
トノードとの間のオーバーラップマージンを増加させ得
る半導体装置のコンタクト形成方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】前述した目的を達成する
ための本発明によると、半導体装置のコンタクト形成方
法は、半導体基板上に絶縁層を形成する段階と、絶縁層
上に絶縁層とエッチング選択比を有する第１物質層及び
第２物質層を順次に形成する段階と、第２物質層上に第
１オープニングを有するフォトレジスト膜パターンを形
成する段階と、フォトレジスト膜パターンをマスクとし
て使用して第１物質層が露出される時まで第２物質層を
エッチングし、エッチングされた第２物質層の両側壁に
ポリマーを形成させてそれにより、第１オープニングよ
り相対的に小さい直径を有する第２オープニングを形成
する段階と、ポリマー及びフォトレジスト膜パターンを
マスクとして使用して第１物質層を異方性エッチング工
程で斜めにエッチング（slope etch）して第３オープニ
ングを形成し、その下部が第２オープニングより相対的
に小さい直径を有するように形成する段階と、第１物質
層及びフォトレジスト膜パターンをマスクとして使用し
て半導体基板の一部が露出される時まで絶縁層を異方性
エッチング工程で垂直にエッチング（vertical etch）
して第４オープニングを形成する段階とを含む。
ための本発明によると、半導体装置のコンタクト形成方
法は、半導体基板上に絶縁層を形成する段階と、絶縁層
上に絶縁層とエッチング選択比を有する第１物質層及び
第２物質層を順次に形成する段階と、第２物質層上に第
１オープニングを有するフォトレジスト膜パターンを形
成する段階と、フォトレジスト膜パターンをマスクとし
て使用して第１物質層が露出される時まで第２物質層を
エッチングし、エッチングされた第２物質層の両側壁に
ポリマーを形成させてそれにより、第１オープニングよ
り相対的に小さい直径を有する第２オープニングを形成
する段階と、ポリマー及びフォトレジスト膜パターンを
マスクとして使用して第１物質層を異方性エッチング工
程で斜めにエッチング（slope etch）して第３オープニ
ングを形成し、その下部が第２オープニングより相対的
に小さい直径を有するように形成する段階と、第１物質
層及びフォトレジスト膜パターンをマスクとして使用し
て半導体基板の一部が露出される時まで絶縁層を異方性
エッチング工程で垂直にエッチング（vertical etch）
して第４オープニングを形成する段階とを含む。
【０００７】この方法の望ましい実施形態において、半
導体装置のコンタクト形成方法は、第４オープニング形
成後、フォトレジスト膜パターン、ポリマー、そして第
２物質層を除去する段階と、第４オープニング及び第３
オープニングを含んで第１物質層上に導電層を形成する
段階と、導電層及び第１物質層をパターニングして半導
体基板と電気的に接続されるコンタクトノードを形成す
る段階とを付加的に含められる。
導体装置のコンタクト形成方法は、第４オープニング形
成後、フォトレジスト膜パターン、ポリマー、そして第
２物質層を除去する段階と、第４オープニング及び第３
オープニングを含んで第１物質層上に導電層を形成する
段階と、導電層及び第１物質層をパターニングして半導
体基板と電気的に接続されるコンタクトノードを形成す
る段階とを付加的に含められる。
【０００８】図４を参照すると、本発明の実施形態によ
る新たな半導体装置のコンタクト形成方法は、エッチン
グされたシリコン窒化膜の両側壁にポリマーを形成させ
て第１オープニングより相対的に小さい直径を有する第
２オープニングが形成される。ポリシリコン層が斜めに
エッチングされて第３オープニングが形成される。層間
絶縁膜が垂直にエッチングされて第４オープニングが形
成される。このような半導体装置の製造方法により、層
間絶縁膜上にポリシリコン膜及びシリコン窒化膜を順次
に形成した後、コンタクト形成領域を定義してシリコン
窒化膜をポリマー発生条件でエッチングし、ポリシリコ
ン膜を斜めにエッチングすることにより、フォトレジス
ト膜パターンにより定義されたオープニングより相対的
に小さい直径のコンタクトホールが形成でき、従って、
コンタクトホールとコンタクトノードとの間のオーバー
ラップマージンを増加させ得る。
る新たな半導体装置のコンタクト形成方法は、エッチン
グされたシリコン窒化膜の両側壁にポリマーを形成させ
て第１オープニングより相対的に小さい直径を有する第
２オープニングが形成される。ポリシリコン層が斜めに
エッチングされて第３オープニングが形成される。層間
絶縁膜が垂直にエッチングされて第４オープニングが形
成される。このような半導体装置の製造方法により、層
間絶縁膜上にポリシリコン膜及びシリコン窒化膜を順次
に形成した後、コンタクト形成領域を定義してシリコン
窒化膜をポリマー発生条件でエッチングし、ポリシリコ
ン膜を斜めにエッチングすることにより、フォトレジス
ト膜パターンにより定義されたオープニングより相対的
に小さい直径のコンタクトホールが形成でき、従って、
コンタクトホールとコンタクトノードとの間のオーバー
ラップマージンを増加させ得る。
【０００９】
【発明の実施の形態】以下、図３乃至図６を参照して本
発明の実施形態を詳細に説明する。図３乃至図６は、本
発明の実施形態による半導体装置のコンタクト形成方法
を工程順に示した図である。図３を参照すると、本発明
の実施形態による半導体メモリ装置のストレージノード
形成方法は先ず、半導体基板１００にソース／ドレーン
領域（図示せず）及びゲート電極層（図示せず）を含む
セルトランジスタ(図示せず)が形成される。
発明の実施形態を詳細に説明する。図３乃至図６は、本
発明の実施形態による半導体装置のコンタクト形成方法
を工程順に示した図である。図３を参照すると、本発明
の実施形態による半導体メモリ装置のストレージノード
形成方法は先ず、半導体基板１００にソース／ドレーン
領域（図示せず）及びゲート電極層（図示せず）を含む
セルトランジスタ(図示せず)が形成される。
【００１０】トランジスタを含んだ半導体基板１００上
に例えば、酸化膜等として層間絶縁膜（inter−layer d
ielectric）１０２が形成される。層間絶縁膜１０２上
に層間絶縁膜１０２とエッチング選択比を有する第１物
質層１０４と第２物質層１０６が順次に形成される。
に例えば、酸化膜等として層間絶縁膜（inter−layer d
ielectric）１０２が形成される。層間絶縁膜１０２上
に層間絶縁膜１０２とエッチング選択比を有する第１物
質層１０４と第２物質層１０６が順次に形成される。
【００１１】第１物質層１０４は、例えばポリシリコン
のような導電膜として形成し、第２物質層は例えば、シ
リコン窒化膜のような絶縁膜として形成される。この
際、シリコン窒化膜１０６は例えば、ＳｉＯＮとしてポ
リシリコン膜１０４に対する反射防止膜（anti−reflec
tive layer）の機能を有する。又、シリコン窒化膜１０
６は本発明において、後続エッチング工程でポリマー１
０７を発生させてオープニングの大きさを減らす機能を
有する。
のような導電膜として形成し、第２物質層は例えば、シ
リコン窒化膜のような絶縁膜として形成される。この
際、シリコン窒化膜１０６は例えば、ＳｉＯＮとしてポ
リシリコン膜１０４に対する反射防止膜（anti−reflec
tive layer）の機能を有する。又、シリコン窒化膜１０
６は本発明において、後続エッチング工程でポリマー１
０７を発生させてオープニングの大きさを減らす機能を
有する。
【００１２】ポリシリコン膜１０４は、約１００ｎｍ−
３００ｎｍ厚さ範囲内で形成し、シリコン窒化膜１０６
は、約２０ｎｍ−１００ｎｍ厚さ範囲内で形成される。
シリコン窒化膜１０６上にコンタクト形成領域を定義し
てフォトレジスト膜パターン１０８が形成される。フォ
トレジスト膜パターン１０８は、第１オープニング１０
８ａを有するように形成される。
３００ｎｍ厚さ範囲内で形成し、シリコン窒化膜１０６
は、約２０ｎｍ−１００ｎｍ厚さ範囲内で形成される。
シリコン窒化膜１０６上にコンタクト形成領域を定義し
てフォトレジスト膜パターン１０８が形成される。フォ
トレジスト膜パターン１０８は、第１オープニング１０
８ａを有するように形成される。
【００１３】図４において、フォトレジスト膜パターン
１０８をマスクとして使用してシリコン窒化膜１０６が
エッチングされる。この際、シリコン窒化膜１０６のエ
ッチングは乾式エッチング工程で遂行され、エッチング
されたシリコン窒化膜１０６の両側壁にポリマー１０７
が形成される条件で遂行される。ポリマー１０７はシリ
コン窒化膜１０６（ＳｉＯＮ）をＣＨＦ3を含むエッチ
ングガスを使用してエッチングすることにより形成され
る。
１０８をマスクとして使用してシリコン窒化膜１０６が
エッチングされる。この際、シリコン窒化膜１０６のエ
ッチングは乾式エッチング工程で遂行され、エッチング
されたシリコン窒化膜１０６の両側壁にポリマー１０７
が形成される条件で遂行される。ポリマー１０７はシリ
コン窒化膜１０６（ＳｉＯＮ）をＣＨＦ3を含むエッチ
ングガスを使用してエッチングすることにより形成され
る。
【００１４】ポリマー１０７の形成により、第１オープ
ニング１０８ａより相対的に小さい直径を有する第２オ
ープニング１０７ａが形成される。この際、ポリマー１
０７は又ポリマー１０７がよく付着されることに知られ
たフォトレジスト膜パターン１０８の第１オープニング
１０８ａの両側壁にも形成できる。
ニング１０８ａより相対的に小さい直径を有する第２オ
ープニング１０７ａが形成される。この際、ポリマー１
０７は又ポリマー１０７がよく付着されることに知られ
たフォトレジスト膜パターン１０８の第１オープニング
１０８ａの両側壁にも形成できる。
【００１５】ポリマー１０７及びフォトレジスト膜パタ
ーン１０８をマスクとして使用してポリシリコン膜１０
４が異方性エッチング工程で斜めにエッチングされる。
これにより、第３オープニング１０４ａが形成される。
ポリシリコン膜１０４の斜めエッチングはポリシリコ
ン膜をエッチングするためのエッチングガスの組成比を
変化させ、エッチング装備のＲＦパワー等を調節するこ
とにより可能である。第３オープニング１０４ａは、そ
の下部が第２オープニング１０７ａより相対的に小さい
直径を有するように形成される。
ーン１０８をマスクとして使用してポリシリコン膜１０
４が異方性エッチング工程で斜めにエッチングされる。
これにより、第３オープニング１０４ａが形成される。
ポリシリコン膜１０４の斜めエッチングはポリシリコ
ン膜をエッチングするためのエッチングガスの組成比を
変化させ、エッチング装備のＲＦパワー等を調節するこ
とにより可能である。第３オープニング１０４ａは、そ
の下部が第２オープニング１０７ａより相対的に小さい
直径を有するように形成される。
【００１６】最後に、ポリシリコン膜１０４及びフォト
レジスト膜パターン１０８をマスクとして使用して半導
体基板１００の一部即ち、ソース／ドレーン領域の一部
が露出される時まで層間絶縁膜１０２がエッチングされ
る。層間絶縁膜１０２は異方性エッチング工程で垂直に
エッチングされる。これにより、図５に示されたよう
に、第４オープニング１０２ａ即ち、セルトランジスタ
のソース／ドレーン領域とストレージノードとを電気的
に連結するためのコンタクトホール１０２ａが形成され
る。
レジスト膜パターン１０８をマスクとして使用して半導
体基板１００の一部即ち、ソース／ドレーン領域の一部
が露出される時まで層間絶縁膜１０２がエッチングされ
る。層間絶縁膜１０２は異方性エッチング工程で垂直に
エッチングされる。これにより、図５に示されたよう
に、第４オープニング１０２ａ即ち、セルトランジスタ
のソース／ドレーン領域とストレージノードとを電気的
に連結するためのコンタクトホール１０２ａが形成され
る。
【００１７】後続工程として、図６において、フォトレ
ジスト膜パターン１０８、ポリマー１０７、そしてシリ
コン窒化膜１０６が除去される。第４オープニング１０
２ａ及び第３オープニング１０４ａを完全に充填するよ
うにポリシリコン膜１０４上にストレージノード形成用
導電膜例えば、ポリシリコン膜が形成される。ストレー
ジノード形成用導電膜及びその下部のポリシリコン膜１
０４が同時にパターニング（patterning）されるように
エッチングされることにより、ストレージノード１１０
が形成される。
ジスト膜パターン１０８、ポリマー１０７、そしてシリ
コン窒化膜１０６が除去される。第４オープニング１０
２ａ及び第３オープニング１０４ａを完全に充填するよ
うにポリシリコン膜１０４上にストレージノード形成用
導電膜例えば、ポリシリコン膜が形成される。ストレー
ジノード形成用導電膜及びその下部のポリシリコン膜１
０４が同時にパターニング（patterning）されるように
エッチングされることにより、ストレージノード１１０
が形成される。
【００１８】このように、第３オープニング１０４ａ形
成のため使用されたポリシリコン膜１０４がストレージ
ノード１１０の一部として使用できる。本発明は、ＤＲ
ＡＭセルキャパシタの製造だけでなく、一般にコンタク
トホールの上部にランディングパッド（landing pad）
を製造する半導体工程に応用できる。
成のため使用されたポリシリコン膜１０４がストレージ
ノード１１０の一部として使用できる。本発明は、ＤＲ
ＡＭセルキャパシタの製造だけでなく、一般にコンタク
トホールの上部にランディングパッド（landing pad）
を製造する半導体工程に応用できる。
【００１９】
【発明の効果】前述したように、層間絶縁膜上にポリシ
リコン膜及びシリコン窒化膜を順次に形成した後、コン
タクト形成領域を定義してシリコン窒化膜をポリマー発
生条件でエッチングし、ポリシリコン膜を斜めにエッチ
ングすることにより、フォトレジスト膜パターンにより
定義されたオープニングより相対的に小さい直径のコン
タクトホールが形成でき、従ってコンタクトホールとコ
ンタクトノードとの間のオーバーラップマージンを増加
させ得る。
リコン膜及びシリコン窒化膜を順次に形成した後、コン
タクト形成領域を定義してシリコン窒化膜をポリマー発
生条件でエッチングし、ポリシリコン膜を斜めにエッチ
ングすることにより、フォトレジスト膜パターンにより
定義されたオープニングより相対的に小さい直径のコン
タクトホールが形成でき、従ってコンタクトホールとコ
ンタクトノードとの間のオーバーラップマージンを増加
させ得る。
【図１】 従来の半導体装置のコンタクト形成方法を工
程順で示した図である。
程順で示した図である。
【図２】 従来の半導体装置のコンタクト形成方法を工
程順で示した図である。
程順で示した図である。
【図３】 本発明の実施形態による半導体装置のコンタ
クト形成方法を工程順で示した図である。
クト形成方法を工程順で示した図である。
【図４】 本発明の実施形態による半導体装置のコンタ
クト形成方法を工程順で示した図である。
クト形成方法を工程順で示した図である。
【図５】 本発明の実施形態による半導体装置のコンタ
クト形成方法を工程順で示した図である。
クト形成方法を工程順で示した図である。
【図６】 本発明の実施形態による半導体装置のコンタ
クト形成方法を工程順で示した図である。
クト形成方法を工程順で示した図である。
２，１００ 半導体基板 ４，１０２ 層間絶縁膜 ４ａ コンタクトホール ６，１０８ フォトレジスト膜パターン １０２ａ 第４オープニング １０４ ポリシリコン膜 １０４ａ 第３オープニング １０６ シリコン窒化膜 １０７ａ 第２オープニング １０８ａ 第１オープニング １１０ ストレージノード
Claims (8)
- 【請求項１】 半導体基板上に絶縁層を形成する段階
と、 前記絶縁層上に絶縁層とエッチング選択比を有する第１
物質層及び第２物質層を順次に形成する段階と、 前記第２物質層上に第１オープニングを有するフォトレ
ジスト膜パターンを形成する段階と、 前記フォトレジスト膜パターンをマスクとして使用して
前記第１物質層が露出される時まで第２物質層をエッチ
ングし、エッチングされた第２物質層の両側壁にポリマ
ーを形成させて、これにより、前記第１オープニングよ
り相対的に小さい直径を有する第２オープニングを形成
する段階と、 前記ポリマー及びフォトレジスト膜パターンをマスクと
して使用して前記第１物質層を異方性エッチング工程で
斜めにエッチングして第３オープニングを形成し、その
下部が前記第２オープニングより相対的に小さい直径を
有するように形成する段階と、 前記第１物質層及びフォトレジスト膜パターンをマスク
として使用して前記半導体基板の一部が露出される時ま
で前記絶縁層を異方性エッチング工程で垂直にエッチン
グして第４オープニングを形成する段階とを含むことを
特徴とする半導体装置のコンタクト形成方法。 - 【請求項２】 前記第１物質層は導電膜であり、前記第
２物質層は、絶縁膜であることを特徴とする請求項１に
記載の半導体装置のコンタクト形成方法。 - 【請求項３】 前記第１物質層は、ポリシリコンとして
形成されることを特徴とする請求項１に記載の半導体装
置のコンタクト形成方法。 - 【請求項４】 前記第１物質層は、 約１００ｎｍ−３
００ｎｍ範囲内で形成されることを特徴とする請求項１
に記載の半導体装置のコンタクト形成方法。 - 【請求項５】 前記第２物質層は、シリコン窒化膜とし
て形成されることを特徴とする請求項１に記載の半導体
装置のコンタクト形成方法。 - 【請求項６】 前記シリコン窒化膜は、 ＳｉＯＮであ
ることを特徴とする請求項５に記載の半導体装置のコン
タクト形成方法。 - 【請求項７】 前記第２物質層は、約２０ｎｍ−１００
ｎｍ範囲内で形成されることを特徴とする請求項１に記
載の半導体装置のコンタクト形成方法。 - 【請求項８】 前記半導体装置のコンタクト形成方法
は、前記第４オープニング形成後、前記フォトレジスト
膜パターン、ポリマー、そして第２物質層を除去する段
階と、 前記第４オープニング及び第３オープニングを含む第１
物質層上に導電層を形成する段階と、 前記導電層及び第１物質層をパターニングして半導体基
板と電気的に接続されるコンタクトノードを形成する段
階とを付加的に含むことを特徴とする請求項１に記載の
半導体装置のコンタクト形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199811616 | 1998-04-02 | ||
| KR1019980011616A KR100280622B1 (ko) | 1998-04-02 | 1998-04-02 | 반도체 장치의 콘택 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330245A true JPH11330245A (ja) | 1999-11-30 |
| JP4046436B2 JP4046436B2 (ja) | 2008-02-13 |
Family
ID=19535752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09535199A Expired - Fee Related JP4046436B2 (ja) | 1998-04-02 | 1999-04-01 | 半導体装置のコンタクト形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6028001A (ja) |
| JP (1) | JP4046436B2 (ja) |
| KR (1) | KR100280622B1 (ja) |
| TW (1) | TW407339B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100444608B1 (ko) * | 2002-10-28 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| KR100473736B1 (ko) * | 2002-10-28 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
| KR100474508B1 (ko) * | 2002-11-07 | 2005-03-11 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| JP2005129932A (ja) * | 2003-10-21 | 2005-05-19 | Sharp Corp | 半導体デバイス製造方法および半導体デバイス |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100272510B1 (ko) * | 1997-12-30 | 2000-12-01 | 김영환 | 반도체 소자의 콘택홀 형성방법 |
| JPH11354499A (ja) * | 1998-04-07 | 1999-12-24 | Oki Electric Ind Co Ltd | コンタクトホール等の形成方法 |
| US6211071B1 (en) * | 1999-04-22 | 2001-04-03 | Advanced Micro Devices, Inc. | Optimized trench/via profile for damascene filling |
| KR20030015410A (ko) * | 2001-08-14 | 2003-02-25 | 동부전자 주식회사 | 플래시 메모리 셀의 플로팅 게이트 제조방법 |
| US6444574B1 (en) * | 2001-09-06 | 2002-09-03 | Powerchip Semiconductor Corp. | Method for forming stepped contact hole for semiconductor devices |
| KR100415088B1 (ko) * | 2001-10-15 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
| US6818464B2 (en) * | 2001-10-17 | 2004-11-16 | Hymite A/S | Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes |
| ITMI20020931A1 (it) * | 2002-05-02 | 2003-11-03 | St Microelectronics Srl | Metodo per fabbricare circuiti elettronici integrati su un substrato semiconduttore |
| KR100753122B1 (ko) * | 2002-06-29 | 2007-08-29 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
| KR100457046B1 (ko) | 2002-08-07 | 2004-11-10 | 삼성전자주식회사 | 반도체 장치의 제조에서 콘택 형성 방법 |
| US6716766B2 (en) * | 2002-08-22 | 2004-04-06 | Micron Technology, Inc. | Process variation resistant self aligned contact etch |
| KR100486660B1 (ko) * | 2002-09-05 | 2005-05-03 | 동부아남반도체 주식회사 | 반도체 소자의 연마 방법 |
| US7030008B2 (en) * | 2003-09-12 | 2006-04-18 | International Business Machines Corporation | Techniques for patterning features in semiconductor devices |
| US7265056B2 (en) * | 2004-01-09 | 2007-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming novel BARC open for precision critical dimension control |
| US7681306B2 (en) * | 2004-04-28 | 2010-03-23 | Hymite A/S | Method of forming an assembly to house one or more micro components |
| KR100615583B1 (ko) * | 2004-08-11 | 2006-08-25 | 삼성전자주식회사 | 노드 절연막 패턴에 구속된 상전이막 패턴을 갖는 피이.램의 형성방법들 |
| DE102004052611A1 (de) * | 2004-10-29 | 2006-05-04 | Infineon Technologies Ag | Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle |
| US7361588B2 (en) * | 2005-04-04 | 2008-04-22 | Advanced Micro Devices, Inc. | Etch process for CD reduction of arc material |
| CN100392822C (zh) * | 2005-06-21 | 2008-06-04 | 联华电子股份有限公司 | 限定多晶硅图案的方法 |
| US8642479B2 (en) * | 2011-07-14 | 2014-02-04 | Nanya Technology Corporation | Method for forming openings in semiconductor device |
| CN103400799B (zh) * | 2013-08-14 | 2016-03-30 | 上海华力微电子有限公司 | 接触孔的刻蚀方法 |
| US9934984B2 (en) | 2015-09-09 | 2018-04-03 | International Business Machines Corporation | Hydrofluorocarbon gas-assisted plasma etch for interconnect fabrication |
| CN108400085B (zh) | 2017-02-06 | 2019-11-19 | 联华电子股份有限公司 | 形成半导体元件图案的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950014945B1 (ko) * | 1992-12-02 | 1995-12-18 | 현대전자산업주식회사 | 반도체소자의 미세패턴 형성방법 |
| JP2882301B2 (ja) * | 1995-01-13 | 1999-04-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR0172255B1 (ko) * | 1995-03-04 | 1999-03-30 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| US5651857A (en) * | 1995-09-08 | 1997-07-29 | International Business Machines Corporation | Sidewall spacer using an overhang |
| US5612240A (en) * | 1996-06-13 | 1997-03-18 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for making electrical connections to self-aligned contacts that extends beyond the photo-lithographic resolution limit |
| US5719089A (en) * | 1996-06-21 | 1998-02-17 | Vanguard International Semiconductor Corporation | Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices |
| US5670401A (en) * | 1996-08-22 | 1997-09-23 | Vanguard International Semiconductor Corporation | Method for fabricating a deep submicron mosfet device using an in-situ polymer spacer to decrease device channel length |
| US5817579A (en) * | 1997-04-09 | 1998-10-06 | Vanguard International Semiconductor Corporation | Two step plasma etch method for forming self aligned contact |
-
1998
- 1998-04-02 KR KR1019980011616A patent/KR100280622B1/ko not_active IP Right Cessation
-
1999
- 1999-01-14 TW TW088100497A patent/TW407339B/zh not_active IP Right Cessation
- 1999-03-22 US US09/273,890 patent/US6028001A/en not_active Expired - Lifetime
- 1999-04-01 JP JP09535199A patent/JP4046436B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100444608B1 (ko) * | 2002-10-28 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| KR100473736B1 (ko) * | 2002-10-28 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
| KR100474508B1 (ko) * | 2002-11-07 | 2005-03-11 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| JP2005129932A (ja) * | 2003-10-21 | 2005-05-19 | Sharp Corp | 半導体デバイス製造方法および半導体デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100280622B1 (ko) | 2001-03-02 |
| JP4046436B2 (ja) | 2008-02-13 |
| US6028001A (en) | 2000-02-22 |
| KR19990079160A (ko) | 1999-11-05 |
| TW407339B (en) | 2000-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4046436B2 (ja) | 半導体装置のコンタクト形成方法 | |
| KR100359780B1 (ko) | 반도체 소자의 제조방법 | |
| JPH11330404A (ja) | Ｄｒａｍセルキャパシタの製造方法 | |
| JP2001217200A (ja) | 半導体装置の製造方法 | |
| JPH05347389A (ja) | 半導体記憶装置の製造方法 | |
| JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JP2765133B2 (ja) | 半導体装置の製造方法 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| JPH09331043A (ja) | 半導体記憶装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| KR100390458B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100548594B1 (ko) | 디램의 커패시터 노드 형성방법 | |
| JP3532352B2 (ja) | 半導体装置の製造方法 | |
| KR100612554B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100780616B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100329750B1 (ko) | 반도체소자제조방법 | |
| JP2694777B2 (ja) | 半導体装置の製造方法 | |
| JPH0481323B2 (ja) | ||
| KR100419748B1 (ko) | 반도체소자의제조방법 | |
| KR100313517B1 (ko) | 반도체 메모리의 플러그 제조방법 | |
| KR100281269B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JPH0766288A (ja) | 半導体装置およびその製造方法 | |
| JPH05198571A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4046436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |