JP2828089B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2828089B2 JP2828089B2 JP9086559A JP8655997A JP2828089B2 JP 2828089 B2 JP2828089 B2 JP 2828089B2 JP 9086559 A JP9086559 A JP 9086559A JP 8655997 A JP8655997 A JP 8655997A JP 2828089 B2 JP2828089 B2 JP 2828089B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- gate electrode
- gate electrodes
- impurity layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は絶縁ゲート型トラン
ジスタを有する半導体装置の製造方法に関する。特に、
基板と導電膜とのコンタクト構造を有する半導体装置の
製造方法に関するものである。 【０００２】〔発明の概要〕 本発明は、絶縁ゲート型トランジスタを有する半導体装
置の製造方法において、第一のゲート電極と第二のゲー
ト電極間にコンタクトホールを形成し、このコンタクト
ホールを通して半導体基板と導電膜を接続する場合、第
一のゲート電極および第二のゲート電極上に第一の絶縁
膜を形成し、その上に第二の絶縁膜を形成することによ
り、マスク合わせ工程でのコンタクトホールとゲート電
極との間の合わせずれが生じても、コンタクトホールに
接続された導電膜とゲート電極との間の短絡を防ぐこと
ができるようにしたものである。 【０００３】 【従来の技術】従来の半導体装置の製造方法を図２を用
いて説明する。図２（ａ）において、第一の導電型の半
導体基板上に絶縁膜３を形成し、つづいて化学的気相成
長法を用いて多結晶シリコン層を形成し、写真触刻法に
より不要部分を除去して、多結晶シリコンによるゲート
電極１，２を形成する。次にこのゲート電極をマスクと
して第２導電型の不純物をイオン注入した後アニールす
ることにより、第２導電型の不純物層４を形成する。次
に図２（ｂ）のように第一のシリコン酸化膜７を形成し
た後、図２（ｃ）のように写真触刻法によりコンタクト
ホール８を形成する。その後金属電極９を形成する。 【０００４】 【発明が解決しようとする課題】しかし前述の従来技術
では、ゲート電極１，２を形成するマスクと、コンタク
トホール７を形成するマスクのマスクずれが生じた場
合、ゲート電極１又はゲート電極２と金属電極９が短絡
してしまうため、ゲート電極１とコンタクトホール８お
よびコンタクトホール８とゲート電極２との間に十分余
裕をとる必要があり、微細化しにくい問題があった。そ
こで本発明はこのような問題点を解決するもので、その
目的とするところは、ゲート電極１とコンタクトホール
８、およびコンタクトホール８とゲート電極２との間に
十分余裕をとらなくとも、ゲート電極１またはゲート電
極２と金属電極９が短絡しない半導体装置を提供すると
ころにある。 【０００５】 【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に第１絶縁膜を形成する工程、
前記第１絶縁膜上に、互いに離間して設置され、かつ各
々が上部に第２絶縁膜を有する第１ゲート電極および第
２ゲート電極を形成する工程、前記第１および前記第２
ゲート電極をマスクとして前記半導体基板中に不純物層
を形成する工程、前記第１および前記第２ゲート電極上
及び前記不純物層上に第３絶縁膜を形成する工程、少な
くとも前記第２絶縁膜上及び少なくとも１つの前記不純
物層上には前記第３絶縁膜が残るように前記第１および
前記第２ゲート電極間の前記不純物層上の前記第３絶縁
膜を除去することにより、前記第１および前記第２ゲー
ト電極間上の前記不純物層上にコンタクトホールを形成
するとともに前記第１および前記第２のゲート電極が対
向する前記第１および前記第２ゲート電極の側面にサイ
ドウォールを形成する工程、前記第３絶縁膜および前記
サイドウォール上に延在し、前記第１および前記第２ゲ
ート電極間の前記不純物層と接続する導電膜を形成する
工程、を有することを特徴とする。 【０００６】 【発明の実施の形態】図１（ａ）〜（Ｃ）は本発明の実
施例を示す図である。 【０００７】以下図を参照しながら詳細に説明する。図
１（ａ）において、第一の導電型の半導体基板５の表面
上に第一の絶縁膜３を形成し、つづいて第一の導電膜た
とえば多結晶シリコン膜を形成し、次に第二の絶縁膜た
とえばシリコン酸化膜を形成する。次に写真触刻法によ
り、不要なシリコン酸化膜および多結晶シリコン膜を除
去して、シリコン酸化膜６と多結晶シリコン１，２から
なるゲート電極を形成する。この時、フォトレジストを
マスクとして第二の絶縁膜をエッチングし、この後フォ
トレジストを除去してから第二の絶縁膜をマスクとして
第一の導電膜をエッチングしてもよい。次にこのゲート
電極をマスクとして第二導電型の不純物をイオン注入し
た後、アニールすることにより第二導電型の不純物層４
を形成する。次に図１（ｂ）のように第三の絶縁膜たと
えばシリコン酸化膜７を形成後、少なくとも前記シリコ
ン酸化膜６上の表面には前記シリコン酸化膜７が残るよ
うに、写真触刻法を用いて前記シリコン酸化膜７及び第
一の絶縁膜３の一部を除去しコンタクトホール８を形成
する。この場合ゲート電極１またはゲート電極２の側面
にはシリコン酸化膜７によるサイドウォール１０が形成
される。次に第二の導電膜たとえば金属電極９を形成す
る。 【０００８】 【発明の効果】以上述べたように、本発明の半導体装置
の製造方法によれば、マスクの合わせずれにより、ゲー
ト電極とコンタクトホールが接近しても、ゲート電極上
は第２の絶縁膜および第３の絶縁膜によって、またゲー
ト電極側面はサイドウォールによって絶縁が保たれるた
め、ゲート電極と導電膜の短絡を防止でき、半導体装置
の微細化を図れる。また、第３絶縁膜はある不純物層上
では層間絶縁膜の機能を有するように形成されるので、
第１及び第２ゲート電極間の不純物層上のみを導電膜と
接続させることが可能となる。
ジスタを有する半導体装置の製造方法に関する。特に、
基板と導電膜とのコンタクト構造を有する半導体装置の
製造方法に関するものである。 【０００２】〔発明の概要〕 本発明は、絶縁ゲート型トランジスタを有する半導体装
置の製造方法において、第一のゲート電極と第二のゲー
ト電極間にコンタクトホールを形成し、このコンタクト
ホールを通して半導体基板と導電膜を接続する場合、第
一のゲート電極および第二のゲート電極上に第一の絶縁
膜を形成し、その上に第二の絶縁膜を形成することによ
り、マスク合わせ工程でのコンタクトホールとゲート電
極との間の合わせずれが生じても、コンタクトホールに
接続された導電膜とゲート電極との間の短絡を防ぐこと
ができるようにしたものである。 【０００３】 【従来の技術】従来の半導体装置の製造方法を図２を用
いて説明する。図２（ａ）において、第一の導電型の半
導体基板上に絶縁膜３を形成し、つづいて化学的気相成
長法を用いて多結晶シリコン層を形成し、写真触刻法に
より不要部分を除去して、多結晶シリコンによるゲート
電極１，２を形成する。次にこのゲート電極をマスクと
して第２導電型の不純物をイオン注入した後アニールす
ることにより、第２導電型の不純物層４を形成する。次
に図２（ｂ）のように第一のシリコン酸化膜７を形成し
た後、図２（ｃ）のように写真触刻法によりコンタクト
ホール８を形成する。その後金属電極９を形成する。 【０００４】 【発明が解決しようとする課題】しかし前述の従来技術
では、ゲート電極１，２を形成するマスクと、コンタク
トホール７を形成するマスクのマスクずれが生じた場
合、ゲート電極１又はゲート電極２と金属電極９が短絡
してしまうため、ゲート電極１とコンタクトホール８お
よびコンタクトホール８とゲート電極２との間に十分余
裕をとる必要があり、微細化しにくい問題があった。そ
こで本発明はこのような問題点を解決するもので、その
目的とするところは、ゲート電極１とコンタクトホール
８、およびコンタクトホール８とゲート電極２との間に
十分余裕をとらなくとも、ゲート電極１またはゲート電
極２と金属電極９が短絡しない半導体装置を提供すると
ころにある。 【０００５】 【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に第１絶縁膜を形成する工程、
前記第１絶縁膜上に、互いに離間して設置され、かつ各
々が上部に第２絶縁膜を有する第１ゲート電極および第
２ゲート電極を形成する工程、前記第１および前記第２
ゲート電極をマスクとして前記半導体基板中に不純物層
を形成する工程、前記第１および前記第２ゲート電極上
及び前記不純物層上に第３絶縁膜を形成する工程、少な
くとも前記第２絶縁膜上及び少なくとも１つの前記不純
物層上には前記第３絶縁膜が残るように前記第１および
前記第２ゲート電極間の前記不純物層上の前記第３絶縁
膜を除去することにより、前記第１および前記第２ゲー
ト電極間上の前記不純物層上にコンタクトホールを形成
するとともに前記第１および前記第２のゲート電極が対
向する前記第１および前記第２ゲート電極の側面にサイ
ドウォールを形成する工程、前記第３絶縁膜および前記
サイドウォール上に延在し、前記第１および前記第２ゲ
ート電極間の前記不純物層と接続する導電膜を形成する
工程、を有することを特徴とする。 【０００６】 【発明の実施の形態】図１（ａ）〜（Ｃ）は本発明の実
施例を示す図である。 【０００７】以下図を参照しながら詳細に説明する。図
１（ａ）において、第一の導電型の半導体基板５の表面
上に第一の絶縁膜３を形成し、つづいて第一の導電膜た
とえば多結晶シリコン膜を形成し、次に第二の絶縁膜た
とえばシリコン酸化膜を形成する。次に写真触刻法によ
り、不要なシリコン酸化膜および多結晶シリコン膜を除
去して、シリコン酸化膜６と多結晶シリコン１，２から
なるゲート電極を形成する。この時、フォトレジストを
マスクとして第二の絶縁膜をエッチングし、この後フォ
トレジストを除去してから第二の絶縁膜をマスクとして
第一の導電膜をエッチングしてもよい。次にこのゲート
電極をマスクとして第二導電型の不純物をイオン注入し
た後、アニールすることにより第二導電型の不純物層４
を形成する。次に図１（ｂ）のように第三の絶縁膜たと
えばシリコン酸化膜７を形成後、少なくとも前記シリコ
ン酸化膜６上の表面には前記シリコン酸化膜７が残るよ
うに、写真触刻法を用いて前記シリコン酸化膜７及び第
一の絶縁膜３の一部を除去しコンタクトホール８を形成
する。この場合ゲート電極１またはゲート電極２の側面
にはシリコン酸化膜７によるサイドウォール１０が形成
される。次に第二の導電膜たとえば金属電極９を形成す
る。 【０００８】 【発明の効果】以上述べたように、本発明の半導体装置
の製造方法によれば、マスクの合わせずれにより、ゲー
ト電極とコンタクトホールが接近しても、ゲート電極上
は第２の絶縁膜および第３の絶縁膜によって、またゲー
ト電極側面はサイドウォールによって絶縁が保たれるた
め、ゲート電極と導電膜の短絡を防止でき、半導体装置
の微細化を図れる。また、第３絶縁膜はある不純物層上
では層間絶縁膜の機能を有するように形成されるので、
第１及び第２ゲート電極間の不純物層上のみを導電膜と
接続させることが可能となる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の半導体装置の製造方
法の一実施例を示す主要断面図。 【図２】（ａ）〜（ｄ）は従来の半導体装置の製造方法
を示す主要断面図。 【符号の説明】 １・・・多結晶シリコンゲート ３・・・絶縁膜 ４・・・第２導電型の不純物層 ５・・・第１導電型の半導体基板 ６，７・・・シリコン酸化膜 ８・・・コンタクトホール ９・・・金属電極 １０・・・サイドウオール
法の一実施例を示す主要断面図。 【図２】（ａ）〜（ｄ）は従来の半導体装置の製造方法
を示す主要断面図。 【符号の説明】 １・・・多結晶シリコンゲート ３・・・絶縁膜 ４・・・第２導電型の不純物層 ５・・・第１導電型の半導体基板 ６，７・・・シリコン酸化膜 ８・・・コンタクトホール ９・・・金属電極 １０・・・サイドウオール
Claims (1)
- (57)【特許請求の範囲】 １．半導体基板上に第１絶縁膜を形成する工程、 前記第１絶縁膜上に、互いに離間して設置され、かつ各
々が上部に第２絶縁膜を有する第１ゲート電極および第
２ゲート電極を形成する工程、 前記第１および前記第２ゲート電極をマスクとして前記
半導体基板中に不純物層を形成する工程、 前記第１および前記第２ゲート電極上及び前記不純物層
上に第３絶縁膜を形成する工程、 少なくとも前記第２絶縁膜上及び少なくとも１つの前記
不純物層上には前記第３絶縁膜が残るように前記第１お
よび前記第２ゲート電極間の前記不純物層上の前記第３
絶縁膜を除去することにより、前記第１および前記第２
ゲート電極間上の前記不純物層上にコンタクトホールを
形成するとともに前記第１および前記第２のゲート電極
が対向する前記第１および前記第２ゲート電極の側面に
サイドウォールを形成する工程、 前記第３絶縁膜および前記サイドウォール上に延在し、
前記第１および前記第２ゲート電極間の前記不純物層と
接続する導電膜を形成する工程、 を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9086559A JP2828089B2 (ja) | 1997-04-04 | 1997-04-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9086559A JP2828089B2 (ja) | 1997-04-04 | 1997-04-04 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60181354A Division JPH0831599B2 (ja) | 1985-08-19 | 1985-08-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032252A JPH1032252A (ja) | 1998-02-03 |
| JP2828089B2 true JP2828089B2 (ja) | 1998-11-25 |
Family
ID=13890381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9086559A Expired - Lifetime JP2828089B2 (ja) | 1997-04-04 | 1997-04-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2828089B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115859A (ja) * | 1981-12-28 | 1983-07-09 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1997
- 1997-04-04 JP JP9086559A patent/JP2828089B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1032252A (ja) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09134956A (ja) | 半導体装置の製造方法 | |
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| KR920004541B1 (ko) | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 | |
| KR100224720B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| JP2944903B2 (ja) | 電界効果型トランジスタの製造方法 | |
| US6093627A (en) | Self-aligned contact process using silicon spacers | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JP2616706B2 (ja) | 半導体装置およびその製造方法 | |
| JP2624948B2 (ja) | Ｍｏｓ−ｆｅｔ製造方法 | |
| JPH09213949A (ja) | 半導体装置の製造方法 | |
| KR920007824B1 (ko) | 반도체 소자의 접속장치 | |
| JPH11214678A (ja) | 半導体装置およびその製造方法 | |
| KR100480577B1 (ko) | 버티드콘택을갖는반도체장치및그제조방법 | |
| KR960016236B1 (ko) | 반도체 장치의 자기 정렬형 콘택 제조방법 | |
| JP2822795B2 (ja) | 半導体装置の製造方法 | |
| JP3235091B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| KR100280528B1 (ko) | 반도체 장치의 내부배선 형성방법 | |
| KR0139576B1 (ko) | 반도체 소자 제조방법 | |
| JP3239422B2 (ja) | 接続構造の形成方法及び該接続構造の形成方法を用いた電子材料の形成方法 | |
| JPH11340457A (ja) | 半導体装置及びその製造方法 | |
| JPH10242275A (ja) | 半導体装置の製造方法 | |
| JPH0831599B2 (ja) | 半導体装置 | |
| JPH11354787A (ja) | 半導体装置の製造方法 | |
| JPH1117165A (ja) | 半導体装置の積層ゲート構造 | |
| JPH09306866A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980818 |
|
| EXPY | Cancellation because of completion of term |