JP2874070B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2874070B2 JP2874070B2 JP31207191A JP31207191A JP2874070B2 JP 2874070 B2 JP2874070 B2 JP 2874070B2 JP 31207191 A JP31207191 A JP 31207191A JP 31207191 A JP31207191 A JP 31207191A JP 2874070 B2 JP2874070 B2 JP 2874070B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- silicon nitride
- nitride film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、微細なパターンを有
し、高集積な素子の配置を可能とする半導体装置の製造
方法に関する。
し、高集積な素子の配置を可能とする半導体装置の製造
方法に関する。
【０００２】
【従来の技術】たとえば１６ＭＤＲＡＭに代表されるよ
うに半導体素子の集積度を上げるためにその微細化が進
んでいる。素子自身の専有面積は電気特性より決まる各
層の必要寸法とホトリソグラフィー技術上の解像度およ
び重ね合せ精度によって律速されている。この中で特に
重ね合せに対する余裕分は相当量を必要とする必要悪で
ある。
うに半導体素子の集積度を上げるためにその微細化が進
んでいる。素子自身の専有面積は電気特性より決まる各
層の必要寸法とホトリソグラフィー技術上の解像度およ
び重ね合せ精度によって律速されている。この中で特に
重ね合せに対する余裕分は相当量を必要とする必要悪で
ある。
【０００３】ところでＤＲＡＭをはじめとする多くのデ
バイスの製造工程において穴の底面のポリシリコンの一
部を除去し、その下の基板や導電膜と上部の配線層との
接続を行う工程が必要である。図２に従来法によってこ
のような穴の底面のポリシリコン層に開口する場合の工
程を示す。図において１はシリコン基板、２Ａは薄い酸
化膜、２Ｂはシリコン窒化膜、３はＢＰＳＧ（Borondop
ed Phospho-SillicateGlass）膜、４はポリシリコン
膜、５はホトレジスト膜である。この場合、図２（ａ）
に示すように、ホトレジスト膜５によって開口部のパタ
ーンを形成してから下のポリシリコン膜４をエッチング
することになる。この方法によればホトレジスト膜５の
開口パターンと穴の側壁の間にアライメントに対する余
裕が必要となる。この量は現在のステッパーを用いると
約０．２μｍ程度となる。
バイスの製造工程において穴の底面のポリシリコンの一
部を除去し、その下の基板や導電膜と上部の配線層との
接続を行う工程が必要である。図２に従来法によってこ
のような穴の底面のポリシリコン層に開口する場合の工
程を示す。図において１はシリコン基板、２Ａは薄い酸
化膜、２Ｂはシリコン窒化膜、３はＢＰＳＧ（Borondop
ed Phospho-SillicateGlass）膜、４はポリシリコン
膜、５はホトレジスト膜である。この場合、図２（ａ）
に示すように、ホトレジスト膜５によって開口部のパタ
ーンを形成してから下のポリシリコン膜４をエッチング
することになる。この方法によればホトレジスト膜５の
開口パターンと穴の側壁の間にアライメントに対する余
裕が必要となる。この量は現在のステッパーを用いると
約０．２μｍ程度となる。
【０００４】
【発明が解決しようとする課題】このような従来の構成
では、１６ＭＤＲＡＭをはじめとする微細なデバイスの
集積度を向上する上で、前述のアライメント余裕は極め
て大きな妨げとなる。
では、１６ＭＤＲＡＭをはじめとする微細なデバイスの
集積度を向上する上で、前述のアライメント余裕は極め
て大きな妨げとなる。
【０００５】本発明は、このような従来の課題を解決す
るもので、アライメント余裕分を全く必要としないポリ
シリコン膜の底面の自己整合的な開口方法による半導体
装置の製造方法を提供することを目的とするものであ
る。
るもので、アライメント余裕分を全く必要としないポリ
シリコン膜の底面の自己整合的な開口方法による半導体
装置の製造方法を提供することを目的とするものであ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、半導体基板表面のＢＰＳＧ膜等の膜の所定
部に形成された穴部を含む領域にポリシリコン膜を形成
する工程と、穴部内のみに少なくともその穴部底面が覆
われるようにシリコン窒化膜を形成する工程と、そのシ
リコン窒化膜に覆われていない部分のポリシリコン膜表
面に熱酸化によるシリコン酸化膜を形成する工程と、シ
リコン窒化膜を除去する工程と、熱酸化によるシリコン
酸化膜をマスクにして穴部底面のポリシリコン膜をエッ
チングすることによって穴部側面に対して自己整合的に
開口する工程とを有する構成よりなる。
に本発明は、半導体基板表面のＢＰＳＧ膜等の膜の所定
部に形成された穴部を含む領域にポリシリコン膜を形成
する工程と、穴部内のみに少なくともその穴部底面が覆
われるようにシリコン窒化膜を形成する工程と、そのシ
リコン窒化膜に覆われていない部分のポリシリコン膜表
面に熱酸化によるシリコン酸化膜を形成する工程と、シ
リコン窒化膜を除去する工程と、熱酸化によるシリコン
酸化膜をマスクにして穴部底面のポリシリコン膜をエッ
チングすることによって穴部側面に対して自己整合的に
開口する工程とを有する構成よりなる。
【０００７】
【作用】本発明によれば、穴の底面のポリシリコン膜を
底面全面開口できるため、穴の側面とポリシリコン膜開
口部の重ね合せ余裕が不要となり、素子の専有面積の低
減となる。
底面全面開口できるため、穴の側面とポリシリコン膜開
口部の重ね合せ余裕が不要となり、素子の専有面積の低
減となる。
【０００８】
【実施例】以下に本発明の一実施例を図１を参照して説
明する。図１は本発明の半導体装置の製造方法における
穴の底面部分のポリシリコン膜を開口する工程断面図で
ある。
明する。図１は本発明の半導体装置の製造方法における
穴の底面部分のポリシリコン膜を開口する工程断面図で
ある。
【０００９】従来例と同様に図１（ａ）に示すようにシ
リコン基板１上に２０ｎｍの酸化膜２Ａを形成した後、
４０ｎｍのシリコン窒化膜２Ｂを減圧ＣＶＤ法によって
形成した。この後厚さ８００ｎｍのＢＰＳＧ膜３を常圧
ＣＶＤ法によって形成した。この時ＢＰＳＧ膜中のボロ
ン濃度は３ｗｔ％、リン濃度は６ｗｔ％とした。その後
窒素中で９００℃３０分の熱処理を行った後、直径が
１．６μｍの穴をレジストをマスクにしたドライエッチ
ングによって形成した。次にその上に減圧ＣＶＤ法によ
って厚さ３００ｎｍのポリシリコン膜４を堆積した。こ
のポリシリコン膜４はリンを含み、シート抵抗は２０Ω
／□である。
リコン基板１上に２０ｎｍの酸化膜２Ａを形成した後、
４０ｎｍのシリコン窒化膜２Ｂを減圧ＣＶＤ法によって
形成した。この後厚さ８００ｎｍのＢＰＳＧ膜３を常圧
ＣＶＤ法によって形成した。この時ＢＰＳＧ膜中のボロ
ン濃度は３ｗｔ％、リン濃度は６ｗｔ％とした。その後
窒素中で９００℃３０分の熱処理を行った後、直径が
１．６μｍの穴をレジストをマスクにしたドライエッチ
ングによって形成した。次にその上に減圧ＣＶＤ法によ
って厚さ３００ｎｍのポリシリコン膜４を堆積した。こ
のポリシリコン膜４はリンを含み、シート抵抗は２０Ω
／□である。
【００１０】この後本発明の特徴とする工程に入る。す
なわちポリシリコン膜４を酸素中で９００℃１５分の酸
化し２０ｎｍの薄いシリコン酸化膜１１を形成した後、
プラズマＣＶＤ法によりシリコン窒化膜１２を１μｍ厚
に形成した。この時穴は完全に窒化膜で埋った状態とな
った。次にＣＨＦ3ガスによるドライエッチによって穴
の中にのみシリコン窒化膜１２を残す条件でエッチバッ
クを行った。このドライエッチ後の状態が図１（ａ）で
ある。次に水蒸気雰囲気中で９００℃３０分の熱酸化を
行い、シリコン窒化膜１２で覆われていない部分のポリ
シリコン膜４上に約２００ｎｍのシリコン酸化膜１３を
図１（ｂ）のように形成した。次にシリコン窒化膜１２
を１５０℃のリン酸で除去し、さらにその下の薄いシリ
コン酸化膜１１をフッ酸とフッ化アンモニウムの混合溶
液で除去した後、ＨＢｒガスと酸素の混合気体を用いた
ドライエッチによってシリコン酸化膜１３をマスクに穴
の底面部分のポリシリコン膜４を除去した。この時の断
面形状を図１（ｃ）に示す。ポリシリコン膜の開口部は
穴の側面に対して自己整合的に開口された。
なわちポリシリコン膜４を酸素中で９００℃１５分の酸
化し２０ｎｍの薄いシリコン酸化膜１１を形成した後、
プラズマＣＶＤ法によりシリコン窒化膜１２を１μｍ厚
に形成した。この時穴は完全に窒化膜で埋った状態とな
った。次にＣＨＦ3ガスによるドライエッチによって穴
の中にのみシリコン窒化膜１２を残す条件でエッチバッ
クを行った。このドライエッチ後の状態が図１（ａ）で
ある。次に水蒸気雰囲気中で９００℃３０分の熱酸化を
行い、シリコン窒化膜１２で覆われていない部分のポリ
シリコン膜４上に約２００ｎｍのシリコン酸化膜１３を
図１（ｂ）のように形成した。次にシリコン窒化膜１２
を１５０℃のリン酸で除去し、さらにその下の薄いシリ
コン酸化膜１１をフッ酸とフッ化アンモニウムの混合溶
液で除去した後、ＨＢｒガスと酸素の混合気体を用いた
ドライエッチによってシリコン酸化膜１３をマスクに穴
の底面部分のポリシリコン膜４を除去した。この時の断
面形状を図１（ｃ）に示す。ポリシリコン膜の開口部は
穴の側面に対して自己整合的に開口された。
【００１１】たとえば前記開口部のさらに内側にシリコ
ン基板１と上層の配線層とのコンタクトホールを形成す
る必要がある場合、このコンタクトホールを直径０．６
μｍとする本方法を用いた場合、ＢＰＳＧ膜の開口部は
重ね合せ余裕を片側０．２μｍとすると１．６μｍ
（０．６μｍ開口＋２×０．３μｍポリシリコン膜厚＋
２×０．２μｍアライメント余裕）となる。従来のよう
に底面にホトレジストを用いてポリシリコン膜に開口部
を作る場合はＢＰＳＧ膜の開口部の直径は最低２．０μ
ｍ必要である。本発明によって大幅な専有面積の低減が
可能となった。
ン基板１と上層の配線層とのコンタクトホールを形成す
る必要がある場合、このコンタクトホールを直径０．６
μｍとする本方法を用いた場合、ＢＰＳＧ膜の開口部は
重ね合せ余裕を片側０．２μｍとすると１．６μｍ
（０．６μｍ開口＋２×０．３μｍポリシリコン膜厚＋
２×０．２μｍアライメント余裕）となる。従来のよう
に底面にホトレジストを用いてポリシリコン膜に開口部
を作る場合はＢＰＳＧ膜の開口部の直径は最低２．０μ
ｍ必要である。本発明によって大幅な専有面積の低減が
可能となった。
【００１２】
【発明の効果】以上の実施例から明らかなように本発明
は、穴部を含む領域に形成されたポリシリコン膜に開口
を行う場合穴部底のポリシリコン膜を自己整合的に除去
する構成によるので、穴の側面とポリシリコン膜開口部
の重ね合せ余裕を必要とせず、最も広い開口面積を得る
ことができ、開口部専有面積の低減による集積度の向上
を図った半導体装置を提供できる。
は、穴部を含む領域に形成されたポリシリコン膜に開口
を行う場合穴部底のポリシリコン膜を自己整合的に除去
する構成によるので、穴の側面とポリシリコン膜開口部
の重ね合せ余裕を必要とせず、最も広い開口面積を得る
ことができ、開口部専有面積の低減による集積度の向上
を図った半導体装置を提供できる。
【図１】本発明の一実施例による半導体装置の製造方法
を説明するための工程断面図
を説明するための工程断面図
【図２】従来の半導体装置の製造方法を説明するための
工程断面図
工程断面図
１ シリコン基板（半導体基板） ２Ａ 酸化膜 ２Ｂ シリコン窒化膜 ３ ＢＰＳＧ膜 ４ ポリシリコン膜 １１ シリコン酸化膜 １２ シリコン窒化膜 １３ シリコン酸化膜
Claims (2)
- 【請求項１】半導体基板表面のＢＰＳＧ膜等の膜の所定
部に形成された穴部を含む領域にポリシリコン膜を形成
する工程と前記穴部内のみに少なくともその穴部底面が
覆われるようにシリコン窒化膜を形成する工程と、その
シリコン窒化膜に覆われていない部分の前記ポリシリコ
ン膜表面に熱酸化によるシリコン酸化膜を形成する工程
と、前記シリコン窒化膜を除去する工程と、前記熱酸化
によるシリコン酸化膜をマスクにして穴部底面のポリシ
リコン膜をエッチングすることによって穴部側面に対し
て自己整合的に開口する工程とを少なくとも有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】穴部内のみに少なくともその穴部底面が覆
われるようにシリコン窒化膜を形成する工程に代えて、
穴部内を含む全面にシリコン窒化膜を形成し、エッチバ
ックすることによって穴部内のみにシリコン窒化膜を形
成する工程としたことを特徴とする請求項１記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31207191A JP2874070B2 (ja) | 1991-11-27 | 1991-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31207191A JP2874070B2 (ja) | 1991-11-27 | 1991-11-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152241A JPH05152241A (ja) | 1993-06-18 |
| JP2874070B2 true JP2874070B2 (ja) | 1999-03-24 |
Family
ID=18024884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31207191A Expired - Fee Related JP2874070B2 (ja) | 1991-11-27 | 1991-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874070B2 (ja) |
-
1991
- 1991-11-27 JP JP31207191A patent/JP2874070B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05152241A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3457236B2 (ja) | 深いトレンチキャパシター蓄積電極の製造方法 | |
| EP0107416B1 (en) | Method of producing semiconductor device | |
| JPH10135331A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2874070B2 (ja) | 半導体装置の製造方法 | |
| JPS6040701B2 (ja) | 多結晶シリコン層を有する半導体装置の製法 | |
| JP2874071B2 (ja) | 半導体装置の製造方法 | |
| JP2000091530A (ja) | 半導体装置及びその製造方法 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100475032B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP3121777B2 (ja) | 半導体装置の製造方法 | |
| JP3318637B2 (ja) | コンタクト構造およびその製造方法 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| JPH11145305A (ja) | 半導体装置の製造方法 | |
| JPH0620138B2 (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JPH0917779A (ja) | 半導体装置の素子分離用酸化膜形成方法 | |
| JPH08330252A (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| KR0135837B1 (ko) | 콘택홀의 공정 여유도를 개선한 반도체장치의 제조방법 | |
| JPH06302540A (ja) | 半導体装置におけるコンタクト部形成方法 | |
| JPH05206056A (ja) | 半導体装置の製造方法 | |
| JPH061785B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| KR19980015773A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JP2000228503A (ja) | 半導体装置の製造方法 | |
| JPH06177259A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |