JP2868230B2 - スイッチングレギュレータ - Google Patents
スイッチングレギュレータInfo
- Publication number
- JP2868230B2 JP2868230B2 JP20070289A JP20070289A JP2868230B2 JP 2868230 B2 JP2868230 B2 JP 2868230B2 JP 20070289 A JP20070289 A JP 20070289A JP 20070289 A JP20070289 A JP 20070289A JP 2868230 B2 JP2868230 B2 JP 2868230B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- rectifier
- winding
- primary winding
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイッチングレギュレータに関し、特に全波
整流回路の交流入力電流の流れる時間を広げることによ
り、交流入力の力率を改善し脈流の広い範囲に渡って安
定したスイッチング動作を行い出力電圧を設定値を制御
する回路に関するものである。
整流回路の交流入力電流の流れる時間を広げることによ
り、交流入力の力率を改善し脈流の広い範囲に渡って安
定したスイッチング動作を行い出力電圧を設定値を制御
する回路に関するものである。
従来、この種のスイッチングレギュレータの直流電源
に用いられる、ダイオードブリッジを用いた全波整流回
路において、一般的な回路とし平滑コンデンサインプッ
ト形のものがあるが、整流した直流電圧のリップル値を
小さくするために平滑用コンデンサの容量をかなり大き
くする必要がある。そのために整流電流のピーク値が大
きくなり、力率が低下するとともに充電電流により平滑
用コンデンサが内部損失で発熱し、寿命の低下を招く。
また、入力電力が大きく高調波発生等の悪影響も無視で
きないために、システムの安定性が低下し、高容量のノ
イズフィルタ回路,入力保護用のフューズやブレーカ等
が必要になる。
に用いられる、ダイオードブリッジを用いた全波整流回
路において、一般的な回路とし平滑コンデンサインプッ
ト形のものがあるが、整流した直流電圧のリップル値を
小さくするために平滑用コンデンサの容量をかなり大き
くする必要がある。そのために整流電流のピーク値が大
きくなり、力率が低下するとともに充電電流により平滑
用コンデンサが内部損失で発熱し、寿命の低下を招く。
また、入力電力が大きく高調波発生等の悪影響も無視で
きないために、システムの安定性が低下し、高容量のノ
イズフィルタ回路,入力保護用のフューズやブレーカ等
が必要になる。
この種の難点を改善する整流平滑回路が、特開昭63−
107457号公報に提案されている。この整流平滑回路で
は、交流入力を全波整流するダイオードブリッジの出力
端に、平滑用コンデンサがインピーダンス素子を介して
接続されかつインピーダンス素子に並列にダイオードが
接続されているため、平滑用コンデンサの充電時は充電
電流がインピーダンス素子を通して平滑用コンデンサに
流れるのでピーク値を押えられ、放電時はインピーダン
スに並列に接続されたダイオードによりインピーダンス
素子をバイパスするのでインピーダンス素子による電力
損失が防止される。
107457号公報に提案されている。この整流平滑回路で
は、交流入力を全波整流するダイオードブリッジの出力
端に、平滑用コンデンサがインピーダンス素子を介して
接続されかつインピーダンス素子に並列にダイオードが
接続されているため、平滑用コンデンサの充電時は充電
電流がインピーダンス素子を通して平滑用コンデンサに
流れるのでピーク値を押えられ、放電時はインピーダン
スに並列に接続されたダイオードによりインピーダンス
素子をバイパスするのでインピーダンス素子による電力
損失が防止される。
第3図にもう1つの従来例を示す。これは、一石フォ
ワード型スイッチングレギュレータの一般的な電気回路
である。交流電圧1からの交流電力は、ダイオードブリ
ッジ2で全波整流され大容量の平滑用コンデンサC1で平
滑される。平滑用コンデンサC1に充電された直流電力
は、変圧器4の1次巻線Npとスイッチング素子5との直
列回路に供給され、高周波(通常20〜200KHz)で駆動さ
れるスイッチング素子5によりオン/オフされる。これ
により、変圧器4の2次巻線Nsに交流電圧が発生し、こ
れがダイオード7によって整流されスイッチング素子5
がオンの時のみチョーク8と大容量のコンデンサ10から
なるチョークインプット型平滑回路に加わる。これによ
り、コンデンサ10に、直流電圧Voutが現われる。
ワード型スイッチングレギュレータの一般的な電気回路
である。交流電圧1からの交流電力は、ダイオードブリ
ッジ2で全波整流され大容量の平滑用コンデンサC1で平
滑される。平滑用コンデンサC1に充電された直流電力
は、変圧器4の1次巻線Npとスイッチング素子5との直
列回路に供給され、高周波(通常20〜200KHz)で駆動さ
れるスイッチング素子5によりオン/オフされる。これ
により、変圧器4の2次巻線Nsに交流電圧が発生し、こ
れがダイオード7によって整流されスイッチング素子5
がオンの時のみチョーク8と大容量のコンデンサ10から
なるチョークインプット型平滑回路に加わる。これによ
り、コンデンサ10に、直流電圧Voutが現われる。
ダイオード9は、スイッチング素子5がオフの時に、
スイッチング素子5がオンの時チョーク8に蓄えられて
いたエネルギーを出力し続けるための転流用ダイオード
である。
スイッチング素子5がオンの時チョーク8に蓄えられて
いたエネルギーを出力し続けるための転流用ダイオード
である。
スイッチング素子5をオン/オフ制御するフィードバ
ック回路は、パルス幅制御回路11とドライブ手段12およ
び補助電源13から構成される。パルス幅制御回路11が、
直流出力電圧Voutを基準電圧と比較し、その差信号をド
ライブ回路12に出力する。
ック回路は、パルス幅制御回路11とドライブ手段12およ
び補助電源13から構成される。パルス幅制御回路11が、
直流出力電圧Voutを基準電圧と比較し、その差信号をド
ライブ回路12に出力する。
ドライブ回路12は、パルス幅変調した所定のスイッチ
ング周波数の駆動信号を変圧器6を介してスイッチング
素子5のベース/エミッタ間に印加してスイッチング素
子5を駆動するが、この時のパルス幅を、パルス幅制御
回路11からの差信号に対応して、出力電圧Voutが基準電
圧より高ければ狭く、低ければ広くする。
ング周波数の駆動信号を変圧器6を介してスイッチング
素子5のベース/エミッタ間に印加してスイッチング素
子5を駆動するが、この時のパルス幅を、パルス幅制御
回路11からの差信号に対応して、出力電圧Voutが基準電
圧より高ければ狭く、低ければ広くする。
補助電圧13は、パルス幅制御回路11およびドライブ回
路12へ電源を供給する。
路12へ電源を供給する。
この一連のフィードバック回路11,12の動作により直
流出力電圧Voutは常に一定となるように安定化される。
流出力電圧Voutは常に一定となるように安定化される。
変圧器4の1次側に配置されたリセット巻線Nrは、ス
イッチング素子5がオフの時に変圧器4の1次巻線Npに
発生するフライバックエネルギーを、ダイオード3とリ
セット巻線Nrおよび平滑用コンデンサC1からなる直列回
路で、平滑用コンデンサC1にもどそうとするものであ
る。
イッチング素子5がオフの時に変圧器4の1次巻線Npに
発生するフライバックエネルギーを、ダイオード3とリ
セット巻線Nrおよび平滑用コンデンサC1からなる直列回
路で、平滑用コンデンサC1にもどそうとするものであ
る。
動作の安定をはかるため平滑用コンデンサC1は大容量
(100V入力,150W出力時、1000μF程度)のものを使用
しており、ダイオードブリッジ2の直流出力端は、第4b
図のように充分平滑される。交流入力電流は、第4a図に
示す交流入力電圧波形の波高値が平滑用コンデンサC1の
両端電圧より低い時には流れない。従って、ダイオード
ブリッジ2の直流出力端の電流は第4c図に示す波形とな
り、交流入力電流は第4d図のような波形となる。
(100V入力,150W出力時、1000μF程度)のものを使用
しており、ダイオードブリッジ2の直流出力端は、第4b
図のように充分平滑される。交流入力電流は、第4a図に
示す交流入力電圧波形の波高値が平滑用コンデンサC1の
両端電圧より低い時には流れない。従って、ダイオード
ブリッジ2の直流出力端の電流は第4c図に示す波形とな
り、交流入力電流は第4d図のような波形となる。
100V入力,150W出力,平滑用コンデンサC1=1000μ
F、の場合に、変換効率77%,入力電流のピーク値12A,
実効値3.6A,力率0.56、となる。
F、の場合に、変換効率77%,入力電流のピーク値12A,
実効値3.6A,力率0.56、となる。
しかし、前記特開昭63−107457号公報の整流平滑回路
によれば、インピーダンス素子として抵抗を使用した場
合、交流入力電圧の波高値が高いので充電電流を押える
には数Ω〜数10Ωの抵抗を必要とし、これによる平滑用
コンデンサC1の充電損失が極めて大きい。インピーダン
ス素子にコイルを使用した場合には、充電電流を押える
には数mH〜数Hのインダクタンスを必要とするのでこの
インダクタンスをもたらすコイルがきわめて大きくな
り、電源装置の大型化,高価格化を招く。また、バイパ
ス用のダイオードも高耐圧で高定格電流のものが必要と
なり、この損失,コストも無視できない。更には、交流
入力電流は交流入力電圧波形の波高値が平滑用コンデン
サの両端電圧より高い時しか流れないため、力率の改善
に今少しの難点がある。
によれば、インピーダンス素子として抵抗を使用した場
合、交流入力電圧の波高値が高いので充電電流を押える
には数Ω〜数10Ωの抵抗を必要とし、これによる平滑用
コンデンサC1の充電損失が極めて大きい。インピーダン
ス素子にコイルを使用した場合には、充電電流を押える
には数mH〜数Hのインダクタンスを必要とするのでこの
インダクタンスをもたらすコイルがきわめて大きくな
り、電源装置の大型化,高価格化を招く。また、バイパ
ス用のダイオードも高耐圧で高定格電流のものが必要と
なり、この損失,コストも無視できない。更には、交流
入力電流は交流入力電圧波形の波高値が平滑用コンデン
サの両端電圧より高い時しか流れないため、力率の改善
に今少しの難点がある。
第3図に示す従来例では、先に説明した問題がある。
すなわち、整流電流のピーク値が大きくなり、力率が低
下するとともに充電電流により平滑用コンデンサが内部
損失で発熱し、寿命の低下を招く。また、入力電力が大
きく高調波発生等の悪影響も無視できないために、シス
テムの安定性が低下し、高容量のノイズフィルタ回路,
入力保護用のフューズやブレーカ等が必要になる。
すなわち、整流電流のピーク値が大きくなり、力率が低
下するとともに充電電流により平滑用コンデンサが内部
損失で発熱し、寿命の低下を招く。また、入力電力が大
きく高調波発生等の悪影響も無視できないために、シス
テムの安定性が低下し、高容量のノイズフィルタ回路,
入力保護用のフューズやブレーカ等が必要になる。
本発明は、格別に電気回路を大型化,高コスト化する
ことなく、電力損失を低減しかつ力率を改善することを
目的とする。
ことなく、電力損失を低減しかつ力率を改善することを
目的とする。
本発明のスイッチングレギュレータは、交流入力を整
流する第1整流手段(2)と、その出力端の一方に一次
巻線(Np)の一端が接続されたトランス(4)と、その
一次巻線(Np)の他端と第1整流手段(2)の出力端の
他方の間に介挿されたスイッチング素子(5)と、前記
トランス(4)の二次巻線(Ns)に接続された整流平滑
手段(7〜10)と、前記スイッチング素子(5)をオン
/オフするドライブ手段(12)と、を有するスイッチン
グレギュレータにおいて、 前記トランス(4)に設けられたリセット巻線(Nr)
と、 該リセット巻線(Nr)の電流を整流する第2整流手段
(3)と、 第1整流手段(2)の出力端の前記一方と他方の間に
接続された第1コンデンサ(C1)と、 前記リセット巻線(Nr)が発生し前記第2整流手段
(3)で整流された電流を蓄積するための第2コンデン
サ(C2)と、 前記リセット巻線(Nr)が発生し前記第2整流手段
(3)で整流された電流ならびに第2コンデンサ(C2)
の蓄積を、第1コンデンサ(C1)に供給しかつ前記スイ
ッチング素子(5)が導通のときに前記一次巻線(Np)
に供給する、第1コンデンサ(C1)および前記一次巻線
(Np)に対して順方向の第3整流手段(D)と、 を備え、前記スイッチング素子(5)が導通のときに
は、第1および第2コンデンサ(C1,C2)および第1整
流手段(2)が前記一次巻線(Np)に電力を供給するこ
とを特徴とする。
流する第1整流手段(2)と、その出力端の一方に一次
巻線(Np)の一端が接続されたトランス(4)と、その
一次巻線(Np)の他端と第1整流手段(2)の出力端の
他方の間に介挿されたスイッチング素子(5)と、前記
トランス(4)の二次巻線(Ns)に接続された整流平滑
手段(7〜10)と、前記スイッチング素子(5)をオン
/オフするドライブ手段(12)と、を有するスイッチン
グレギュレータにおいて、 前記トランス(4)に設けられたリセット巻線(Nr)
と、 該リセット巻線(Nr)の電流を整流する第2整流手段
(3)と、 第1整流手段(2)の出力端の前記一方と他方の間に
接続された第1コンデンサ(C1)と、 前記リセット巻線(Nr)が発生し前記第2整流手段
(3)で整流された電流を蓄積するための第2コンデン
サ(C2)と、 前記リセット巻線(Nr)が発生し前記第2整流手段
(3)で整流された電流ならびに第2コンデンサ(C2)
の蓄積を、第1コンデンサ(C1)に供給しかつ前記スイ
ッチング素子(5)が導通のときに前記一次巻線(Np)
に供給する、第1コンデンサ(C1)および前記一次巻線
(Np)に対して順方向の第3整流手段(D)と、 を備え、前記スイッチング素子(5)が導通のときに
は、第1および第2コンデンサ(C1,C2)および第1整
流手段(2)が前記一次巻線(Np)に電力を供給するこ
とを特徴とする。
なお、カッコ内の記号は、図面に示し後述する実施例
の対応要素を示す。
の対応要素を示す。
スイッチング素子(5)がオンのとき、第1コンデン
サ(C1)は小容量であるので、即座に一次巻線(Np)に
放電し、一次巻線(Np)には、主に第1整流手段(2)
の出力が与えられる。スイッチング素子(5)がオフに
なったとき、第1コンデンサ(C1)に充電電流が流れる
が、その容量が小さいので、このピーク電流値は低い。
第1整流手段(2)と、大容量の第2コンデンサ(C2)
との間には第3整流手段(D)が介挿されているので、
第1整流手段(2)から第2コンデンサ(C2)には充電
電流が流れない。スイッチング手段(5)がオフの時発
生するフライバックエネルギーが、トランス(4)のリ
セット巻線(Nr)から取り出されて、大容量の第2コン
デンサ(C2)に充電され、第3整流手段(D)を介して
トランス(4)の1次巻線(Np)に印加される。
サ(C1)は小容量であるので、即座に一次巻線(Np)に
放電し、一次巻線(Np)には、主に第1整流手段(2)
の出力が与えられる。スイッチング素子(5)がオフに
なったとき、第1コンデンサ(C1)に充電電流が流れる
が、その容量が小さいので、このピーク電流値は低い。
第1整流手段(2)と、大容量の第2コンデンサ(C2)
との間には第3整流手段(D)が介挿されているので、
第1整流手段(2)から第2コンデンサ(C2)には充電
電流が流れない。スイッチング手段(5)がオフの時発
生するフライバックエネルギーが、トランス(4)のリ
セット巻線(Nr)から取り出されて、大容量の第2コン
デンサ(C2)に充電され、第3整流手段(D)を介して
トランス(4)の1次巻線(Np)に印加される。
第1コンデンサ(C1)および前記一次巻線(Np)に対
して順方向の第3整流手段(D)が、前記リセット巻線
(Nr)が発生し前記第2整流手段(3)で整流された電
流ならびに第2コンデンサ(C2)の蓄積を、第1コンデ
ンサ(C1)に供給しかつ前記スイッチング素子(5)が
導通のときには前記一次巻線(Np)に供給する。スイッ
チング素子(5)がオンのときには、第1および第2コ
ンデンサ(C1,C2)および第1整流手段(2)が一次巻
線(Np)に電力を供給する。
して順方向の第3整流手段(D)が、前記リセット巻線
(Nr)が発生し前記第2整流手段(3)で整流された電
流ならびに第2コンデンサ(C2)の蓄積を、第1コンデ
ンサ(C1)に供給しかつ前記スイッチング素子(5)が
導通のときには前記一次巻線(Np)に供給する。スイッ
チング素子(5)がオンのときには、第1および第2コ
ンデンサ(C1,C2)および第1整流手段(2)が一次巻
線(Np)に電力を供給する。
第2コンデンサ(C2)が、第1整流手段(2)の直流
出力端における脈流電圧の谷の部分(交流入力電圧の零
レベル近傍)でもトランス(4)の一次巻線(Np)に電
力を供給する(第1コンデンサC1の容量が小さいために
これにより吸収されない)ので、スイッチング手段
(5)が確実にスイッチングオン動作を行い、交流入力
の低い領域(位相零,πの近傍)でも第1整流手段
(2)と一次巻線(Np)の通電ループが維持され、交流
入力電圧の半波の広い範囲で交流電流が流れ、交流入力
の力率が改善する。
出力端における脈流電圧の谷の部分(交流入力電圧の零
レベル近傍)でもトランス(4)の一次巻線(Np)に電
力を供給する(第1コンデンサC1の容量が小さいために
これにより吸収されない)ので、スイッチング手段
(5)が確実にスイッチングオン動作を行い、交流入力
の低い領域(位相零,πの近傍)でも第1整流手段
(2)と一次巻線(Np)の通電ループが維持され、交流
入力電圧の半波の広い範囲で交流電流が流れ、交流入力
の力率が改善する。
第1コンデンサ(C1)は、ノイズフィルタとして用い
られており、スイッチング周波数およびその高調波ノイ
ズが、入力交流電源ラインに流出するのを防止する。
られており、スイッチング周波数およびその高調波ノイ
ズが、入力交流電源ラインに流出するのを防止する。
本発明の他の目的および特徴は、図面を参照し説明し
た以下の実施例の説明より明らかになろう。
た以下の実施例の説明より明らかになろう。
第1図に、本発明の一実施例を示す。この第1図にお
いて、第3図に示した従来例と同一又は対応部分には同
一符号をつけた。これらの説明については省略する。
いて、第3図に示した従来例と同一又は対応部分には同
一符号をつけた。これらの説明については省略する。
第1図において、第1コンデンサC1は、スイッチング
素子5のスイッチング周波数およびその高調波ノイズが
入力交流電源ラインに流出するのを防止するノイズフィ
ルタとして機能するに十分な、小容量のものである。平
滑用コンデンサC1は、150〜200Wクラスの出力容量のス
イッチングレギュレータでは、数μF(10μF以下)の
コンデンサで十分である。またこの平滑用コンデンサC1
は、高周波域で使用するために高周波特性のよいフィル
ムタイプもしくは積層タイプが好ましい。
素子5のスイッチング周波数およびその高調波ノイズが
入力交流電源ラインに流出するのを防止するノイズフィ
ルタとして機能するに十分な、小容量のものである。平
滑用コンデンサC1は、150〜200Wクラスの出力容量のス
イッチングレギュレータでは、数μF(10μF以下)の
コンデンサで十分である。またこの平滑用コンデンサC1
は、高周波域で使用するために高周波特性のよいフィル
ムタイプもしくは積層タイプが好ましい。
第2コンデンサC2は、フライバックエネルギー充電用
コンデンサであり、ダイオード3と、変圧器4のリセッ
ト巻線Nrとで直列回路を構成している。フライバックエ
ネルギー充電用コンデンサC2は、10〜100μFで十分機
能を満たすので,第1および第2コンデンサC1,C2とフ
ライバックエネルギーを1次巻線Npに供給するダイオー
ドDを合わせたものは、従来例の平滑用コンデンサC1と
大きさ,コストを比較した場合十分優位となる。
コンデンサであり、ダイオード3と、変圧器4のリセッ
ト巻線Nrとで直列回路を構成している。フライバックエ
ネルギー充電用コンデンサC2は、10〜100μFで十分機
能を満たすので,第1および第2コンデンサC1,C2とフ
ライバックエネルギーを1次巻線Npに供給するダイオー
ドDを合わせたものは、従来例の平滑用コンデンサC1と
大きさ,コストを比較した場合十分優位となる。
ダイオードDは、フライバックエネルギー充電用コン
デンサC2のプラス側からダイオードブリッジ2のパルス
側に向けて配置している。
デンサC2のプラス側からダイオードブリッジ2のパルス
側に向けて配置している。
変圧器4の1次巻線Npとリセット巻線Nrの巻線比はほ
ぼ1対1であり、1次巻線Npと2次巻線Nsの巻線比は小
さくしている。
ぼ1対1であり、1次巻線Npと2次巻線Nsの巻線比は小
さくしている。
このような構成とすることで脈流電圧(第2b図)の谷
間の部分でもスイッチング素子5が確実に動作しエネル
ギーを取り出し続けることができるので、これにより入
力電流(交流電流)の流れる時間を広がり力率が改善す
る。
間の部分でもスイッチング素子5が確実に動作しエネル
ギーを取り出し続けることができるので、これにより入
力電流(交流電流)の流れる時間を広がり力率が改善す
る。
第1図に示す実施例において、第2a図の交流入力電圧
波形に対するダイオードブリッジ2の直流出力部の電圧
波形は、従来例と比べて商用周波数に対する平滑能力は
劣り第2b図のように、ほぼ脈流となる。しかし、1次巻
線Npに対してはフライバックエネルギーがコンデンサC2
からダイオードDを介して印加され、脈流の谷間の部分
でスイッチング素子5が安定したオン動作を行い1次巻
線Npの通電を行なう。従って、ダイオードブリッジ2の
出力端における電流波形は第2c図に示すように脈流電圧
の谷間の近辺でも電流が流れ続けるようになり、交流入
力部の電流波形は第2d図に示すように極端なピークのな
い滑らかな、交流電圧と相似性が高い波形となる。
波形に対するダイオードブリッジ2の直流出力部の電圧
波形は、従来例と比べて商用周波数に対する平滑能力は
劣り第2b図のように、ほぼ脈流となる。しかし、1次巻
線Npに対してはフライバックエネルギーがコンデンサC2
からダイオードDを介して印加され、脈流の谷間の部分
でスイッチング素子5が安定したオン動作を行い1次巻
線Npの通電を行なう。従って、ダイオードブリッジ2の
出力端における電流波形は第2c図に示すように脈流電圧
の谷間の近辺でも電流が流れ続けるようになり、交流入
力部の電流波形は第2d図に示すように極端なピークのな
い滑らかな、交流電圧と相似性が高い波形となる。
100V入力,150W出力,第1コンデンサC1=0.22μF,フ
ライバックエネルギーを充電用コンデンサC2=100μF
でスイッチングレギュレータを構成した場合、変換効率
=75%,入力電流のピーク値4.0A,実効値2.28Aと、従来
と比較して小さい値が得られる。この時の力率は0.88と
大きく改善する。
ライバックエネルギーを充電用コンデンサC2=100μF
でスイッチングレギュレータを構成した場合、変換効率
=75%,入力電流のピーク値4.0A,実効値2.28Aと、従来
と比較して小さい値が得られる。この時の力率は0.88と
大きく改善する。
以上説明したように本発明のスイッチングレギュレー
タによれば、小容量の第1コンデンサ(C1)がノイズフ
ィルタとして用いられ、スイッチング周波数およびその
高調波ノイズが、入力交流電源ラインに流出するのを防
止する。
タによれば、小容量の第1コンデンサ(C1)がノイズフ
ィルタとして用いられ、スイッチング周波数およびその
高調波ノイズが、入力交流電源ラインに流出するのを防
止する。
スイッチング素子(5)がオンのとき、第1コンデン
サ(C1)は小容量であるので、即座に一次巻線(Np)に
放電し、一次巻線(Np)には、主に第1整流手段(2)
の出力が与えられる。スイッチング手段(5)がオフの
時トランス(4)のリセット巻線(Nr)からフライバッ
クエネルギーが大容量の第2コンデンサ(C2)に充電さ
れるとき、第1コンデンサ(C1)は容量が小さいため、
そのエネルギーを吸収してしまうことがない。
サ(C1)は小容量であるので、即座に一次巻線(Np)に
放電し、一次巻線(Np)には、主に第1整流手段(2)
の出力が与えられる。スイッチング手段(5)がオフの
時トランス(4)のリセット巻線(Nr)からフライバッ
クエネルギーが大容量の第2コンデンサ(C2)に充電さ
れるとき、第1コンデンサ(C1)は容量が小さいため、
そのエネルギーを吸収してしまうことがない。
したがって、第2コンデンサ(C2)が、第1整流手段
(2)の直流出力端における脈流電圧の谷の部分(交流
入力電圧の零レベル近傍)でもトランス(4)の一次巻
線(Np)に電力を供給するので、スイッチング素子
(5)が確実にスイッチングオン動作を行い、交流入力
の低い領域(位相零,πの近傍)でも第1整流手段
(2)と1次巻線(Np)の通電ループが維持され、交流
入力電圧の半波の広い範囲で交流電流が流れ、交流入力
の力率が改善する。
(2)の直流出力端における脈流電圧の谷の部分(交流
入力電圧の零レベル近傍)でもトランス(4)の一次巻
線(Np)に電力を供給するので、スイッチング素子
(5)が確実にスイッチングオン動作を行い、交流入力
の低い領域(位相零,πの近傍)でも第1整流手段
(2)と1次巻線(Np)の通電ループが維持され、交流
入力電圧の半波の広い範囲で交流電流が流れ、交流入力
の力率が改善する。
このように、第1整流手段(2)の出力脈流の広範囲
に渡り安定したスイッチング動作が得られ、力率が向上
する。従って、第1整流手段(2),入力回路フュー
ズ,入力回路ブレーカー,入力ノイズフィルター回路等
が低容量化,小型化および低コスト化する。また、突入
電流防止回路が不要となるので比較的小型で安価な電源
装置を用いることができる。
に渡り安定したスイッチング動作が得られ、力率が向上
する。従って、第1整流手段(2),入力回路フュー
ズ,入力回路ブレーカー,入力ノイズフィルター回路等
が低容量化,小型化および低コスト化する。また、突入
電流防止回路が不要となるので比較的小型で安価な電源
装置を用いることができる。
第1図は、本発明の一実施例を示す電気回路図である。 第2a図は、第1図に示すダイオードブリッジ2に印加さ
れる交流電圧を示すタイムチャートである。 第2b図は、第1図に示すダイオードブリッジ2の直流出
力電圧を示すタイムチャートである。 第2c図は、第1図に示すダイオードブリッジ2の直流出
力電流を示すタイムチャートである。 第2d図は、第1図に示すダイオードブリッジ2の入力電
流を示すタイムチャートである。 第3図は、従来のスイッチングレギュレータを示す電気
回路図である。 第4a図は、第3図に示すダイオードブリッジ2に印加さ
れる交流電圧を示すタイムチャートである。 第4b図は、第3図に示すダイオードブリッジ2の直流出
力電圧を示すタイムチャートである。 第4c図は、第3図に示すダイオードブリッジ2の直流出
力電流を示すタイムチャートである。 第4d図は、第3図に示すダイオードブリッジ2の入力電
流を示すタイムチャートである。 1:交流電源(交流入力)、2:ダイオードブリッジ(第1
整流手段) 3:ダイオード(第2整流手段)、4:変圧器(トランス) 5:スイッチング素子(スイッチング素子)、6:変圧器 7:ダイオード、8:チョークコイル 9:ダイオード、10:平滑用コンデンサ(7〜10:整流平滑
手段) 11:パルス幅制御回路、12:ドライブ回路(ドライブ手
段) 13:補助電源、C1:第1コンデンサ(第1コンデンサ) C2:第2コンデンサ(第2コンデンサ) D:ダイオード(第3整流手段)、Np:1次巻線(1次巻
線) Ns:2次巻線(2次巻線)、Nr:リセット巻線(リセット
巻線) Vout:出力電圧
れる交流電圧を示すタイムチャートである。 第2b図は、第1図に示すダイオードブリッジ2の直流出
力電圧を示すタイムチャートである。 第2c図は、第1図に示すダイオードブリッジ2の直流出
力電流を示すタイムチャートである。 第2d図は、第1図に示すダイオードブリッジ2の入力電
流を示すタイムチャートである。 第3図は、従来のスイッチングレギュレータを示す電気
回路図である。 第4a図は、第3図に示すダイオードブリッジ2に印加さ
れる交流電圧を示すタイムチャートである。 第4b図は、第3図に示すダイオードブリッジ2の直流出
力電圧を示すタイムチャートである。 第4c図は、第3図に示すダイオードブリッジ2の直流出
力電流を示すタイムチャートである。 第4d図は、第3図に示すダイオードブリッジ2の入力電
流を示すタイムチャートである。 1:交流電源(交流入力)、2:ダイオードブリッジ(第1
整流手段) 3:ダイオード(第2整流手段)、4:変圧器(トランス) 5:スイッチング素子(スイッチング素子)、6:変圧器 7:ダイオード、8:チョークコイル 9:ダイオード、10:平滑用コンデンサ(7〜10:整流平滑
手段) 11:パルス幅制御回路、12:ドライブ回路(ドライブ手
段) 13:補助電源、C1:第1コンデンサ(第1コンデンサ) C2:第2コンデンサ(第2コンデンサ) D:ダイオード(第3整流手段)、Np:1次巻線(1次巻
線) Ns:2次巻線(2次巻線)、Nr:リセット巻線(リセット
巻線) Vout:出力電圧
Claims (2)
- 【請求項1】交流入力を整流する第1整流手段と、その
出力端の一方に一次巻線の一端が接続されたトランス
と、その一次巻線の他端と第1整流手段の出力端の他方
の間に介挿されたスイッチング素子と、前記トランスの
二次巻線に接続された整流平滑手段と、前記スイッチン
グ素子をオン/オフするドライブ手段と、を有するスイ
ッチングレギュレータにおいて、 前記トランスに設けられたリセット巻線と、 該リセット巻線の電流を整流する第2整流手段と、 第1整流手段の出力端の前記一方と他方の間に接続され
た第1コンデンサと、 前記リセット巻線が発生し前記第2整流手段で整流され
た電流を蓄積するための第2コンデンサと、 前記リセット巻線が発生し前記第2整流手段で整流され
た電流ならびに第2コンデンサの蓄積を、第1コンデン
サに供給しかつ前記スイッチング素子が導通のときには
前記一次巻線に供給する、第1コンデンサおよび前記一
次巻線に対して順方向の第3整流手段と、 を備え、前記スイッチング素子が導通のときには、第1
および第2コンデンサおよび第1整流手段が前記一次巻
線に電力を供給することを特徴とするスイッチングレギ
ュレータ。 - 【請求項2】前記トランスの二次巻線に接続された整流
平滑手段の出力電圧を基準電圧と比較し、その差信号を
発生する制御回路と、 前記交流入力に接続され、前記制御回路およびドライブ
手段へ電源を供給する補助電源と、 を更に備え、 前記ドライブ手段は、前記スイッチング素子をオン/オ
フするために、前記差信号に対応して前記出力電圧が基
準電圧より高ければ狭く低ければ広い、パルス幅変調し
た所定のスイッチング周波数の駆動信号を発生する、 請求項1記載のスイッチングレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20070289A JP2868230B2 (ja) | 1989-08-02 | 1989-08-02 | スイッチングレギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20070289A JP2868230B2 (ja) | 1989-08-02 | 1989-08-02 | スイッチングレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0365050A JPH0365050A (ja) | 1991-03-20 |
JP2868230B2 true JP2868230B2 (ja) | 1999-03-10 |
Family
ID=16428812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20070289A Expired - Lifetime JP2868230B2 (ja) | 1989-08-02 | 1989-08-02 | スイッチングレギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2868230B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2500580B2 (ja) * | 1992-01-30 | 1996-05-29 | 日本電気株式会社 | 電源回路 |
-
1989
- 1989-08-02 JP JP20070289A patent/JP2868230B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0365050A (ja) | 1991-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3798095B2 (ja) | スイッチング電源装置 | |
JPH0564432A (ja) | 電源装置 | |
JP2868230B2 (ja) | スイッチングレギュレータ | |
JP4143154B2 (ja) | 電源装置、及び電子機器 | |
JP2854075B2 (ja) | スイッチングレギュレータ | |
JP2790326B2 (ja) | スイッチングレギュレータ | |
JP3590160B2 (ja) | 直流電源装置 | |
JP2854081B2 (ja) | スイッチングレギュレータ | |
JP4359973B2 (ja) | 電源回路 | |
JP3981208B2 (ja) | アーク加工用電源装置 | |
JP3215273B2 (ja) | スイッチング電源 | |
JPH03872Y2 (ja) | ||
JP3096211B2 (ja) | スイッチングレギュレータ | |
JP3514071B2 (ja) | 平滑回路 | |
JP3456833B2 (ja) | スイッチング電源 | |
JP3590153B2 (ja) | スイッチング電源装置 | |
JP3676873B2 (ja) | スイッチング電源装置 | |
JPH1056738A (ja) | 力率改善整流回路 | |
JPH07263150A (ja) | 放電ランプ点灯装置 | |
JP2799749B2 (ja) | 昇降圧形コンバータ回路の制御方法 | |
JPS6223543B2 (ja) | ||
JP3392997B2 (ja) | スイッチングレギュレータ | |
JPH0644308Y2 (ja) | 直流電源装置の平滑回路 | |
JP4533477B2 (ja) | スイッチングレギュレータ | |
JP3339558B2 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081225 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091225 |