JP2857439B2 - 配線容量算出装置 - Google Patents
配線容量算出装置Info
- Publication number
- JP2857439B2 JP2857439B2 JP2001928A JP192890A JP2857439B2 JP 2857439 B2 JP2857439 B2 JP 2857439B2 JP 2001928 A JP2001928 A JP 2001928A JP 192890 A JP192890 A JP 192890A JP 2857439 B2 JP2857439 B2 JP 2857439B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacitance
- wiring capacitance
- unit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体集積回路の配線パターンの設計時に各配線の配
線容量を算出する配線容量算出装置に関し、 設計段階での計算上の配線容量と実際の集積回路上で
の配線容量との間で誤差を生じさせることのない配線容
量算出装置を提供することを目的とし、 配線層及び配線の位置座標データを入力する入力装置
と、配線が他の配線層と重ならないで形成された場合の
単位配線容量と配線が他の配線層と重なって形成された
場合の単位配線容量とを予め記憶した単位配線容量記憶
装置と、前記入力装置からのデータと前記配線容量記憶
装置からのデータとに基づいて、配線を他の配線層と重
ならない部分と他の配線層と重なる部分とに分割すると
共に、該配線の他の配線層と重ならない部分の配線容量
と該配線の他の配線層と重なる部分の配線容量とを各々
計算して総和を算出する配線容量演算装置とを備えて構
成する。
線容量を算出する配線容量算出装置に関し、 設計段階での計算上の配線容量と実際の集積回路上で
の配線容量との間で誤差を生じさせることのない配線容
量算出装置を提供することを目的とし、 配線層及び配線の位置座標データを入力する入力装置
と、配線が他の配線層と重ならないで形成された場合の
単位配線容量と配線が他の配線層と重なって形成された
場合の単位配線容量とを予め記憶した単位配線容量記憶
装置と、前記入力装置からのデータと前記配線容量記憶
装置からのデータとに基づいて、配線を他の配線層と重
ならない部分と他の配線層と重なる部分とに分割すると
共に、該配線の他の配線層と重ならない部分の配線容量
と該配線の他の配線層と重なる部分の配線容量とを各々
計算して総和を算出する配線容量演算装置とを備えて構
成する。
この発明は半導体集積回路の配線パターンの設計時に
各配線の配線容量を算出する配線容量算出装置に関する
ものである。
各配線の配線容量を算出する配線容量算出装置に関する
ものである。
近年の半導体集積回路ではその高集積化に基づいて多
層配線構造が採用されたり、あるいは各配線間の距離が
益々近接した状態で設計されている。このような半導体
集積回路では各配線間に生ずる配線容量がその動作に大
きな影響を及ぼすため、配線パターンは各配線間の配線
容量が所定値を満足するか否かがあらかじめ計算された
上で設計されている。
層配線構造が採用されたり、あるいは各配線間の距離が
益々近接した状態で設計されている。このような半導体
集積回路では各配線間に生ずる配線容量がその動作に大
きな影響を及ぼすため、配線パターンは各配線間の配線
容量が所定値を満足するか否かがあらかじめ計算された
上で設計されている。
第５図に示すような集積回路パターンの配線容量を配
線容量演算装置で算出する為の従来の手順を説明する
と、同図において多数の記憶素子が形成されるメモリ部
１にはＸ−Ｙ方向（紙面において縦方向をＸ方向、横方
向をＹ方向とする）に矩形に折れ曲がる第一及び第二の
配線2,3が接続され、同メモリ部１の近傍にはＹ方向に
直線状の第三の配線４が設けられる。このような各配線
2,3,4のＸ方向の配線部分とＹ方向の配線部分とは上下
方向において別々の配線層に形成されてそれぞれコンタ
クトホール10で接続されている。また、同図に鎖線のハ
ッチングで示すようにメモリ部１の上層には同メモリ部
１に電源を供給するための電源配線層５がメモリ部１と
ほぼ同一面積で形成される。
線容量演算装置で算出する為の従来の手順を説明する
と、同図において多数の記憶素子が形成されるメモリ部
１にはＸ−Ｙ方向（紙面において縦方向をＸ方向、横方
向をＹ方向とする）に矩形に折れ曲がる第一及び第二の
配線2,3が接続され、同メモリ部１の近傍にはＹ方向に
直線状の第三の配線４が設けられる。このような各配線
2,3,4のＸ方向の配線部分とＹ方向の配線部分とは上下
方向において別々の配線層に形成されてそれぞれコンタ
クトホール10で接続されている。また、同図に鎖線のハ
ッチングで示すようにメモリ部１の上層には同メモリ部
１に電源を供給するための電源配線層５がメモリ部１と
ほぼ同一面積で形成される。
このような各配線2,3,4の配線容量は算出装置の入力
装置から各配線2,3,4のＸ−Ｙ座標データを入力する
と、同算出装置により各配線2,3,4のＸ方向及びＹ方向
の配線長に基づいてその配線容量が算出される。すなわ
ち、例えば第一の配線２ではＸ方向の配線部分の単位長
当たりの単位配線容量及びＹ方向の配線部分の単位長当
たりの単位配線容量とＸ方向及びＹ方向の配線長との積
によりその配線容量が算出され、例えば第三の配線４で
はＹ方向の配線の単位配線容量と配線長との積によりそ
の配線容量が算出される。
装置から各配線2,3,4のＸ−Ｙ座標データを入力する
と、同算出装置により各配線2,3,4のＸ方向及びＹ方向
の配線長に基づいてその配線容量が算出される。すなわ
ち、例えば第一の配線２ではＸ方向の配線部分の単位長
当たりの単位配線容量及びＹ方向の配線部分の単位長当
たりの単位配線容量とＸ方向及びＹ方向の配線長との積
によりその配線容量が算出され、例えば第三の配線４で
はＹ方向の配線の単位配線容量と配線長との積によりそ
の配線容量が算出される。
上記のような算出装置による配線容量の算出手順では
第一及び第二の配線2,3において電源配線層５に重なる
位置での単位配線容量の増大を全く考慮していないが、
電源配線層５の面積が狭く、その電源配線層に重なる配
線長が比較的短いため、各配線2,3の計算上の配線容量
と実際の配線容量とに大きな誤差は生じなかった。
第一及び第二の配線2,3において電源配線層５に重なる
位置での単位配線容量の増大を全く考慮していないが、
電源配線層５の面積が狭く、その電源配線層に重なる配
線長が比較的短いため、各配線2,3の計算上の配線容量
と実際の配線容量とに大きな誤差は生じなかった。
ところが、近年のメモリ部１の高速化の要請により、
第６図に示すように電源配線層５がメモリ部１の上層に
おいて広い範囲に拡大されると、前記各配線2,3,4にお
いて電源配線層５に重なって単位配線容量が大きくなる
部分が増大するため、計算上の配線容量と実際の配線容
量とに大きな誤差が生じてこの集積回路の正常な動作を
妨げることがあるという問題点があった。
第６図に示すように電源配線層５がメモリ部１の上層に
おいて広い範囲に拡大されると、前記各配線2,3,4にお
いて電源配線層５に重なって単位配線容量が大きくなる
部分が増大するため、計算上の配線容量と実際の配線容
量とに大きな誤差が生じてこの集積回路の正常な動作を
妨げることがあるという問題点があった。
この発明の目的は、設計段階での計算上の配線容量と
実際の集積回路上での配線容量との間で誤差を生じさせ
ることのない配線容量算出装置を提供するにある。
実際の集積回路上での配線容量との間で誤差を生じさせ
ることのない配線容量算出装置を提供するにある。
第１図は本発明の原理説明図である。すなわち、配線
容量算出装置は入力装置７、単位配線容量記憶装置８及
び配線容量演算装置６を備えている。入力装置７は、配
線層及び配線の位置座標データを入力するものである。
単位配線容量記憶装置８は、配線が他の配線層と重なら
ないで形成された場合の単位配線容量と、配線が他の配
線層と重なって形成された場合の単位配線容量とを予め
記憶したものである。配線容量演算装置６は、前記入力
装置７からのデータと前記配線容量記憶装置８からのデ
ータとに基づいて、配線を他の配線層と重ならない部分
と他の配線層と重なる部分とに分割すると共に、該配線
の他の配線層と重ならない部分の配線容量と該配線の他
の配線層と重なる部分の配線容量とを各々計算して総和
を算出するものである。
容量算出装置は入力装置７、単位配線容量記憶装置８及
び配線容量演算装置６を備えている。入力装置７は、配
線層及び配線の位置座標データを入力するものである。
単位配線容量記憶装置８は、配線が他の配線層と重なら
ないで形成された場合の単位配線容量と、配線が他の配
線層と重なって形成された場合の単位配線容量とを予め
記憶したものである。配線容量演算装置６は、前記入力
装置７からのデータと前記配線容量記憶装置８からのデ
ータとに基づいて、配線を他の配線層と重ならない部分
と他の配線層と重なる部分とに分割すると共に、該配線
の他の配線層と重ならない部分の配線容量と該配線の他
の配線層と重なる部分の配線容量とを各々計算して総和
を算出するものである。
配線が他の配線層領域に重なって形成される場合には
その配線が他の配線層領域と重なる部分と重ならない部
分とに分割され、各分割部分は記憶装置８にあらかじめ
記憶された当該単位配線容量に基づいてそれぞれ配線容
量が算出され、各分割部分の配線容量が総計されて当該
配線の配線容量が算出される。
その配線が他の配線層領域と重なる部分と重ならない部
分とに分割され、各分割部分は記憶装置８にあらかじめ
記憶された当該単位配線容量に基づいてそれぞれ配線容
量が算出され、各分割部分の配線容量が総計されて当該
配線の配線容量が算出される。
以下、この発明を具体化した一実施例を第２図〜第４
図に従って説明する。なお、前記実施例と同一構成部分
は同一番号を付してその説明を省略する。
図に従って説明する。なお、前記実施例と同一構成部分
は同一番号を付してその説明を省略する。
第２図において本実施例の配線容量算出装置の基本的
構成を説明すると、コンピュータ６には入力装置７が接
続され、自動配線処理装置からその入力装置７を介して
種々の配線層あるいは多数の配線のＸ−Ｙ座標上におけ
る位置データが入力される。コンピュータ６に接続され
たライブラリ８は電源配線層あるいはその他の配線層に
重なって配設される配線の単位長当たりの単位配線容量
が多数格納されている。また、同じくコンピュータ６に
接続されるメモリ９はコンピュータ６による演算結果を
一時格納するものである。
構成を説明すると、コンピュータ６には入力装置７が接
続され、自動配線処理装置からその入力装置７を介して
種々の配線層あるいは多数の配線のＸ−Ｙ座標上におけ
る位置データが入力される。コンピュータ６に接続され
たライブラリ８は電源配線層あるいはその他の配線層に
重なって配設される配線の単位長当たりの単位配線容量
が多数格納されている。また、同じくコンピュータ６に
接続されるメモリ９はコンピュータ６による演算結果を
一時格納するものである。
次に、このように構成された配線容量算出装置で自動
配線処理装置により作成された配線パターンの配線容量
を算出する場合を第３図及び第４図に従って説明する。
自動配線処理装置により第４図に示すような配線パター
ンが形成されてその配線パターンが入力装置７から入力
されると、コンピュータ６はその配線パターンをメモリ
９に格納し（STEP1、以下STEPはＳとする）、ライブラ
リ８から各配線2,3,4の単位配線容量、すなわち各配線
2,3,4のＸ方向及びＹ方向の単位配線容量と、各配線2,
3,4が電源配線層５に重なった場合の単位配線容量とを
読み出してメモリ９に格納する（S2）。
配線処理装置により作成された配線パターンの配線容量
を算出する場合を第３図及び第４図に従って説明する。
自動配線処理装置により第４図に示すような配線パター
ンが形成されてその配線パターンが入力装置７から入力
されると、コンピュータ６はその配線パターンをメモリ
９に格納し（STEP1、以下STEPはＳとする）、ライブラ
リ８から各配線2,3,4の単位配線容量、すなわち各配線
2,3,4のＸ方向及びＹ方向の単位配線容量と、各配線2,
3,4が電源配線層５に重なった場合の単位配線容量とを
読み出してメモリ９に格納する（S2）。
次いで、コンピュータ６は電源配線層５と各配線2,3,
4のＸ−Ｙ座標に基づいて第３図に示すように各配線2,
3,4と電源配線層５の境界との交点の座標データD1〜D4
を演算する（S3）。そして、その座標データD1〜D4で各
配線2,3,4を分割し、各分割部分の配線容量をその配線
長と当該の単位配線容量とに基づいて算出し、かつ各分
割部分の配線容量を総計して各配線2,3,4の配線容量を
算出する（S4）。
4のＸ−Ｙ座標に基づいて第３図に示すように各配線2,
3,4と電源配線層５の境界との交点の座標データD1〜D4
を演算する（S3）。そして、その座標データD1〜D4で各
配線2,3,4を分割し、各分割部分の配線容量をその配線
長と当該の単位配線容量とに基づいて算出し、かつ各分
割部分の配線容量を総計して各配線2,3,4の配線容量を
算出する（S4）。
以上のようにこの配線容量算出装置では、各配線2,3,
4が電源配線層５に重なる部分と重ならない部分ではあ
らかじめ格納された単位配線容量に基づいてそれぞれ配
線容量が算出されるため、各配線2,3,4の配線容量の計
算値と、実際に製造した集積回路における各配線2,3,4
の配線容量との誤差の発生を防止することができる。従
って、各配線2,3,4の計算上の配線容量と実際の配線容
量との誤差による集積回路の動作不良を防止することが
できる。
4が電源配線層５に重なる部分と重ならない部分ではあ
らかじめ格納された単位配線容量に基づいてそれぞれ配
線容量が算出されるため、各配線2,3,4の配線容量の計
算値と、実際に製造した集積回路における各配線2,3,4
の配線容量との誤差の発生を防止することができる。従
って、各配線2,3,4の計算上の配線容量と実際の配線容
量との誤差による集積回路の動作不良を防止することが
できる。
以上詳述したように、この発明は設計段階での計算上
の配線容量と実際の集積回路上での配線容量との誤差を
生じさせることのない配線容量算出装置を提供すること
ができる優れた効果を発揮する。
の配線容量と実際の集積回路上での配線容量との誤差を
生じさせることのない配線容量算出装置を提供すること
ができる優れた効果を発揮する。
第１図は本発明の原理説明図、 第２図は本発明の一実施例の配線容量算出装置を示すブ
ロック図、 第３図は一実施例の配線容量算出手順を示す説明図、 第４図は一実施例の動作を示すフローチャート図、 第５図及び第６図は従来の配線容量算出装置による算出
手順を示す説明図である。 図中、 ６は配線容量演算装置（コンピュータ）、７は入力装
置、８は単位配線容量記憶装置（ライブラリ）である。
ロック図、 第３図は一実施例の配線容量算出手順を示す説明図、 第４図は一実施例の動作を示すフローチャート図、 第５図及び第６図は従来の配線容量算出装置による算出
手順を示す説明図である。 図中、 ６は配線容量演算装置（コンピュータ）、７は入力装
置、８は単位配線容量記憶装置（ライブラリ）である。
フロントページの続き (56)参考文献 特開 平１−128543（ＪＰ，Ａ) 特開 平３−196548（ＪＰ，Ａ) 特開 平２−287885（ＪＰ，Ａ) 特開 昭63−69289（ＪＰ，Ａ) 特開 昭64−32385（ＪＰ，Ａ) 特開 昭61−144040（ＪＰ，Ａ) 特開 平３−194659（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 G06F 17/50
Claims (1)
- 【請求項１】配線層及び配線の位置座標データを入力す
る入力装置（７）と、 配線が他の配線層と重ならないで形成された場合の単位
配線容量と配線が他の配線層と重なって形成された場合
の単位配線容量とを予め記憶した単位配線容量記憶装置
（８）と、 前記入力装置（７）からのデータと前記単位配線容量記
憶装置（８）からのデータとに基づいて、配線を他の配
線層と重ならない部分と他の配線層と重なる部分とに分
割すると共に、該配線の他の配線層と重ならない部分の
配線容量と該配線の他の配線層と重なる部分の配線容量
とを各々計算して総和を算出する配線容量演算装置
（６）と、 を有することを特徴とする配線容量算出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001928A JP2857439B2 (ja) | 1990-01-09 | 1990-01-09 | 配線容量算出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001928A JP2857439B2 (ja) | 1990-01-09 | 1990-01-09 | 配線容量算出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03206646A JPH03206646A (ja) | 1991-09-10 |
| JP2857439B2 true JP2857439B2 (ja) | 1999-02-17 |
Family
ID=11515270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001928A Expired - Lifetime JP2857439B2 (ja) | 1990-01-09 | 1990-01-09 | 配線容量算出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2857439B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315450A (ja) * | 1992-05-12 | 1993-11-26 | Nec Corp | Ｌｓｉレイアウト装置 |
| JP5345098B2 (ja) * | 2010-04-05 | 2013-11-20 | 日本アビオニクス株式会社 | 静電気ノイズ耐性を高めたプロジェクタ |
-
1990
- 1990-01-09 JP JP2001928A patent/JP2857439B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03206646A (ja) | 1991-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6457157B1 (en) | I/O device layout during integrated circuit design | |
| US6240542B1 (en) | Poly routing for chip interconnects with minimal impact on chip performance | |
| US6484302B1 (en) | Auto-contactor system and method for generating variable size contacts | |
| JPH04372134A (ja) | 半導体装置及びその製造装置 | |
| EP0926736B1 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
| JP2857439B2 (ja) | 配線容量算出装置 | |
| US6820048B1 (en) | 4 point derating scheme for propagation delay and setup/hold time computation | |
| JP2523702B2 (ja) | 半導体集積回路の自動配線方法 | |
| JP2829072B2 (ja) | Ｌｓｉ配線変更方法 | |
| US20040080519A1 (en) | Method for determing whether two rectangles of an electronic circuit structure overlap | |
| JP3234378B2 (ja) | 配線基板ｃａｄ装置と配線基板設計方法 | |
| JP2921873B2 (ja) | 配線容量算出装置 | |
| US7360188B2 (en) | Method and apparatus for characteristics impedance discontinuity reduction in high-speed flexible circuit applications | |
| JP2953051B2 (ja) | 導体パターン相互間のクリアランスをチェックする方法 | |
| JP3065285B2 (ja) | 自動配置配線装置および自動配置配線方法 | |
| JP2967664B2 (ja) | 半導体記憶回路生成方法 | |
| JP3117908B2 (ja) | ガードリング設計装置 | |
| JPH11177029A (ja) | 半導体集積回路 | |
| JP2000357180A (ja) | プリント配線板の製造方法 | |
| JP3095307B2 (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 | |
| JP2728473B2 (ja) | 計算機支援設計装置 | |
| JP2007273847A (ja) | 半導体集積回路装置の設計方法及び設計装置 | |
| JP2593202B2 (ja) | 多層プリント配線板自動設計装置の自動配線処理装置 | |
| JPH0756982A (ja) | レイアウト方法及びレイアウタビリティ評価装置 | |
| JP2000114387A (ja) | パターンレイアウト装置、その方法およびパターンレイアウトプログラムを記録したコンピュータ読取可能な記憶媒体 |