JP2850341B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2850341B2 JP2850341B2 JP63295079A JP29507988A JP2850341B2 JP 2850341 B2 JP2850341 B2 JP 2850341B2 JP 63295079 A JP63295079 A JP 63295079A JP 29507988 A JP29507988 A JP 29507988A JP 2850341 B2 JP2850341 B2 JP 2850341B2
- Authority
- JP
- Japan
- Prior art keywords
- vapor
- oxide film
- grown oxide
- semiconductor device
- silane compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、多機能、集積化の為に多層配線構造を有す
る半導体装置の製造方法に関する。
る半導体装置の製造方法に関する。
［従来の技術］ 従来、多層配線構造を持った半導体装置の製造方法
は、例えば第２図の如く、トランジスタや抵抗等の半導
体素子が作り込まれたシリコン基板21上のフィールド絶
縁膜22を介して、素子からの電極取り出しの為にコンタ
クトホールを開孔した後、A1合金をスパッタリングし、
フォトエッチングにより所望形状にパターニングし、第
１の金属配線23を形成した後、層間絶縁膜として、まず
平行平板気相成長装置により370〜400℃でTEOS〔Si（OC
2H5）４〕と酸素（O2）を反応ガスとし5torr以下の圧力
でプラズマで第１のシリコン酸化膜24を約0.6μｍ成長
させ、更にTEOSとオゾンを熱反応させた第２シリコン酸
化膜25を積層する。この層間絶縁膜は、低温でSiH4とO2
あるいはN2Oガスを減圧下で気相成長させたシリコン酸
化膜の様にカスピングもなく付き回りも良い。次に平坦
化の為、塗布ガラス膜26を披着しアニールしてからフォ
トエッチングによりスルーホールを開孔し、A1合金をス
パッタリングしてからフォトエッチングし、第２の金属
配線27とし、その後パシベーション膜を積層している。
は、例えば第２図の如く、トランジスタや抵抗等の半導
体素子が作り込まれたシリコン基板21上のフィールド絶
縁膜22を介して、素子からの電極取り出しの為にコンタ
クトホールを開孔した後、A1合金をスパッタリングし、
フォトエッチングにより所望形状にパターニングし、第
１の金属配線23を形成した後、層間絶縁膜として、まず
平行平板気相成長装置により370〜400℃でTEOS〔Si（OC
2H5）４〕と酸素（O2）を反応ガスとし5torr以下の圧力
でプラズマで第１のシリコン酸化膜24を約0.6μｍ成長
させ、更にTEOSとオゾンを熱反応させた第２シリコン酸
化膜25を積層する。この層間絶縁膜は、低温でSiH4とO2
あるいはN2Oガスを減圧下で気相成長させたシリコン酸
化膜の様にカスピングもなく付き回りも良い。次に平坦
化の為、塗布ガラス膜26を披着しアニールしてからフォ
トエッチングによりスルーホールを開孔し、A1合金をス
パッタリングしてからフォトエッチングし、第２の金属
配線27とし、その後パシベーション膜を積層している。
しかしながら従来技術では、LSIの微細化に伴ってデ
ザインルールがサブミクロンに近くなると、寸法精度が
要求される金属配線のパターニングはドライエッチング
化され断面形状が急峻化されると共に、アスペクト比が
約0.7以上になる為、層間絶縁の付き回りが良くても、
第１金属配線のスペース部には、該配線厚み相当の溝が
形成されるので、ここに塗布ガラスの液溜まりができ、
0.5μｍよりも厚くなったところにクラックや剥離が発
生し、コンタミネーショントラップになる上、パーティ
クル、第２金属配線の段切れやショートの原因となり、
歩留りや信頼性が問題となっている。更に今度は、金属
配線に於けるコタクトバリアーとして、他金属の積層化
やバイアススパッタリングによるリフロー平坦化等の要
求から、第１の金属配線23は厚くなる傾向にあって、ア
スペクト比は益々厳しくなり、層間絶縁膜のカバレージ
向上、平坦化が重要となってくる。
ザインルールがサブミクロンに近くなると、寸法精度が
要求される金属配線のパターニングはドライエッチング
化され断面形状が急峻化されると共に、アスペクト比が
約0.7以上になる為、層間絶縁の付き回りが良くても、
第１金属配線のスペース部には、該配線厚み相当の溝が
形成されるので、ここに塗布ガラスの液溜まりができ、
0.5μｍよりも厚くなったところにクラックや剥離が発
生し、コンタミネーショントラップになる上、パーティ
クル、第２金属配線の段切れやショートの原因となり、
歩留りや信頼性が問題となっている。更に今度は、金属
配線に於けるコタクトバリアーとして、他金属の積層化
やバイアススパッタリングによるリフロー平坦化等の要
求から、第１の金属配線23は厚くなる傾向にあって、ア
スペクト比は益々厳しくなり、層間絶縁膜のカバレージ
向上、平坦化が重要となってくる。
しかるに本発明は、かかる問題点を解決するもので、
多層配線を有する半導体装置の平坦化を図ると共に塗布
ガラス膜のクラックをなくし、歩留り、信頼性の向上を
図ることを目的としたものである。
多層配線を有する半導体装置の平坦化を図ると共に塗布
ガラス膜のクラックをなくし、歩留り、信頼性の向上を
図ることを目的としたものである。
本発明の半導体装置の製造方法は、多層配線構造を有
する半導体装置において、半導体基板上方に複数の第１
金属配線を形成する工程、前記第１金属配線上に有機シ
ラン化合物及び酸素を含んだガスを反応させた第１の気
相成長酸化膜を積層させる工程、前記第１の気相成長酸
化膜上に有機シラン化合物及びオゾンを含んだガスを反
応させた第２の気相成長酸化膜を積層させる工程、前記
第１の気相成長酸化膜の一部を露出させるまで前記第２
の気相成長酸化膜をエッチバックする工程、しかる後に
前記第１及び第２の気相成長酸化膜上に塗布膜を被膜
し、熱処理を行う工程を有することを特徴とする。
する半導体装置において、半導体基板上方に複数の第１
金属配線を形成する工程、前記第１金属配線上に有機シ
ラン化合物及び酸素を含んだガスを反応させた第１の気
相成長酸化膜を積層させる工程、前記第１の気相成長酸
化膜上に有機シラン化合物及びオゾンを含んだガスを反
応させた第２の気相成長酸化膜を積層させる工程、前記
第１の気相成長酸化膜の一部を露出させるまで前記第２
の気相成長酸化膜をエッチバックする工程、しかる後に
前記第１及び第２の気相成長酸化膜上に塗布膜を被膜
し、熱処理を行う工程を有することを特徴とする。
また、前記第１金属配線は、アスペクト比が0.7以上
の配線間隔を有することを特徴とする。
の配線間隔を有することを特徴とする。
また、前記有機シラン化合物は、［Si（OC2H5）４］
であることを特徴とする。また、多層配線構造を有する
半導体装置の製造方法であって、半導体装置基板上方に
複数の第１金属配線を形成する工程、前記第１金属配線
上に有機シラン化合物及び酸素を含んだガスを反応させ
た第１の気相成長酸化膜を積層させる工程、前記第１の
気相成長酸化膜上に有機シラン化合物及びオゾンを含ん
だガスを反応させた第２の気相成長酸化膜を積層させる
工程、前記第１の気相成長酸化膜の一部を露出させるま
で前記第２の気相成長酸化膜をエッチバックする工程、
前記第１及び第２の気相成長酸化膜上に塗布膜を被膜し
熱処理を行う工程、前記塗布膜をエッチバックする工
程、第３の気相成長酸化膜を形成したのち、前記第１金
属配線上に形成された各膜を貫通する選択的スルーホー
ルを開孔し第２金属配線を形成する工程を有することを
特徴とする。
であることを特徴とする。また、多層配線構造を有する
半導体装置の製造方法であって、半導体装置基板上方に
複数の第１金属配線を形成する工程、前記第１金属配線
上に有機シラン化合物及び酸素を含んだガスを反応させ
た第１の気相成長酸化膜を積層させる工程、前記第１の
気相成長酸化膜上に有機シラン化合物及びオゾンを含ん
だガスを反応させた第２の気相成長酸化膜を積層させる
工程、前記第１の気相成長酸化膜の一部を露出させるま
で前記第２の気相成長酸化膜をエッチバックする工程、
前記第１及び第２の気相成長酸化膜上に塗布膜を被膜し
熱処理を行う工程、前記塗布膜をエッチバックする工
程、第３の気相成長酸化膜を形成したのち、前記第１金
属配線上に形成された各膜を貫通する選択的スルーホー
ルを開孔し第２金属配線を形成する工程を有することを
特徴とする。
また、多層配線構造を有する半導体装置において、半
導体基板上方に複数の第１金属配線を形成する工程、前
記第１金属配線上に有機シラン化合物及び酸素を含んだ
ガスを反応させた第１の気相成長酸化膜を積層させる工
程、前記第１の気相成長酸化膜上に有機シラン化合物及
びオゾンを含んだガスを反応させた第２の気相成長酸化
膜を積層させる工程、前記第１の気相成長酸化膜の一部
を露出させるまで前記第２の気相成長酸化膜をエッチバ
ックする工程、前記第１及び第２の気相成長酸化膜上に
塗布膜を被着し、熱処理を行う工程、前記第１金属配線
上に形成された各膜を貫通して前記第１金属配線に達す
るスルーホールを形成する工程、前記スルーホール及び
前記塗布膜上に第２金属配線を延在させる工程を有する
ことを特徴とする。
導体基板上方に複数の第１金属配線を形成する工程、前
記第１金属配線上に有機シラン化合物及び酸素を含んだ
ガスを反応させた第１の気相成長酸化膜を積層させる工
程、前記第１の気相成長酸化膜上に有機シラン化合物及
びオゾンを含んだガスを反応させた第２の気相成長酸化
膜を積層させる工程、前記第１の気相成長酸化膜の一部
を露出させるまで前記第２の気相成長酸化膜をエッチバ
ックする工程、前記第１及び第２の気相成長酸化膜上に
塗布膜を被着し、熱処理を行う工程、前記第１金属配線
上に形成された各膜を貫通して前記第１金属配線に達す
るスルーホールを形成する工程、前記スルーホール及び
前記塗布膜上に第２金属配線を延在させる工程を有する
ことを特徴とする。
また、前記第１金属配線は、アスペクト比が0.7以上
の配線間隔を有することを特徴とする。
の配線間隔を有することを特徴とする。
また、前記有機シラン化合物は、［Si（OC2H5）４］
であることを特徴とする。
であることを特徴とする。
また、前記第１金属配線上の有機シラン化合物及び酸
素を含んだガスを反応させた第１の気相成長酸化膜を積
層させる工程は、［Si（CO2H5）４］を酸素と反応させ
気相成長させることを特徴とする。
素を含んだガスを反応させた第１の気相成長酸化膜を積
層させる工程は、［Si（CO2H5）４］を酸素と反応させ
気相成長させることを特徴とする。
本発明の一実施例を、第１図に基づいて詳細に説明す
る。サブミクロンルールのA12層構造のSiゲートCMOS−I
Cに適用した場合に於いて、トランジスタや抵抗等の半
導体素子が作り込まれたシリコン基板11上の選択熱酸化
や気相成長によるフィールド酸化膜12が形成され、電極
取り出しの為コンタクトホールを開孔し、Cuを0.5％程
度含んだA1合金を約0.7μｍの厚みでスパッタリング
し、フォトリソ後Cl2ガスでドライエッチングし、最小
寸法が0.8〜1.2μｍでほぼ垂直に側面が形成された第１
の金属配線13を施した。次に層間絶縁膜として、まず平
行平板気相成長装置により370〜400℃でTEOS〔Si（OC2H
5）４〕とO2を反応ガスとし約2torrのプラズマ中で第１
のシリコン酸化膜14を約0.6μｍ成長させた。連続してT
EOSとオゾンを気相反応させ、0.4μｍの第２のシリコン
酸化膜15を積層した（第１図（ａ））。続いて、CHF3と
Heガスを含んだドライエッチャーで0.4μｍ程度異方性
エッチングしてから、塗布ガラス膜16を塗布し400℃で
アニールした後、スルーホールを形成してA1合金を約1.
0μｍの厚みでスパッタリングし、これをフォトエッチ
ングし第２の金属配線17とした（第１図（ｂ））。その
後シベーション膜を積層し、外部電極取り出し用のパッ
ド部を開孔した。
る。サブミクロンルールのA12層構造のSiゲートCMOS−I
Cに適用した場合に於いて、トランジスタや抵抗等の半
導体素子が作り込まれたシリコン基板11上の選択熱酸化
や気相成長によるフィールド酸化膜12が形成され、電極
取り出しの為コンタクトホールを開孔し、Cuを0.5％程
度含んだA1合金を約0.7μｍの厚みでスパッタリング
し、フォトリソ後Cl2ガスでドライエッチングし、最小
寸法が0.8〜1.2μｍでほぼ垂直に側面が形成された第１
の金属配線13を施した。次に層間絶縁膜として、まず平
行平板気相成長装置により370〜400℃でTEOS〔Si（OC2H
5）４〕とO2を反応ガスとし約2torrのプラズマ中で第１
のシリコン酸化膜14を約0.6μｍ成長させた。連続してT
EOSとオゾンを気相反応させ、0.4μｍの第２のシリコン
酸化膜15を積層した（第１図（ａ））。続いて、CHF3と
Heガスを含んだドライエッチャーで0.4μｍ程度異方性
エッチングしてから、塗布ガラス膜16を塗布し400℃で
アニールした後、スルーホールを形成してA1合金を約1.
0μｍの厚みでスパッタリングし、これをフォトエッチ
ングし第２の金属配線17とした（第１図（ｂ））。その
後シベーション膜を積層し、外部電極取り出し用のパッ
ド部を開孔した。
このようにしてなる半導体装置は、第１の金属配線13
のスペース部の層間絶縁膜の平坦性が改善され、よって
ここに入る塗布ガラスの液溜まり厚みは0.4μｍ以下と
なりクラックの発生は皆無となった。この他更にコンタ
ミネーションの多い塗布ガラス膜16をエッチバックし、
再び気相成長シリコン酸化膜を堆積させスルーホール開
孔して、第２の金属配線17を形成したものも試作した
が、平坦性、信頼性をより向上することができた。又エ
ッチバックは、CHF3ガスのほかにCF4、C2F6でも代用で
き、エッチングは等方性でも良い。又Arスパッタエッチ
を用いたエッチバックでも活用が出来る。
のスペース部の層間絶縁膜の平坦性が改善され、よって
ここに入る塗布ガラスの液溜まり厚みは0.4μｍ以下と
なりクラックの発生は皆無となった。この他更にコンタ
ミネーションの多い塗布ガラス膜16をエッチバックし、
再び気相成長シリコン酸化膜を堆積させスルーホール開
孔して、第２の金属配線17を形成したものも試作した
が、平坦性、信頼性をより向上することができた。又エ
ッチバックは、CHF3ガスのほかにCF4、C2F6でも代用で
き、エッチングは等方性でも良い。又Arスパッタエッチ
を用いたエッチバックでも活用が出来る。
本発明は、MOSICの層間絶縁膜に限らずバイポーラやD
MOS及びこれらを組み合わせたICにも適用できる。更に
金属配線としては、A1合金に限られず、他金属、ケイ化
物や半導体物質でもよく、この他平坦化、コンタクトバ
リヤーの為にTi、Ｗ、Co、Mo等の高融点金属あるいはそ
の窒化物、ケイ化物および合金膜を積層化したものでも
応用可能である。
MOS及びこれらを組み合わせたICにも適用できる。更に
金属配線としては、A1合金に限られず、他金属、ケイ化
物や半導体物質でもよく、この他平坦化、コンタクトバ
リヤーの為にTi、Ｗ、Co、Mo等の高融点金属あるいはそ
の窒化物、ケイ化物および合金膜を積層化したものでも
応用可能である。
以上の様に本発明によれば、MOSLSI等の金属間の層間
絶縁膜として、有機シランを気相反応させたシリコン酸
化膜をエッチバックし、その後に塗布ガラス膜を積層す
ることにより、該絶縁膜のクラック、剥離をなくし、歩
留り、信頼性の向上がなされるもので、微細化された金
属配線の多層化も容易になり、より集積化、多機能化さ
れた半導体装置の供給に寄与出来るものである。
絶縁膜として、有機シランを気相反応させたシリコン酸
化膜をエッチバックし、その後に塗布ガラス膜を積層す
ることにより、該絶縁膜のクラック、剥離をなくし、歩
留り、信頼性の向上がなされるもので、微細化された金
属配線の多層化も容易になり、より集積化、多機能化さ
れた半導体装置の供給に寄与出来るものである。
第１図（ａ）（ｂ）は、本発明による半導体装置の実施
例を示す概略断面図である。 第２図は、従来の半導体装置に係わる概略断面図であ
る。 11、21……シリコン基板 12、22……フィールド酸化膜 13、23……第１の金属配線 14、24……第１のシリコン酸化膜 15、25……第２のシリコン酸化膜 16、26……塗布ガラス膜 17、27……第２の金属配線
例を示す概略断面図である。 第２図は、従来の半導体装置に係わる概略断面図であ
る。 11、21……シリコン基板 12、22……フィールド酸化膜 13、23……第１の金属配線 14、24……第１のシリコン酸化膜 15、25……第２のシリコン酸化膜 16、26……塗布ガラス膜 17、27……第２の金属配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/768 H01L 21/31 - 21/32
Claims (8)
- 【請求項１】多層配線構造を有する半導体装置におい
て、半導体基板上方に複数の第１金属配線を形成する工
程、前記第１金属配線上に有機シラン化合物及び酸素を
含んだガスを反応させた第１の気相成長酸化膜を積層さ
せる工程、前記第１の気相成長酸化膜上に有機シラン化
合物及びオゾンを含んだガスを反応させた第２の気相成
長酸化膜を積層させる工程、前記第１の気相成長酸化膜
の一部を露出させるまで前記第２の気相成長酸化膜をエ
ッチバックする工程、しかる後に前記第１及び第２の気
相成長酸化膜上に塗布膜を被膜し、熱処理を行う工程を
有することを特徴とする半導体装置の製造方法。 - 【請求項２】前記第１金属配線は、アスペクト比が0.7
以上の配線間隔を有することを特徴とする請求項１記載
の半導体装置の製造方法。 - 【請求項３】前記有機シラン化合物は、［Si（OC2H5）
４］であることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項４】多層配線構造を有する半導体装置の製造方
法であって、半導体装置基板上方に複数の第１金属配線
を形成する工程、前記第１金属配線上に有機シラン化合
物及び酸素を含んだガスを反応させた第１の気相成長酸
化膜を積層させる工程、前記第１の気相成長酸化膜上に
有機シラン化合物及びオゾンを含んだガスを反応させた
第２の気相成長酸化膜を積層させる工程、前記第１の気
相成長酸化膜の一部を露出させるまで前記第２の気相成
長酸化膜をエッチバックする工程、前記第１及び第２の
気相成長酸化膜上に塗布膜を被膜し熱処理を行う工程、
前記塗布膜をエッチバックする工程、第３の気相成長酸
化膜を形成したのち、前記第１金属配線上に形成された
各膜を貫通する選択的スルーホールを開孔し第２金属配
線を形成する工程を有することを特徴とする半導体装置
の製造方法。 - 【請求項５】多層配線構造を有する半導体装置におい
て、半導体基板上方に複数の第１金属配線を形成する工
程、前記第１金属配線上に有機シラン化合物及び酸素を
含んだガスを反応させた第１の気相成長酸化膜を積層さ
せる工程、前記第１の気相成長酸化膜上に有機シラン化
合物及びオゾンを含んだガスを反応させた第２の気相成
長酸化膜を積層させる工程、前記第１の気相成長酸化膜
の一部を露出させるまで前記第２の気相成長酸化膜をエ
ッチバックする工程、前記第１及び第２の気相成長酸化
膜上に塗布膜を被着し、熱処理を行う工程、前記第１金
属配線上に形成された各膜を貫通して前記第１金属配線
に達するスルーホールを形成する工程、前記スルーホー
ル及び前記塗布膜上に第２金属配線を延在させる工程を
有することを特徴とする半導体装置の製造方法。 - 【請求項６】前記第１金属配線は、アスペクト比が0.7
以上の配線間隔を有することを特徴とする請求項５記載
の半導体装置の製造方法。 - 【請求項７】前記有機シラン化合物は、［Si（OC2H5）
４］であることを特徴とする請求項５記載の半導体装置
の製造方法。 - 【請求項８】前記第１金属配線上の有機シラン化合物及
び酸素を含んだガスを反応させた第１の気相成長酸化膜
を積層させる工程は、［Si（CO2H5）４］を酸素と反応
させ気相成長させることを特徴とする請求項１記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63295079A JP2850341B2 (ja) | 1988-11-22 | 1988-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63295079A JP2850341B2 (ja) | 1988-11-22 | 1988-11-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02140957A JPH02140957A (ja) | 1990-05-30 |
| JP2850341B2 true JP2850341B2 (ja) | 1999-01-27 |
Family
ID=17816047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63295079A Expired - Lifetime JP2850341B2 (ja) | 1988-11-22 | 1988-11-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2850341B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0516334A3 (en) * | 1991-05-30 | 1992-12-09 | American Telephone And Telegraph Company | Method of etching a window in a dielectric layer on an integrated circuit and planarization thereof |
| KR100571254B1 (ko) * | 1996-12-28 | 2006-08-23 | 주식회사 하이닉스반도체 | 반도체소자의산화막형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62295437A (ja) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | 多層配線形成法 |
-
1988
- 1988-11-22 JP JP63295079A patent/JP2850341B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| Ｐｒｏｃｅｅｄｉｎｇｓ １９８８ ＶＬＳＩ Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｃｏｎｆｅｒｅｎｃｅ，ｐ．４１９−ｐ．４２５ |
| 日経マイクロデバイス １９８７年８月号，ｐ．１２５−ｐ．１３３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02140957A (ja) | 1990-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| JP2845788B2 (ja) | コンタクトホールのプラグ形成方法 | |
| JPH0897209A (ja) | 半導体装置およびその製造方法 | |
| US20030020165A1 (en) | Semiconductor device, and method for manufacturing the same | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH0330992B2 (ja) | ||
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| JP3040177B2 (ja) | 半導体素子の配線形成方法 | |
| JPH01243553A (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JP2002184858A (ja) | 半導体素子の製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JP2753098B2 (ja) | 半導体装置の製造方法 | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP2827690B2 (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH0235731A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |