JP2847688B2 - プログラム変換装置およびプロセッサ - Google Patents
プログラム変換装置およびプロセッサInfo
- Publication number
- JP2847688B2 JP2847688B2 JP5126213A JP12621393A JP2847688B2 JP 2847688 B2 JP2847688 B2 JP 2847688B2 JP 5126213 A JP5126213 A JP 5126213A JP 12621393 A JP12621393 A JP 12621393A JP 2847688 B2 JP2847688 B2 JP 2847688B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- variable
- bit length
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/447—Target code generation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
- Executing Machine-Instructions (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高級言語プログラムを機
械語プログラムに変換するプログラム変換装置、及び、
その機械語プログラムを実行するプロセッサに関する。
械語プログラムに変換するプログラム変換装置、及び、
その機械語プログラムを実行するプロセッサに関する。
【０００２】
【従来の技術】近年の電子技術の発展により、マイクロ
コンピュータ等の情報処理装置が普及し、あらゆる分野
で用いられている。従来のプロセッサは、命令の種類が
豊富なことを特徴とするCISCプロセッサ（Complex Inst
ruction Set Computer）と、命令の種類を限定して高速
さを特徴とするRISCプロセッサ（Reduced Instruction
Set Computer）とに大別できる。例えば、TRONやMC6804
0などは前者であり、SPARCやMIPSなどは後者である。こ
れらのプロセッサについては、３２ビット幅の複数のレ
ジスタと３２ビット幅の演算器を持つプロセッサが現在
主流である。
コンピュータ等の情報処理装置が普及し、あらゆる分野
で用いられている。従来のプロセッサは、命令の種類が
豊富なことを特徴とするCISCプロセッサ（Complex Inst
ruction Set Computer）と、命令の種類を限定して高速
さを特徴とするRISCプロセッサ（Reduced Instruction
Set Computer）とに大別できる。例えば、TRONやMC6804
0などは前者であり、SPARCやMIPSなどは後者である。こ
れらのプロセッサについては、３２ビット幅の複数のレ
ジスタと３２ビット幅の演算器を持つプロセッサが現在
主流である。
【０００３】３２ビットのCISCプロセッサでは、CISCプ
ロセッサが持つ全てのレジスタに対する全ての演算命令
で３種類のデータ幅（８ビット、１６ビットおよび３２
ビット）の取り扱いができるようになっている。これに
対応して、CISCプロセッサの機械語プログラムを生成す
るコンパイラ（以下、CISC用コンパイラ）は、データ幅
に合わせて種々の命令（コード）を生成する。例えば、
８ビット幅の文字型のデータ変数や、１６ビット幅の短
整数型のデータ変数を３２ビット幅のレジスタに格納す
る命令を生成する場合、それぞれのデータ変数を３２ビ
ットレジスタの下位８ビット、下位１６ビットに格納し
てそれぞれ上位２４ビット、上位１６ビットを更新しな
いような命令（コード）を生成する。
ロセッサが持つ全てのレジスタに対する全ての演算命令
で３種類のデータ幅（８ビット、１６ビットおよび３２
ビット）の取り扱いができるようになっている。これに
対応して、CISCプロセッサの機械語プログラムを生成す
るコンパイラ（以下、CISC用コンパイラ）は、データ幅
に合わせて種々の命令（コード）を生成する。例えば、
８ビット幅の文字型のデータ変数や、１６ビット幅の短
整数型のデータ変数を３２ビット幅のレジスタに格納す
る命令を生成する場合、それぞれのデータ変数を３２ビ
ットレジスタの下位８ビット、下位１６ビットに格納し
てそれぞれ上位２４ビット、上位１６ビットを更新しな
いような命令（コード）を生成する。
【０００４】CISCプロセッサは、CISC用コンパイラによ
って生成された機械語プログラムを実行するが、CISCプ
ロセッサが持つ全てのレジスタに対する全ての演算命令
で３種類のデータ幅（８ビット、１６ビットおよび３２
ビット）が指定されるようになっているため、命令の数
が極めて多くなる。その結果として、それらの命令を解
読して実行するためのハードウェアが大きく、かつ、複
雑になるという短所を有している。この短所は、従来の
プロセッサにおける命令数を減らしたRISCプロセッサに
よって解決されている。
って生成された機械語プログラムを実行するが、CISCプ
ロセッサが持つ全てのレジスタに対する全ての演算命令
で３種類のデータ幅（８ビット、１６ビットおよび３２
ビット）が指定されるようになっているため、命令の数
が極めて多くなる。その結果として、それらの命令を解
読して実行するためのハードウェアが大きく、かつ、複
雑になるという短所を有している。この短所は、従来の
プロセッサにおける命令数を減らしたRISCプロセッサに
よって解決されている。
【０００５】一方、RISCプロセッサでは命令の種類が限
定され、３２ビット幅のレジスタの下位８ビットあるい
は下位１６ビットのみを更新するような命令は持たな
い。このため、RISC用コンパイラは、レジスタに８ビッ
ト幅の文字型のデータ変数や１６ビット幅の短整数型の
データ変数を格納する命令を生成する場合でも、レジス
タの３２ビット全てを更新するような命令（コード）を
生成する。
定され、３２ビット幅のレジスタの下位８ビットあるい
は下位１６ビットのみを更新するような命令は持たな
い。このため、RISC用コンパイラは、レジスタに８ビッ
ト幅の文字型のデータ変数や１６ビット幅の短整数型の
データ変数を格納する命令を生成する場合でも、レジス
タの３２ビット全てを更新するような命令（コード）を
生成する。
【０００６】さらに、RISC用コンパイラは、レジスタに
８ビット幅の文字型のデータ変数や１６ビット幅の短整
数型のデータ変数を格納したレジスタを更新する命令の
後に、そのレジスタのそれぞれ上位２４ビットおよび上
位１６ビットを補正して、８ビット幅の文字型のデータ
変数や１６ビット幅の短整数型のデータ変数で表現でき
る範囲内に値を修正する命令を生成する必要が生じる。
８ビット幅の文字型のデータ変数や１６ビット幅の短整
数型のデータ変数を格納したレジスタを更新する命令の
後に、そのレジスタのそれぞれ上位２４ビットおよび上
位１６ビットを補正して、８ビット幅の文字型のデータ
変数や１６ビット幅の短整数型のデータ変数で表現でき
る範囲内に値を修正する命令を生成する必要が生じる。
【０００７】これはデータ変数の演算によって生じる可
能性のあるオーバーフローを補償するためである。即
ち、符号付き文字型データ変数は、-128から+127まで、
符号なし文字型データ変数は、0から+255まで、符号付
き短整数型データ変数は、-32768から+32767まで、符号
なし短整数型データ変数は、0から+65535まで、がそれ
ぞれの型のデータ変数が表現できる範囲である（数値は
すべて十進数）。ところが、３２ビット幅のレジスタの
中ではこれらのデータ変数が格納されて演算されると上
記の範囲を超えることがある。例えば、+127の値が格納
された符号付き文字型データ変数に割り当てられたレジ
スタに２を加える演算を行うとレジスタの値は+129にな
り、このレジスタは符号付き文字型データ変数として正
しい値を保持しなくなる。
能性のあるオーバーフローを補償するためである。即
ち、符号付き文字型データ変数は、-128から+127まで、
符号なし文字型データ変数は、0から+255まで、符号付
き短整数型データ変数は、-32768から+32767まで、符号
なし短整数型データ変数は、0から+65535まで、がそれ
ぞれの型のデータ変数が表現できる範囲である（数値は
すべて十進数）。ところが、３２ビット幅のレジスタの
中ではこれらのデータ変数が格納されて演算されると上
記の範囲を超えることがある。例えば、+127の値が格納
された符号付き文字型データ変数に割り当てられたレジ
スタに２を加える演算を行うとレジスタの値は+129にな
り、このレジスタは符号付き文字型データ変数として正
しい値を保持しなくなる。
【０００８】そこでRISC用コンパイラは、これを補償す
るためにレジスタの内容が演算によって更新されるたび
に、符号付き文字型データ変数では、２４ビット左シフ
ト命令と２４ビット算術右シフト命令を、符号なし文字
型データ変数では、２４ビット左シフト命令と２４ビッ
ト論理右シフト命令を、符号付き短整数型データ変数で
は、１６ビット左シフト命令と１６ビット算術右シフト
命令を、符号なし短整数型データ変数では、１６ビット
左シフト命令と１６ビット論理右シフト命令を、それぞ
れ補正用命令として無条件に挿入したコードを生成す
る。ここで左シフトは最上位ビット方向のシフトを、算
術右シフトは最上位ビット入力を最上位ビットのコピー
とする最下位ビット方向のシフトを、論理右シフトは最
上位ビット入力をゼロとする最下位ビット方向のシフト
を表す。上記の例では、+129（二進数で100000001）の
値が格納されたレジスタは２４ビット左シフトされる過
程で上位の１がこぼれ、２４ビット算術右シフトによっ
て値が１となる。
るためにレジスタの内容が演算によって更新されるたび
に、符号付き文字型データ変数では、２４ビット左シフ
ト命令と２４ビット算術右シフト命令を、符号なし文字
型データ変数では、２４ビット左シフト命令と２４ビッ
ト論理右シフト命令を、符号付き短整数型データ変数で
は、１６ビット左シフト命令と１６ビット算術右シフト
命令を、符号なし短整数型データ変数では、１６ビット
左シフト命令と１６ビット論理右シフト命令を、それぞ
れ補正用命令として無条件に挿入したコードを生成す
る。ここで左シフトは最上位ビット方向のシフトを、算
術右シフトは最上位ビット入力を最上位ビットのコピー
とする最下位ビット方向のシフトを、論理右シフトは最
上位ビット入力をゼロとする最下位ビット方向のシフト
を表す。上記の例では、+129（二進数で100000001）の
値が格納されたレジスタは２４ビット左シフトされる過
程で上位の１がこぼれ、２４ビット算術右シフトによっ
て値が１となる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
従来技術によれば、文字型データ変数または短整数型デ
ータ変数を使用するプログラムは、RISCコンパイラによ
ってコンパイルされた結果、上記補正命令が頻出するこ
とになるので機械語プログラムのコードサイズが増加
し、かつ、RISCプロセッサにおけるプログラムの処理時
間が長くなるという問題点を有している。
従来技術によれば、文字型データ変数または短整数型デ
ータ変数を使用するプログラムは、RISCコンパイラによ
ってコンパイルされた結果、上記補正命令が頻出するこ
とになるので機械語プログラムのコードサイズが増加
し、かつ、RISCプロセッサにおけるプログラムの処理時
間が長くなるという問題点を有している。
【００１０】加えて、オーバーフローが発生し得ないプ
ログラムを実行する場合、または、プログラマがデータ
変数毎にその値域を把握してオーバーフローを回避する
場合には、上記の補正命令による効果は皆無であるとい
う問題点がある。さらに、レジスタのビット幅が整数型
変数のビット幅を超えるシステムでは、文字型データ変
数や短整数型データ変数だけではなく整数型データ変数
でも同一の問題点を招き、通常整数型が最も頻繁に用い
られるためコードサイズの増加および実行速度の低下の
度合いはともに著しくなるという問題点を有している。
ログラムを実行する場合、または、プログラマがデータ
変数毎にその値域を把握してオーバーフローを回避する
場合には、上記の補正命令による効果は皆無であるとい
う問題点がある。さらに、レジスタのビット幅が整数型
変数のビット幅を超えるシステムでは、文字型データ変
数や短整数型データ変数だけではなく整数型データ変数
でも同一の問題点を招き、通常整数型が最も頻繁に用い
られるためコードサイズの増加および実行速度の低下の
度合いはともに著しくなるという問題点を有している。
【００１１】プログラマがオーバーフローを回避できな
いかもしくはオーバーフローを意識しない場合は、上述
の補正命令は効果を発揮する。しかし、補正が左シフト
命令と算術または論理右シフト命令とによって構成され
るため、特にレジスタのビット幅が整数型データ変数の
ビット幅を超えるシステムではコードサイズの増加とプ
ログラムの実行速度の低下に及ぼす影響が大きいという
問題点を有している。
いかもしくはオーバーフローを意識しない場合は、上述
の補正命令は効果を発揮する。しかし、補正が左シフト
命令と算術または論理右シフト命令とによって構成され
るため、特にレジスタのビット幅が整数型データ変数の
ビット幅を超えるシステムではコードサイズの増加とプ
ログラムの実行速度の低下に及ぼす影響が大きいという
問題点を有している。
【００１２】本発明はかかる問題点に鑑み、データ変数
のオーバーフローが発生し得ないプログラムを実行する
場合、またはプログラマがデータ変数毎にその値域を把
握してオーバーフローを回避する場合には、そのデータ
変数の型にかかわらず機械語プログラムのコードサイズ
が増加させないプログラム変換装置、及び、生成された
プログラムの実行速度の低下させないプロセッサを提供
することを目的とする。
のオーバーフローが発生し得ないプログラムを実行する
場合、またはプログラマがデータ変数毎にその値域を把
握してオーバーフローを回避する場合には、そのデータ
変数の型にかかわらず機械語プログラムのコードサイズ
が増加させないプログラム変換装置、及び、生成された
プログラムの実行速度の低下させないプロセッサを提供
することを目的とする。
【００１３】
【課題を解決するための手段】上記の課題を解決するた
め本発明のプログラム変換装置は、データのビット長Ｍ
よりも大きいビット長Ｎをもつアドレスを扱うプロセッ
サを対象とし、高級言語プログラムに基づいて機械語命
令を生成するプログラム変換装置であって、利用者によ
り指定された指示であって、演算命令に関するオーバー
フロー補償をするかしないかを示す指示を保持するオプ
ション指示手段と、オペランドで指定されるデータ変数
の有効ビット長がレジスタのビット長Ｎよりも小さく、
かつ、その有効ビット長を越えてオーバーフローを生じ
得る演算を内容とする機械語命令を生成する際に、オプ
ション保持手段が補償すべき指示を保持している場合に
は、当該機械語命令の演算対象となるデータ変数の型を
判別し、その判別結果に応じてオーバーフローを補償す
る補正命令を生成する生成手段とを備えている。
め本発明のプログラム変換装置は、データのビット長Ｍ
よりも大きいビット長Ｎをもつアドレスを扱うプロセッ
サを対象とし、高級言語プログラムに基づいて機械語命
令を生成するプログラム変換装置であって、利用者によ
り指定された指示であって、演算命令に関するオーバー
フロー補償をするかしないかを示す指示を保持するオプ
ション指示手段と、オペランドで指定されるデータ変数
の有効ビット長がレジスタのビット長Ｎよりも小さく、
かつ、その有効ビット長を越えてオーバーフローを生じ
得る演算を内容とする機械語命令を生成する際に、オプ
ション保持手段が補償すべき指示を保持している場合に
は、当該機械語命令の演算対象となるデータ変数の型を
判別し、その判別結果に応じてオーバーフローを補償す
る補正命令を生成する生成手段とを備えている。
【００１４】前記生成手段は、オプション保持手段が補
償すべき指示を保持している場合に、生成の対象となる
全機械語命令のうちオーバーフローを生じうる演算命令
を判別する命令判別手段と、命令判別手段により判別さ
れた命令における変数について、その有効なビット長及
び符号ビットの有無を判別する変数判別手段と、符号ビ
ットがある場合には、当該変数を格納するレジスタに対
して判別された有効なビット長よりも上位の全ビットに
符号ビットと同じ論理値を埋める符号拡張処理を内容と
する補正命令を生成する符号拡張命令生成手段と、符号
ビットがない場合には、当該変数を格納するレジスタに
対して判別された有効なビット長よりも上位の全ビット
に論理値０を埋めるゼロ拡張処理を内容とする補正命令
を生成するゼロ拡張命令生成手段とからなっていてもよ
い。
償すべき指示を保持している場合に、生成の対象となる
全機械語命令のうちオーバーフローを生じうる演算命令
を判別する命令判別手段と、命令判別手段により判別さ
れた命令における変数について、その有効なビット長及
び符号ビットの有無を判別する変数判別手段と、符号ビ
ットがある場合には、当該変数を格納するレジスタに対
して判別された有効なビット長よりも上位の全ビットに
符号ビットと同じ論理値を埋める符号拡張処理を内容と
する補正命令を生成する符号拡張命令生成手段と、符号
ビットがない場合には、当該変数を格納するレジスタに
対して判別された有効なビット長よりも上位の全ビット
に論理値０を埋めるゼロ拡張処理を内容とする補正命令
を生成するゼロ拡張命令生成手段とからなっていてもよ
い。
【００１５】前記Ｍは３２、Ｎは３３以上６３以下の整
数であってもよい。前記Ｍは１６、Ｎは１７以上３１以
下の整数であってもよい。前記Ｍは１６、Ｎは２４であ
り、前記変数判別手段は、変数の有効なビット長が１６
又は８の何れであるかを判別するようになっていてもよ
い。また、本発明のプロセッサは、上記のプログラム変
換装置により生成されたプログラムを実行するプロセッ
サであって、ビット長Ｎの複数のレジスタからなるレジ
スタ群と、前記補正命令に従って、レジスタ内のデータ
の有効ビット長をレジスタのビット長Ｎに拡張する補正
手段とを備えている。
数であってもよい。前記Ｍは１６、Ｎは１７以上３１以
下の整数であってもよい。前記Ｍは１６、Ｎは２４であ
り、前記変数判別手段は、変数の有効なビット長が１６
又は８の何れであるかを判別するようになっていてもよ
い。また、本発明のプロセッサは、上記のプログラム変
換装置により生成されたプログラムを実行するプロセッ
サであって、ビット長Ｎの複数のレジスタからなるレジ
スタ群と、前記補正命令に従って、レジスタ内のデータ
の有効ビット長をレジスタのビット長Ｎに拡張する補正
手段とを備えている。
【００１６】前記補正手段は、符号拡張を内容とする補
正命令に従って、当該データ変数を格納するレジスタに
対して判別された有効なビット長よりも上位の全ビット
に符号ビットと同じ論理値を埋める第１の拡張器と、ゼ
ロ拡張を内容とする補正命令に従って、当該データ変数
を格納するレジスタに対して判別された有効なビット長
よりも上位の全ビットに論理値０を埋める第２の拡張器
とからなっていてもよい。
正命令に従って、当該データ変数を格納するレジスタに
対して判別された有効なビット長よりも上位の全ビット
に符号ビットと同じ論理値を埋める第１の拡張器と、ゼ
ロ拡張を内容とする補正命令に従って、当該データ変数
を格納するレジスタに対して判別された有効なビット長
よりも上位の全ビットに論理値０を埋める第２の拡張器
とからなっていてもよい。
【００１７】
【作用】上記の手段により本発明のプログラム変換装置
は、オプション指示手段は、その保持内容に応じて、機
械語命令生成の際に、演算命令に対するオーバーフロー
補償のための補正命令を生成するかしないかを生成手段
に指示する。生成手段は、オペランドで指定されるデー
タ変数の有効ビット長がレジスタのビット長Ｎよりも小
さく、かつ、その有効ビット長を越えてオーバーフロー
を生じ得る演算を内容とする機械語命令を生成する際
に、オプション保持手段が補償すべき指示を保持してい
る場合には、当該機械語命令の演算対象となるデータ変
数の型を判別し、その判別結果に応じてオーバーフロー
を補償する補正命令を生成する。
は、オプション指示手段は、その保持内容に応じて、機
械語命令生成の際に、演算命令に対するオーバーフロー
補償のための補正命令を生成するかしないかを生成手段
に指示する。生成手段は、オペランドで指定されるデー
タ変数の有効ビット長がレジスタのビット長Ｎよりも小
さく、かつ、その有効ビット長を越えてオーバーフロー
を生じ得る演算を内容とする機械語命令を生成する際
に、オプション保持手段が補償すべき指示を保持してい
る場合には、当該機械語命令の演算対象となるデータ変
数の型を判別し、その判別結果に応じてオーバーフロー
を補償する補正命令を生成する。
【００１８】また、前記生成手段において、命令判別手
段により判別されたオーバーフローを生じうる演算命令
における変数について、変数判別手段は、その有効なビ
ット長及び符号ビットの有無を判別する。この判別の結
果、符号拡張命令生成手段は、符号ビットがある場合に
は、当該変数を格納するレジスタに対して判別された有
効なビット長よりも上位の全ビットに符号ビットと同じ
論理値を埋める符号拡張処理を内容とする補正命令を生
成する。また、ゼロ拡張命令生成手段は、符号ビットが
ない場合には、当該変数を格納するレジスタに対して判
別された有効なビット長よりも上位の全ビットに論理値
０を埋めるゼロ拡張処理を内容とする補正命令を生成す
る。
段により判別されたオーバーフローを生じうる演算命令
における変数について、変数判別手段は、その有効なビ
ット長及び符号ビットの有無を判別する。この判別の結
果、符号拡張命令生成手段は、符号ビットがある場合に
は、当該変数を格納するレジスタに対して判別された有
効なビット長よりも上位の全ビットに符号ビットと同じ
論理値を埋める符号拡張処理を内容とする補正命令を生
成する。また、ゼロ拡張命令生成手段は、符号ビットが
ない場合には、当該変数を格納するレジスタに対して判
別された有効なビット長よりも上位の全ビットに論理値
０を埋めるゼロ拡張処理を内容とする補正命令を生成す
る。
【００１９】また、本発明のプロセッサにおいて、補正
手段は、前記補正命令に従ってレジスタ内のデータの有
効ビット長をレジスタのビット長Ｎに拡張する。第１の
拡張器は符号拡張を、第２の拡張器はゼロ拡張を行う。
手段は、前記補正命令に従ってレジスタ内のデータの有
効ビット長をレジスタのビット長Ｎに拡張する。第１の
拡張器は符号拡張を、第２の拡張器はゼロ拡張を行う。
【００２０】
【実施例】図１は本発明の実施例におけるプログラム変
換装置（コンパイラ）及びプロセッサのブロック図を示
すものである。同図において、１は記憶装置で、Ｃ言語
プログラムを格納する。２はコンパイラで、Ｃ言語プロ
グラムを機械語に翻訳する。
換装置（コンパイラ）及びプロセッサのブロック図を示
すものである。同図において、１は記憶装置で、Ｃ言語
プログラムを格納する。２はコンパイラで、Ｃ言語プロ
グラムを機械語に翻訳する。
【００２１】４はハードウェアで、コンパイラ２により
生成されたオブジェクトコードを実行する。コンパイラ
２は、コード生成部５と、オプション指示部６とからな
る。コード生成部５は、Ｃ言語プログラムに基づいてオ
ブジェクトコードを生成する。
生成されたオブジェクトコードを実行する。コンパイラ
２は、コード生成部５と、オプション指示部６とからな
る。コード生成部５は、Ｃ言語プログラムに基づいてオ
ブジェクトコードを生成する。
【００２２】オプション指示部６は、利用者によりオー
バーフロー補償の有無がオプション指定され、コード生
成部５に対して、プログラムにおけるデータ変数の演算
箇所に後述する補正コードを挿入するか否かを指示す
る。またハードウェア４は、マイクロコンピュータ７
と、オブジェクトコード及びプログラムに用いられるデ
ータが格納されるメモリ８とからなり、両者は２４ビッ
トのアドレスバス９と１６ビットのデータバス１０とで
接続される。
バーフロー補償の有無がオプション指定され、コード生
成部５に対して、プログラムにおけるデータ変数の演算
箇所に後述する補正コードを挿入するか否かを指示す
る。またハードウェア４は、マイクロコンピュータ７
と、オブジェクトコード及びプログラムに用いられるデ
ータが格納されるメモリ８とからなり、両者は２４ビッ
トのアドレスバス９と１６ビットのデータバス１０とで
接続される。
【００２３】マイクロコンピュータ７は、アドレスバス
９とデータバス１０とを制御してメモリ８に格納された
命令を逐一読み出すとともにメモリ８に対してデータを
読み書きするバス制御回路１１と、バス制御回路１１か
ら命令を受け取り解読および実行する命令実行回路１２
とからなる。命令実行回路１２は、２４ビットのレジス
タ１３と、レジスタ１３に保持された値を用いて算術論
理演算等を行う２４ビットの演算器１４と、レジスタ１
３に保持された値の下位８ビットを２４ビットに符号拡
張もしくはゼロ拡張する第一拡張器１５と、レジスタ１
３に保持された値の下位１６ビットを２４ビットに符号
拡張もしくはゼロ拡張する第二拡張器１６とを持つ。
９とデータバス１０とを制御してメモリ８に格納された
命令を逐一読み出すとともにメモリ８に対してデータを
読み書きするバス制御回路１１と、バス制御回路１１か
ら命令を受け取り解読および実行する命令実行回路１２
とからなる。命令実行回路１２は、２４ビットのレジス
タ１３と、レジスタ１３に保持された値を用いて算術論
理演算等を行う２４ビットの演算器１４と、レジスタ１
３に保持された値の下位８ビットを２４ビットに符号拡
張もしくはゼロ拡張する第一拡張器１５と、レジスタ１
３に保持された値の下位１６ビットを２４ビットに符号
拡張もしくはゼロ拡張する第二拡張器１６とを持つ。
【００２４】図２、３は、コード生成部５の処理フロー
を示す図である。図２においてステップ２０は、記憶装
置１からＣ言語プログラムを取り出し、構文を文法に照
らして解析して、中間形式の言語で記述された中間命令
及び中間形式文からなる中間ファイルを生成する。ステ
ップ２１は、中間ファイルからデータ変数を抽出して、
それぞれの変数に関する情報を載せた変数テーブル（シ
ンボルテーブル）を作成する。シンボルテーブルの一例
を図４に示す。同図において、シンボル欄はデータ変数
のシンボルを、変数の型欄は変数の符号の有無および整
数型であるか文字型であるかを、バイト数欄はそのデー
タ変数のバイト数を、先頭アドレス欄はメモリに割り付
けられている場合の先頭アドレスを示す。レジスタ欄は
変数にレジスタが割り当てられている場合にそのレジス
タを示す。
を示す図である。図２においてステップ２０は、記憶装
置１からＣ言語プログラムを取り出し、構文を文法に照
らして解析して、中間形式の言語で記述された中間命令
及び中間形式文からなる中間ファイルを生成する。ステ
ップ２１は、中間ファイルからデータ変数を抽出して、
それぞれの変数に関する情報を載せた変数テーブル（シ
ンボルテーブル）を作成する。シンボルテーブルの一例
を図４に示す。同図において、シンボル欄はデータ変数
のシンボルを、変数の型欄は変数の符号の有無および整
数型であるか文字型であるかを、バイト数欄はそのデー
タ変数のバイト数を、先頭アドレス欄はメモリに割り付
けられている場合の先頭アドレスを示す。レジスタ欄は
変数にレジスタが割り当てられている場合にそのレジス
タを示す。
【００２５】ステップ２２は、中間ファイルからコード
生成が未処理の中間命令があるか否かを判定する。あれ
ばステップ２３に進み、なければコード生成が終了す
る。ステップ２３は、中間ファイルから次に処理すべき
順の中間命令を１つ読み出す。ステップ２４は、１つの
中間命令を実現する１つ又は複数の機械語命令を選定す
る。
生成が未処理の中間命令があるか否かを判定する。あれ
ばステップ２３に進み、なければコード生成が終了す
る。ステップ２３は、中間ファイルから次に処理すべき
順の中間命令を１つ読み出す。ステップ２４は、１つの
中間命令を実現する１つ又は複数の機械語命令を選定す
る。
【００２６】ステップ２５は、ステップ２４で選定され
た機械語命令から次に処理すべき順の機械語命令を１つ
指定する。ステップ２６は、指定された１つの機械語命
令（以下、個別命令と呼ぶ）の命令コードを生成する処
理（以下、個別処理と呼ぶ）である。ステップ２７は、
生成された命令が演算命令であるか否か、つまり、オー
バーフローが発生する可能性がある命令か否かを判定す
る。そうであればステップ３０に進み、そうでなければ
ステップ２８に進む。
た機械語命令から次に処理すべき順の機械語命令を１つ
指定する。ステップ２６は、指定された１つの機械語命
令（以下、個別命令と呼ぶ）の命令コードを生成する処
理（以下、個別処理と呼ぶ）である。ステップ２７は、
生成された命令が演算命令であるか否か、つまり、オー
バーフローが発生する可能性がある命令か否かを判定す
る。そうであればステップ３０に進み、そうでなければ
ステップ２８に進む。
【００２７】ステップ２８は、複数の機械語命令のうち
次に処理すべき機械語命令があるか否かを判定する。あ
ればステップ２５に戻り、なければステップ２２に戻
る。図３においてステップ３０は、オプション指示部６
によりオーバーフロー補償をする指示があるか否かを判
定する。あればステップ３１に、なければステップ２８
に進む。
次に処理すべき機械語命令があるか否かを判定する。あ
ればステップ２５に戻り、なければステップ２２に戻
る。図３においてステップ３０は、オプション指示部６
によりオーバーフロー補償をする指示があるか否かを判
定する。あればステップ３１に、なければステップ２８
に進む。
【００２８】ステップ３１は、生成された個別命令に関
して、シンボルテーブルを参照して変数の型を判別す
る。ステップ３２は、変数の型が文字型であるか整数型
であるかを判定し、前者であればステップ３３に、後者
であればステップ３６に進む。ステップ３３は、文字型
変数が符号付きであるか符号なしであるかを判定し、前
者であればステップ３４に、後者であればステップ３５
に進む。
して、シンボルテーブルを参照して変数の型を判別す
る。ステップ３２は、変数の型が文字型であるか整数型
であるかを判定し、前者であればステップ３３に、後者
であればステップ３６に進む。ステップ３３は、文字型
変数が符号付きであるか符号なしであるかを判定し、前
者であればステップ３４に、後者であればステップ３５
に進む。
【００２９】ステップ３４は、符号付き文字型変数を符
号拡張する。つまり、８ビットを２４ビットに符号拡張
する最小語長の命令を生成する。ステップ３５は、符号
なし文字型変数をゼロ拡張する。つまり、８ビットを２
４ビットにゼロ拡張する最小語長の命令を生成する。ス
テップ３６は、整数型変数が符号付きであるか符号なし
であるかを判定し、前者であればステップ３７に、後者
であればステップ３８に進む。
号拡張する。つまり、８ビットを２４ビットに符号拡張
する最小語長の命令を生成する。ステップ３５は、符号
なし文字型変数をゼロ拡張する。つまり、８ビットを２
４ビットにゼロ拡張する最小語長の命令を生成する。ス
テップ３６は、整数型変数が符号付きであるか符号なし
であるかを判定し、前者であればステップ３７に、後者
であればステップ３８に進む。
【００３０】ステップ３７は、符号付き整数型変数を符
号拡張する。つまり、１６ビットを２４ビットに符号拡
張する最小語長の命令を生成する。ステップ３８は、符
号なし整数変数をゼロ拡張する。つまり、１６ビットを
２４ビットにゼロ拡張する最小語長の命令を生成する。
以上のように構成された本実施例のプログラム変換装置
およびプロセッサについて、以下その動作を説明する。
説明を簡潔にするために、Ｃ言語プログラムが次に示す
場合を例にあげる。
号拡張する。つまり、１６ビットを２４ビットに符号拡
張する最小語長の命令を生成する。ステップ３８は、符
号なし整数変数をゼロ拡張する。つまり、１６ビットを
２４ビットにゼロ拡張する最小語長の命令を生成する。
以上のように構成された本実施例のプログラム変換装置
およびプロセッサについて、以下その動作を説明する。
説明を簡潔にするために、Ｃ言語プログラムが次に示す
場合を例にあげる。
【００３１】 このＣ言語プログラムは、コード生成部５によって記憶
装置１から読み出され、Ｃ言語の文法に照らして構文が
解析される。コード生成部５は、解析結果から中間形式
の言語で記述された中間ファイルを生成する（図２のス
テップ２０）。この中間ファイルのイメージを以下に示
す。ただし、ここでは便宜上、中間形式の記述の意味が
わかるように書き直してある。
装置１から読み出され、Ｃ言語の文法に照らして構文が
解析される。コード生成部５は、解析結果から中間形式
の言語で記述された中間ファイルを生成する（図２のス
テップ２０）。この中間ファイルのイメージを以下に示
す。ただし、ここでは便宜上、中間形式の記述の意味が
わかるように書き直してある。
【００３２】中間形式文１： (char a ) 中間形式文２： (unsigned char b ) 中間形式文３： (int c ) 中間形式文４： (unsigned int d ) 中間命令１： (a = a + 1 ) 中間命令２： (b = b + a ) 中間命令３： (c = c + b ) 中間命令４： (d = d + c ) この中間ファイルが入力されると、コード生成部５は、
中間ファイル中のデータ変数（宣言のないものも含め
て）を抽出し、それぞれの変数の型を調査し、必要があ
ればメモリに割り当て、図４に示したシンボルテーブル
を作成する（ステップ２１）。
中間ファイル中のデータ変数（宣言のないものも含め
て）を抽出し、それぞれの変数の型を調査し、必要があ
ればメモリに割り当て、図４に示したシンボルテーブル
を作成する（ステップ２１）。
【００３３】中間形式文１〜４から明示的に宣言された
変数a,b,c,dが抽出される。それぞれの変数は、宣言文
に基づいて変数の型が判別され、シンボルテーブル（図
４参照）に登録されるとともにメモリ上に割り当てられ
る。ここでは、変数a,b,c,dは、それぞれメモリの1000
番地から１バイト、1001番地から１バイト、1002番地か
ら２バイト、1004番地から２バイトの領域に割り当てら
れているものとする。このシンボルテーブルの内容は、
以後変更があれば、その都度ダイナミックにその内容が
書き換えられる。既に示した図４は、この時点における
シンボルテーブルの内容である。
変数a,b,c,dが抽出される。それぞれの変数は、宣言文
に基づいて変数の型が判別され、シンボルテーブル（図
４参照）に登録されるとともにメモリ上に割り当てられ
る。ここでは、変数a,b,c,dは、それぞれメモリの1000
番地から１バイト、1001番地から１バイト、1002番地か
ら２バイト、1004番地から２バイトの領域に割り当てら
れているものとする。このシンボルテーブルの内容は、
以後変更があれば、その都度ダイナミックにその内容が
書き換えられる。既に示した図４は、この時点における
シンボルテーブルの内容である。
【００３４】この後、コード生成部５は、中間命令のそ
れぞれについて、以下のようにして対応する機械語命令
を生成する。オーバーフロー補償がある場合と、ない場
合に分けて説明する。 （１）利用者がオーバーフロー補償を行わないことをコ
ンパイラにオプション指定する場合 コード生成部５は、未処理の中間命令のうち先頭の中間
命令を１つ読み出し（ステップ２３）、その中間命令を
実現する１つ又は複数の機械語命令を選定する（ステッ
プ２４）。
れぞれについて、以下のようにして対応する機械語命令
を生成する。オーバーフロー補償がある場合と、ない場
合に分けて説明する。 （１）利用者がオーバーフロー補償を行わないことをコ
ンパイラにオプション指定する場合 コード生成部５は、未処理の中間命令のうち先頭の中間
命令を１つ読み出し（ステップ２３）、その中間命令を
実現する１つ又は複数の機械語命令を選定する（ステッ
プ２４）。
【００３５】ステップ２４における中間命令１を実現す
る１つ又は複数の命令の選定を具体的に説明する。中間
命令１（a = a + 1 ）は「符号付き文字型変数aが割
り当てられている1000番地から１バイトを読み出して、
その内容に１を加算して、1000番地に格納する。」
ことを内容とする。コード生成部５は、この内容を実現
するため上記〜に対応する機械語命令を選定する。
すなわち、アドレス1000番地から１バイトを読み出し
て、データレジスタに格納するmov命令、データレジ
スタの内容に１を加算するadd命令、加算結果をアド
レス1000番地に戻すmov命令、の３つの命令を選定す
る。上記データレジスタは、D0が割り当てられているも
のとする。
る１つ又は複数の命令の選定を具体的に説明する。中間
命令１（a = a + 1 ）は「符号付き文字型変数aが割
り当てられている1000番地から１バイトを読み出して、
その内容に１を加算して、1000番地に格納する。」
ことを内容とする。コード生成部５は、この内容を実現
するため上記〜に対応する機械語命令を選定する。
すなわち、アドレス1000番地から１バイトを読み出し
て、データレジスタに格納するmov命令、データレジ
スタの内容に１を加算するadd命令、加算結果をアド
レス1000番地に戻すmov命令、の３つの命令を選定す
る。上記データレジスタは、D0が割り当てられているも
のとする。
【００３６】さらに、コード生成部５は、オプションの
オーバーフロー補償を指示されていないので、３つの個
別命令を３回のループ処理によって、次の命令１〜命令
３を生成する（ステップ２４〜２８）。 命令１ ： 100000番地 MOVB @1000, D0 命令２ ： 100004番地 ADD #1, D0 命令３ ： 100006番地 MOVB D0, @1000 同様に、中間命令２(b = b + a )からコード生成部５は
次の命令４〜６を生成する。
オーバーフロー補償を指示されていないので、３つの個
別命令を３回のループ処理によって、次の命令１〜命令
３を生成する（ステップ２４〜２８）。 命令１ ： 100000番地 MOVB @1000, D0 命令２ ： 100004番地 ADD #1, D0 命令３ ： 100006番地 MOVB D0, @1000 同様に、中間命令２(b = b + a )からコード生成部５は
次の命令４〜６を生成する。
【００３７】 命令４ ： 100009番地 MOVBU @1001, D1 命令５ ： 10000c番地 ADD D0, D1 命令６ ： 10000d番地 MOVB D1, @1001 中間命令３(c = c + b )からコード生成部５は次の命令
７〜９を生成する。 命令７ ： 100010番地 MOV @1002, D0 命令８ ： 100013番地 ADD D1, D0 命令９ ： 100014番地 MOV D0, @1002 中間命令４(d = d + c )からコード生成部５は次の命令
１０〜１２を生成する。
７〜９を生成する。 命令７ ： 100010番地 MOV @1002, D0 命令８ ： 100013番地 ADD D1, D0 命令９ ： 100014番地 MOV D0, @1002 中間命令４(d = d + c )からコード生成部５は次の命令
１０〜１２を生成する。
【００３８】 命令１０： 100017番地 MOVU @1004, D1 命令１１： 10001b番地 ADD D0, D1 命令１２： 10001c番地 MOV D1, @1004 上記命令１〜１２は、オブジェクトコードを便宜上ニモ
ニック（アセンブリ言語）で表現したものであり、メモ
リ８に格納される際は二進数で表される。上記の数値は
すべて１６進数である。また、命令１から命令１２はメ
モリ８上の100000番地から10001e番地までの３１バイト
に割り付けられているとする。オーバーフローを補償す
るための命令は生成されない。
ニック（アセンブリ言語）で表現したものであり、メモ
リ８に格納される際は二進数で表される。上記の数値は
すべて１６進数である。また、命令１から命令１２はメ
モリ８上の100000番地から10001e番地までの３１バイト
に割り付けられているとする。オーバーフローを補償す
るための命令は生成されない。
【００３９】この後、メモリ８に格納されたこのオブジ
ェクトコードは、マイクロコンピュータ７により次のよ
うに実行される。 （命令１） バス制御回路１１によりメモリ８の001000
番地から変数aの８ビットの値を読み出して２４ビット
に符号拡張し、レジスタ１３の中のD0レジスタに格納す
る。 （命令２） 演算器１４によりレジスタ１３の中のD0レ
ジスタの内容に１を加算して、結果を再びレジスタ１３
の中のD0レジスタに格納する。加算は２４ビット全てで
行う。 （命令３） バス制御回路１１によりレジスタ１３の中
のD0レジスタの内容の下位８ビットをメモリ８の001000
番地に書き込む。 （命令４） バス制御回路１１によりメモリ８の001001
番地から変数bの８ビットの値を読み出して２４ビット
にゼロ拡張し、レジスタ１３の中のD1レジスタに格納す
る。 （命令５） 演算器１４によりレジスタ１３の中のD0レ
ジスタの内容にD1レジスタの内容を加算して、結果を再
びレジスタ１３の中のD1レジスタに格納する。加算前の
D0レジスタには、命令２により更新された変数aの値が
保持されている。加算は２４ビット全てで行う。 （命令６） バス制御回路１１によりレジスタ１３の中
のD1レジスタの内容の下位８ビットをメモリ８の001001
番地に書き込む。 （命令７） バス制御回路１１によりメモリ８の001002
番地から変数cの１６ビットの値を読み出して２４ビッ
トに符号拡張し、レジスタ１３の中のD0レジスタに格納
する。 （命令８） 演算器１４によりレジスタ１３の中のD1レ
ジスタの内容にD0レジスタの内容を加算して、結果を再
びレジスタ１３の中のD0レジスタに格納する。加算前の
D1レジスタには、命令５により更新された変数bの値が
保持されている。加算は２４ビット全てで行う。 （命令９） バス制御回路１１によりレジスタ１３の中
のD0レジスタの内容の下位１６ビットをメモリ８の0010
02番地に書き込む。 （命令１０） バス制御回路１１によりメモリ８の0010
04番地から変数dの１６ビットの値を読み出して２４ビ
ットにゼロ拡張し、レジスタ１３の中のD1レジスタに格
納する。 （命令１１） 演算器１４によりレジスタ１３の中のD0
レジスタの内容にD1レジスタの内容を加算して、結果を
再びレジスタ１３の中のD1レジスタに格納する。加算前
のD0レジスタには、命令８により更新された変数cの値
が保持されている。加算は２４ビット全てで行う。 （命令１２） バス制御回路１１によりレジスタ１３の
中のD1レジスタの内容の下位１６ビットをメモリ８の00
1004番地に書き込む。 このようにしてＣ言語プログラムがコンパイラ２で翻訳
され、生成されたオブジェクトコードがハードウェア４
で実行される。この場合、オーバーフローを補償する命
令が生成されないため、それらによるコードサイズの増
加および実行速度の低下がない。 （２）利用者がオーバーフロー補償を行うことをコンパ
イラにオプション指定する場合 上記（１）の場合とほぼ同じであるが、コード生成部５
の動作で異なる点は、図３のステップ３０において、オ
ーバーフロー補償がある点である。以下、異なる点のみ
説明する。ステップ３０は、個別命令生成時に図２のス
テップ２７において、演算命令の生成である場合のみオ
ーバーフロー補償されるので、（１）における演算命令
生成後の処理が異なることになる。すなわち、異なる点
は、（１）における次の命令生成後の処理である。
ェクトコードは、マイクロコンピュータ７により次のよ
うに実行される。 （命令１） バス制御回路１１によりメモリ８の001000
番地から変数aの８ビットの値を読み出して２４ビット
に符号拡張し、レジスタ１３の中のD0レジスタに格納す
る。 （命令２） 演算器１４によりレジスタ１３の中のD0レ
ジスタの内容に１を加算して、結果を再びレジスタ１３
の中のD0レジスタに格納する。加算は２４ビット全てで
行う。 （命令３） バス制御回路１１によりレジスタ１３の中
のD0レジスタの内容の下位８ビットをメモリ８の001000
番地に書き込む。 （命令４） バス制御回路１１によりメモリ８の001001
番地から変数bの８ビットの値を読み出して２４ビット
にゼロ拡張し、レジスタ１３の中のD1レジスタに格納す
る。 （命令５） 演算器１４によりレジスタ１３の中のD0レ
ジスタの内容にD1レジスタの内容を加算して、結果を再
びレジスタ１３の中のD1レジスタに格納する。加算前の
D0レジスタには、命令２により更新された変数aの値が
保持されている。加算は２４ビット全てで行う。 （命令６） バス制御回路１１によりレジスタ１３の中
のD1レジスタの内容の下位８ビットをメモリ８の001001
番地に書き込む。 （命令７） バス制御回路１１によりメモリ８の001002
番地から変数cの１６ビットの値を読み出して２４ビッ
トに符号拡張し、レジスタ１３の中のD0レジスタに格納
する。 （命令８） 演算器１４によりレジスタ１３の中のD1レ
ジスタの内容にD0レジスタの内容を加算して、結果を再
びレジスタ１３の中のD0レジスタに格納する。加算前の
D1レジスタには、命令５により更新された変数bの値が
保持されている。加算は２４ビット全てで行う。 （命令９） バス制御回路１１によりレジスタ１３の中
のD0レジスタの内容の下位１６ビットをメモリ８の0010
02番地に書き込む。 （命令１０） バス制御回路１１によりメモリ８の0010
04番地から変数dの１６ビットの値を読み出して２４ビ
ットにゼロ拡張し、レジスタ１３の中のD1レジスタに格
納する。 （命令１１） 演算器１４によりレジスタ１３の中のD0
レジスタの内容にD1レジスタの内容を加算して、結果を
再びレジスタ１３の中のD1レジスタに格納する。加算前
のD0レジスタには、命令８により更新された変数cの値
が保持されている。加算は２４ビット全てで行う。 （命令１２） バス制御回路１１によりレジスタ１３の
中のD1レジスタの内容の下位１６ビットをメモリ８の00
1004番地に書き込む。 このようにしてＣ言語プログラムがコンパイラ２で翻訳
され、生成されたオブジェクトコードがハードウェア４
で実行される。この場合、オーバーフローを補償する命
令が生成されないため、それらによるコードサイズの増
加および実行速度の低下がない。 （２）利用者がオーバーフロー補償を行うことをコンパ
イラにオプション指定する場合 上記（１）の場合とほぼ同じであるが、コード生成部５
の動作で異なる点は、図３のステップ３０において、オ
ーバーフロー補償がある点である。以下、異なる点のみ
説明する。ステップ３０は、個別命令生成時に図２のス
テップ２７において、演算命令の生成である場合のみオ
ーバーフロー補償されるので、（１）における演算命令
生成後の処理が異なることになる。すなわち、異なる点
は、（１）における次の命令生成後の処理である。
【００４０】命令２ ： ADD #1, D0 命令５ ： ADD D0, D1 命令８ ： ADD D1, D0 命令１１： ADD D0, D1 これらの命令生成後の処理を以下、説明して行く。
【００４１】（命令２のオーバーフロー補償）命令２の
生成（ステップ２６）後、コード生成部５は、演算命令
であり（図２のステップ２７）、オーバーフロー補償す
べきオプション指定がされている（図３のステップ３
０）ので、シンボルテーブルを参照する。この時点では
図４に示したシンボルテーブルには、変数aのレジスタ
欄にD0レジスタが割り当てられていることが登録されて
いる。その結果、演算対象であるレジスタD0は、符号付
きの文字型変数である変数aであることがわかる（ステ
ップ３１）。したがって、コード生成部５は、命令２の
演算対象である変数aが文字型で（ステップ３２）、符
号付きの変数であるので（ステップ３３）、D0レジスタ
の８ビットデータを２４ビットに符号拡張する最小語長
の命令２’を生成する（ステップ３４）。
生成（ステップ２６）後、コード生成部５は、演算命令
であり（図２のステップ２７）、オーバーフロー補償す
べきオプション指定がされている（図３のステップ３
０）ので、シンボルテーブルを参照する。この時点では
図４に示したシンボルテーブルには、変数aのレジスタ
欄にD0レジスタが割り当てられていることが登録されて
いる。その結果、演算対象であるレジスタD0は、符号付
きの文字型変数である変数aであることがわかる（ステ
ップ３１）。したがって、コード生成部５は、命令２の
演算対象である変数aが文字型で（ステップ３２）、符
号付きの変数であるので（ステップ３３）、D0レジスタ
の８ビットデータを２４ビットに符号拡張する最小語長
の命令２’を生成する（ステップ３４）。
【００４２】命令２’： EXTXB D0 （命令５のオーバーフロー補償）命令５の生成（ステッ
プ２６）後、コード生成部５は、演算命令であり（図２
のステップ２７）、オーバーフロー補償すべきオプショ
ン指定がされている（図３のステップ３０）ので、シン
ボルテーブルを参照する。この時点では図４に示したシ
ンボルテーブルには、変数bのレジスタ欄にD1レジスタ
が割り当てられていることが登録されている。その結
果、演算対象であるレジスタD1は、符号なしの文字型変
数である変数bであることがわかる（ステップ３１）。
したがって、コード生成部５は、命令５の演算対象であ
る変数bが文字型で（ステップ３２）、符号なしの変数
であるので（ステップ３３）、D1レジスタの８ビットデ
ータを２４ビットにゼロ拡張する最小語長の命令５’を
生成する（ステップ３５）。
プ２６）後、コード生成部５は、演算命令であり（図２
のステップ２７）、オーバーフロー補償すべきオプショ
ン指定がされている（図３のステップ３０）ので、シン
ボルテーブルを参照する。この時点では図４に示したシ
ンボルテーブルには、変数bのレジスタ欄にD1レジスタ
が割り当てられていることが登録されている。その結
果、演算対象であるレジスタD1は、符号なしの文字型変
数である変数bであることがわかる（ステップ３１）。
したがって、コード生成部５は、命令５の演算対象であ
る変数bが文字型で（ステップ３２）、符号なしの変数
であるので（ステップ３３）、D1レジスタの８ビットデ
ータを２４ビットにゼロ拡張する最小語長の命令５’を
生成する（ステップ３５）。
【００４３】命令５’： EXTXBU D1 （命令８のオーバーフロー補償）命令８の生成（ステッ
プ２６）後、コード生成部５は、演算命令であり（図２
のステップ２７）、オーバーフロー補償すべきオプショ
ン指定がされている（図３のステップ３０）ので、シン
ボルテーブルを参照する。この時点では図４に示したシ
ンボルテーブルには、変数cのレジスタ欄にD0レジスタ
が割り当てられていることが登録されている。その結
果、演算対象であるレジスタD0は、符号付きの整数型変
数である変数cであることがわかる（ステップ３１）。
したがって、コード生成部５は、命令８の演算対象であ
る変数cが整数型で（ステップ３２）、符号付きの変数
であるので（ステップ３６）、D0レジスタの１６ビット
データを２４ビットに符号拡張する最小語長の命令８’
を生成する（ステップ３７）。
プ２６）後、コード生成部５は、演算命令であり（図２
のステップ２７）、オーバーフロー補償すべきオプショ
ン指定がされている（図３のステップ３０）ので、シン
ボルテーブルを参照する。この時点では図４に示したシ
ンボルテーブルには、変数cのレジスタ欄にD0レジスタ
が割り当てられていることが登録されている。その結
果、演算対象であるレジスタD0は、符号付きの整数型変
数である変数cであることがわかる（ステップ３１）。
したがって、コード生成部５は、命令８の演算対象であ
る変数cが整数型で（ステップ３２）、符号付きの変数
であるので（ステップ３６）、D0レジスタの１６ビット
データを２４ビットに符号拡張する最小語長の命令８’
を生成する（ステップ３７）。
【００４４】命令８’： EXTX D0 （命令１１のオーバーフロー補償）命令１１の生成（ス
テップ２６）後、コード生成部５は、演算命令であり
（図２のステップ２７）、オーバーフロー補償すべきオ
プション指定がされている（図３のステップ３０）の
で、シンボルテーブルを参照する。この時点では図４に
示したシンボルテーブルには、変数dのレジスタ欄にD1
レジスタが割り当てられていることが登録されている。
その結果、演算対象であるレジスタD1は、符号なしの整
数型変数である変数dであることがわかる（ステップ３
１）。したがって、コード生成部５は、命令１１の演算
対象である変数dが整数型で（ステップ３２）、符号な
しの変数であるので（ステップ３６）、D1レジスタの１
６ビットデータを２４ビットに符号拡張する最小語長の
命令１１’を生成する（ステップ３８）。
テップ２６）後、コード生成部５は、演算命令であり
（図２のステップ２７）、オーバーフロー補償すべきオ
プション指定がされている（図３のステップ３０）の
で、シンボルテーブルを参照する。この時点では図４に
示したシンボルテーブルには、変数dのレジスタ欄にD1
レジスタが割り当てられていることが登録されている。
その結果、演算対象であるレジスタD1は、符号なしの整
数型変数である変数dであることがわかる（ステップ３
１）。したがって、コード生成部５は、命令１１の演算
対象である変数dが整数型で（ステップ３２）、符号な
しの変数であるので（ステップ３６）、D1レジスタの１
６ビットデータを２４ビットに符号拡張する最小語長の
命令１１’を生成する（ステップ３８）。
【００４５】命令１１’： EXTXU D1 以上のようにして、結局コード生成部５は次のようなオ
ブジェクトコードを生成する。 命令１ ： 100000番地 MOVB @1000, D0 命令２ ： 100004番地 ADD #1, D0 命令２’ ： 100006番地 EXTXB D0 命令３ ： 100007番地 MOVB D0, @1000 命令４ ： 10000a番地 MOVBU @1001, D1 命令５ ： 10000d番地 ADD D0, D1 命令５’ ： 10000e番地 EXTXBU D1 命令６ ： 10000f番地 MOVB D1, @1001 命令７ ： 100012番地 MOV @1002, D0 命令８ ： 100015番地 ADD D1, D0 命令８’ ： 100016番地 EXTX D0 命令９ ： 100017番地 MOV D0, @1002 命令１０ ： 10001a番地 MOVU @1004, D1 命令１１ ： 10001e番地 ADD D0, D1 命令１１’： 10001f番地 EXTXU D1 命令１２ ： 100020番地 MOV D1, @1004 命令１から命令１２はメモリ８上の100000番地から1000
22番地までの３５バイトに割り付けられているものとす
る。命令２’、命令５’、命令８’、命令１１’が、そ
れぞれ符号付き文字型データ変数a、符号なし文字型デ
ータ変数b、符号付き整数型データ変数c、符号なし整数
型データ変数dの補正命令で、それぞれ命令２、命令
５、命令８、命令１１の加算命令で発生する可能性のあ
るオーバーフローを補償するためのものである。
ブジェクトコードを生成する。 命令１ ： 100000番地 MOVB @1000, D0 命令２ ： 100004番地 ADD #1, D0 命令２’ ： 100006番地 EXTXB D0 命令３ ： 100007番地 MOVB D0, @1000 命令４ ： 10000a番地 MOVBU @1001, D1 命令５ ： 10000d番地 ADD D0, D1 命令５’ ： 10000e番地 EXTXBU D1 命令６ ： 10000f番地 MOVB D1, @1001 命令７ ： 100012番地 MOV @1002, D0 命令８ ： 100015番地 ADD D1, D0 命令８’ ： 100016番地 EXTX D0 命令９ ： 100017番地 MOV D0, @1002 命令１０ ： 10001a番地 MOVU @1004, D1 命令１１ ： 10001e番地 ADD D0, D1 命令１１’： 10001f番地 EXTXU D1 命令１２ ： 100020番地 MOV D1, @1004 命令１から命令１２はメモリ８上の100000番地から1000
22番地までの３５バイトに割り付けられているものとす
る。命令２’、命令５’、命令８’、命令１１’が、そ
れぞれ符号付き文字型データ変数a、符号なし文字型デ
ータ変数b、符号付き整数型データ変数c、符号なし整数
型データ変数dの補正命令で、それぞれ命令２、命令
５、命令８、命令１１の加算命令で発生する可能性のあ
るオーバーフローを補償するためのものである。
【００４６】この後、メモリ８に格納されたこのオブジ
ェクトコードは、マイクロコンピュータ７の次のように
実行される。（１）の場合とほぼ同じなので異なる命令
についてのみ説明する。 （命令２’） 第一拡張器１５によりレジスタ１３の中
のD0レジスタの内容の下位８ビットを符号拡張して、結
果を再びレジスタ１３の中のD0レジスタに格納する。 （命令５’） 第一拡張器１５によりレジスタ１３の中
のD1レジスタの内容の下位８ビットをゼロ拡張して、結
果を再びレジスタ１３の中のD1レジスタに格納する。 （命令８’） 第二拡張器１６によりレジスタ１３の中
のD0レジスタの内容の下位１６ビットを符号拡張して、
結果を再びレジスタ１３の中のD0レジスタに格納する。 （命令１１’） 第二拡張器１６によりレジスタ１３の
中のD1レジスタの内容の下位１６ビットをゼロ拡張し
て、結果を再びレジスタ１３の中のD1レジスタに格納す
る。
ェクトコードは、マイクロコンピュータ７の次のように
実行される。（１）の場合とほぼ同じなので異なる命令
についてのみ説明する。 （命令２’） 第一拡張器１５によりレジスタ１３の中
のD0レジスタの内容の下位８ビットを符号拡張して、結
果を再びレジスタ１３の中のD0レジスタに格納する。 （命令５’） 第一拡張器１５によりレジスタ１３の中
のD1レジスタの内容の下位８ビットをゼロ拡張して、結
果を再びレジスタ１３の中のD1レジスタに格納する。 （命令８’） 第二拡張器１６によりレジスタ１３の中
のD0レジスタの内容の下位１６ビットを符号拡張して、
結果を再びレジスタ１３の中のD0レジスタに格納する。 （命令１１’） 第二拡張器１６によりレジスタ１３の
中のD1レジスタの内容の下位１６ビットをゼロ拡張し
て、結果を再びレジスタ１３の中のD1レジスタに格納す
る。
【００４７】上記の命令２’、５’、８’、１１’によ
りオーバーフローを生じ得る命令２、５、８、１１に対
してオーバーフロー補正がそれぞれ行われる。このよう
にしてＣ言語プログラムがコンパイラ２で翻訳され、生
成されたオブジェクトコードがハードウェア４で実行さ
れる。この場合、整数型データ変数に対してもオーバー
フローを補償する命令８’や命令１１’が生成される
が、文字型データ変数のオーバーフローを補償する命令
２’や命令５’も含めて、それぞれ語長が１バイトの命
令で構成されるため、コードサイズの増加および実行速
度の低下は小さい。以上のように本実施例によれば、利
用者がデータ変数のオーバーフローが発生し得ないプロ
グラムをコンパイルする場合、またはデータ変数毎にそ
の値域を把握してオーバーフローを回避している場合に
は、利用者がオーバーフロー補償を行わないことをコン
パイラ２にオプション指定することにより、そのデータ
変数の型にかかわらずオブジェクトコードのコードサイ
ズが増加せず、またその実行速度も低下しないようにす
ることができる。
りオーバーフローを生じ得る命令２、５、８、１１に対
してオーバーフロー補正がそれぞれ行われる。このよう
にしてＣ言語プログラムがコンパイラ２で翻訳され、生
成されたオブジェクトコードがハードウェア４で実行さ
れる。この場合、整数型データ変数に対してもオーバー
フローを補償する命令８’や命令１１’が生成される
が、文字型データ変数のオーバーフローを補償する命令
２’や命令５’も含めて、それぞれ語長が１バイトの命
令で構成されるため、コードサイズの増加および実行速
度の低下は小さい。以上のように本実施例によれば、利
用者がデータ変数のオーバーフローが発生し得ないプロ
グラムをコンパイルする場合、またはデータ変数毎にそ
の値域を把握してオーバーフローを回避している場合に
は、利用者がオーバーフロー補償を行わないことをコン
パイラ２にオプション指定することにより、そのデータ
変数の型にかかわらずオブジェクトコードのコードサイ
ズが増加せず、またその実行速度も低下しないようにす
ることができる。
【００４８】さらに本実施例によれば、レジスタ１３の
ビット幅（２４ビット）が整数型のビット幅（１６ビッ
ト）を超え、利用者がデータ変数のオーバーフローを回
避できないかもしくはオーバーフローを意識しない場
合、即ち利用者がオーバーフロー補償を行うことをコン
パイラ２にオプション指定する場合でも、コードサイズ
の増加および実行速度の低下の度合いは従来に比べて小
さくなる。
ビット幅（２４ビット）が整数型のビット幅（１６ビッ
ト）を超え、利用者がデータ変数のオーバーフローを回
避できないかもしくはオーバーフローを意識しない場
合、即ち利用者がオーバーフロー補償を行うことをコン
パイラ２にオプション指定する場合でも、コードサイズ
の増加および実行速度の低下の度合いは従来に比べて小
さくなる。
【００４９】なお本実施例は、第一拡張器１５および第
二拡張器１６を演算器１４とは独立に設けているが、第
一拡張器１５および第二拡張器１６の機能を演算器１４
に含めてもよい。また本実施例は、マイクロコンピュー
タ７のアドレスバス９、レジスタ１３、演算器１４、第
一拡張器１５および第二拡張器１６の出力のビット幅を
２４ビットとし、コンパイラ２のコード生成部５で扱う
ポインタ変数のビット幅を２４ビットとしているが、こ
れらを必要とするアドレス空間の広さに対応して１７ビ
ットから３１ビットの任意のビット幅にしてもよい。対
応は次のようになる。
二拡張器１６を演算器１４とは独立に設けているが、第
一拡張器１５および第二拡張器１６の機能を演算器１４
に含めてもよい。また本実施例は、マイクロコンピュー
タ７のアドレスバス９、レジスタ１３、演算器１４、第
一拡張器１５および第二拡張器１６の出力のビット幅を
２４ビットとし、コンパイラ２のコード生成部５で扱う
ポインタ変数のビット幅を２４ビットとしているが、こ
れらを必要とするアドレス空間の広さに対応して１７ビ
ットから３１ビットの任意のビット幅にしてもよい。対
応は次のようになる。
【００５０】 必要なアドレス空間 ビット幅 １２８キロバイト １７ビット ２５６キロバイト １８ビット ５１２キロバイト １９ビット １メガバイト ２０ビット ２メガバイト ２１ビット ４メガバイト ２２ビット ８メガバイト ２３ビット １６メガバイト ２４ビット（本実施例） ３２メガバイト ２５ビット ６４メガバイト ２６ビット １２８メガバイト ２７ビット ２５６メガバイト ２８ビット ５１２メガバイト ２９ビット １ギガバイト ３０ビット ２ギガバイト ３１ビット このようにすることにより、アドレスのビット幅を超す
過分なハードウェアがなくなり、応用に応じてコストお
よび消費電力の最適化を図ることができる。
過分なハードウェアがなくなり、応用に応じてコストお
よび消費電力の最適化を図ることができる。
【００５１】また本実施例は、マイクロコンピュータ７
のアドレスバス９、レジスタ１３、演算器１４、第一拡
張器１５および第二拡張器１６の出力のビット幅とコン
パイラ２のコード生成部５で扱うポインタ変数のビット
幅とを２４ビットとし、コンパイラ２のコード生成部５
で主として扱う整数型データ変数のビット幅を１６ビッ
トとしているが、これらのビット幅を限定するものでは
ない。後者をプログラムが主として扱う型のデータのビ
ット幅（Ｍとする）と等しくし、前者をＭより大きい値
（Ｎとする）とすることにより、情報処理装置は、主と
して扱う型のデータのビット幅で表現できる２のＭ乗バ
イトの空間を越える２のＮ乗バイトのアドレス空間を扱
うことができる。
のアドレスバス９、レジスタ１３、演算器１４、第一拡
張器１５および第二拡張器１６の出力のビット幅とコン
パイラ２のコード生成部５で扱うポインタ変数のビット
幅とを２４ビットとし、コンパイラ２のコード生成部５
で主として扱う整数型データ変数のビット幅を１６ビッ
トとしているが、これらのビット幅を限定するものでは
ない。後者をプログラムが主として扱う型のデータのビ
ット幅（Ｍとする）と等しくし、前者をＭより大きい値
（Ｎとする）とすることにより、情報処理装置は、主と
して扱う型のデータのビット幅で表現できる２のＭ乗バ
イトの空間を越える２のＮ乗バイトのアドレス空間を扱
うことができる。
【００５２】また本実施例は、Ｃ言語プログラムを実行
するものであるが、言語を限定するものではない。コン
パイラ２をプログラムの記述言語に対応させることによ
り、情報処理装置はいかなる言語のプログラムでも実行
できる。
するものであるが、言語を限定するものではない。コン
パイラ２をプログラムの記述言語に対応させることによ
り、情報処理装置はいかなる言語のプログラムでも実行
できる。
【００５３】
【発明の効果】以上説明してきたたように本発明のプロ
グラム変換装置によれば、データ変数のオーバーフロー
が発生し得ないプログラムを実行する場合、またはプロ
グラマがデータ変数毎にその値域を把握してオーバーフ
ローを回避する場合には、コンパイラは、そのデータ変
数の型にかかわらず機械語プログラムのコードサイズが
増加せず、またプログラムの実行速度も低下しないプロ
グラムを生成することができるという効果がある。
グラム変換装置によれば、データ変数のオーバーフロー
が発生し得ないプログラムを実行する場合、またはプロ
グラマがデータ変数毎にその値域を把握してオーバーフ
ローを回避する場合には、コンパイラは、そのデータ変
数の型にかかわらず機械語プログラムのコードサイズが
増加せず、またプログラムの実行速度も低下しないプロ
グラムを生成することができるという効果がある。
【００５４】また本発明のプロセッサによれば、プログ
ラマがデータ変数のオーバーフローを回避できないかも
しくはオーバーフローを意識しない場合でも、実行速度
の低下を小さくすることができるという効果がある。
ラマがデータ変数のオーバーフローを回避できないかも
しくはオーバーフローを意識しない場合でも、実行速度
の低下を小さくすることができるという効果がある。
【図１】本発明の実施例におけるプログラム変換装置お
よびプロセッサの構成を示すブロック図である。
よびプロセッサの構成を示すブロック図である。
【図２】同実施例におけるコード生成部の処理フローを
示す図である。
示す図である。
【図３】同実施例におけるコード生成部のオプションに
関する処理フローを示す図である。
関する処理フローを示す図である。
【図４】同実施例におけるコード生成部により作成され
たシンボルテーブルを示す図である。
たシンボルテーブルを示す図である。
１ 記憶装置 ２ コンパイラ ４ ハードウェア ５ コード生成部 ６ オプション指示部 ７ マイクロコンピュータ ８ メモリ ９ アドレスバス １０ データバス １１ バス制御回路 １２ 命令実行回路 １３ レジスタ １４ 演算器 １５ 第一拡張器 １６ 第二拡張器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−134937（ＪＰ，Ａ) 国際公開92／15943（ＷＯ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 9/45 G06F 9/305
Claims (7)
- 【請求項１】 データのビット長Ｍよりも大きいビット
長Ｎをもつアドレスを扱うプロセッサを対象とし、高級
言語プログラムに基づいて機械語命令を生成するプログ
ラム変換装置であって、利用者により指定された指示であって、 演算命令に関す
るオーバーフロー補償をするかしないかを示す指示を保
持するオプション指示手段と、 オペランドで指定されるデータ変数の有効ビット長がレ
ジスタのビット長Ｎよりも小さく、かつ、その有効ビッ
ト長を越えてオーバーフローを生じ得る演算を内容とす
る機械語命令を生成する際に、オプション保持手段が補
償すべき指示を保持している場合には、当該機械語命令
の演算対象となるデータ変数の型を判別し、その判別結
果に応じてオーバーフローを補償する補正命令を生成す
る生成手段とを備えたことを特徴とするプログラム変換
装置。 - 【請求項２】 前記生成手段は、 オプション保持手段が補償すべき指示を保持している場
合に、生成の対象となる全機械語命令のうちオーバーフ
ローを生じ得る演算命令を判別する命令判別手段と、 命令判別手段により判別された命令におけるデータ変数
について、その有効なビット長及び符号ビットの有無を
判別する変数判別手段と、 符号ビットがある場合に、当該データ変数を格納するレ
ジスタに対して判別された有効なビット長よりも上位の
全ビットに符号ビットと同じ論理値を埋める符号拡張処
理を内容とする補正命令を生成する符号拡張命令生成手
段と、 符号ビットがない場合に、当該データ変数を格納するレ
ジスタに対して判別された有効なビット長よりも上位の
全ビットに論理値０を埋めるゼロ拡張処理を内容とする
補正命令を生成するゼロ拡張命令生成手段とからなるこ
とを特徴とする請求項１記載のプログラム変換装置。 - 【請求項３】 前記Ｍは３２、Ｎは３３以上６３以下の
整数であることを特徴とする請求項１又は２記載のプロ
グラム変換装置。 - 【請求項４】 前記Ｍは１６、Ｎは１７以上３１以下の
整数であることを特徴とする請求項１又は２記載のプロ
グラム変換装置。 - 【請求項５】 前記Ｍは１６、Ｎは２４であり、 前記変数判別手段は、データ変数の有効なビット長が１
６又は８の何れであるかを判別することを特徴とする請
求項２記載のプログラム変換装置。 - 【請求項６】 請求項１ないし５記載のいずれかのプロ
グラム変換装置により生成されたプログラムを実行する
プロセッサであって、 ビット長Ｎの複数のレジスタからなるレジスタ群と、 前記補正命令に従って、レジスタ内のデータの有効ビッ
ト長をレジスタのビット長Ｎに拡張する補正手段とを備
えたことを特徴とするプロセッサ。 - 【請求項７】 前記補正手段は、 符号拡張を内容とする補正命令に従って、当該データ変
数を格納するレジスタに対して判別された有効なビット
長よりも上位の全ビットに符号ビットと同じ論理値を埋
める第１の拡張器と、 ゼロ拡張を内容とする補正命令に従って、当該データ変
数を格納するレジスタに対して判別された有効なビット
長よりも上位の全ビットに論理値０を埋める第２の拡張
器とからなることを特徴とする請求項６記載のプロセッ
サ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5126213A JP2847688B2 (ja) | 1993-05-27 | 1993-05-27 | プログラム変換装置およびプロセッサ |
| US08/249,460 US5694605A (en) | 1993-05-27 | 1994-05-26 | Program translator with selective data value amendment and processor with data extension instructions |
| EP94303846A EP0626640B1 (en) | 1993-05-27 | 1994-05-27 | Program translator with selective data value amendment and processor with data extension instructions |
| DE69428151T DE69428151T2 (de) | 1993-05-27 | 1994-05-27 | Programmübersetzer mit selektiver Datenwertverbesserung und Prozessor mit Befehlen zur Datenverlängerung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5126213A JP2847688B2 (ja) | 1993-05-27 | 1993-05-27 | プログラム変換装置およびプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06337792A JPH06337792A (ja) | 1994-12-06 |
| JP2847688B2 true JP2847688B2 (ja) | 1999-01-20 |
Family
ID=14929535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5126213A Expired - Lifetime JP2847688B2 (ja) | 1993-05-27 | 1993-05-27 | プログラム変換装置およびプロセッサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5694605A (ja) |
| EP (1) | EP0626640B1 (ja) |
| JP (1) | JP2847688B2 (ja) |
| DE (1) | DE69428151T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997178A (ja) * | 1995-09-29 | 1997-04-08 | Matsushita Electric Ind Co Ltd | 飽和演算処理装置および方法 |
| US5915116A (en) * | 1997-03-07 | 1999-06-22 | Fmr Corp. | Time value manipulation |
| TW541496B (en) * | 1997-04-03 | 2003-07-11 | Seiko Epson Corp | Micro-computer and electronic machine |
| GB2355085A (en) * | 1999-10-05 | 2001-04-11 | Sharp Kk | Translating a source operation to a target operation |
| US6363523B1 (en) * | 1999-11-12 | 2002-03-26 | Sun Microsystems, Inc. | Optimization of N-base typed arithmetic expressions |
| US6934709B2 (en) * | 2001-03-26 | 2005-08-23 | Matrixone, Inc. | Interface definition language compiler |
| JP3763516B2 (ja) | 2001-03-30 | 2006-04-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 変換プログラム、コンパイラ、コンピュータ装置およびプログラム変換方法 |
| CN110443034B (zh) * | 2019-08-05 | 2021-09-14 | 中国工商银行股份有限公司 | 风险程序文件的识别方法、装置、计算设备以及介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54117646A (en) * | 1978-03-06 | 1979-09-12 | Toshiba Corp | Computer |
| JPS60134937A (ja) * | 1983-12-23 | 1985-07-18 | Hitachi Ltd | アドレス拡張装置 |
| US4879676A (en) * | 1988-02-29 | 1989-11-07 | Mips Computer Systems, Inc. | Method and apparatus for precise floating point exceptions |
| JPH0769833B2 (ja) | 1991-02-27 | 1995-07-31 | ディジタル イクイップメント コーポレイション | 多言語最適化コンパイラ内のシンボル テーブル構成用インタフェイス |
| US5257216A (en) * | 1992-06-10 | 1993-10-26 | Intel Corporation | Floating point safe instruction recognition apparatus |
| US5440702A (en) * | 1992-10-16 | 1995-08-08 | Delco Electronics Corporation | Data processing system with condition code architecture for executing single instruction range checking and limiting operations |
-
1993
- 1993-05-27 JP JP5126213A patent/JP2847688B2/ja not_active Expired - Lifetime
-
1994
- 1994-05-26 US US08/249,460 patent/US5694605A/en not_active Expired - Lifetime
- 1994-05-27 EP EP94303846A patent/EP0626640B1/en not_active Expired - Lifetime
- 1994-05-27 DE DE69428151T patent/DE69428151T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06337792A (ja) | 1994-12-06 |
| DE69428151T2 (de) | 2002-03-28 |
| EP0626640A1 (en) | 1994-11-30 |
| DE69428151D1 (de) | 2001-10-11 |
| US5694605A (en) | 1997-12-02 |
| EP0626640B1 (en) | 2001-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41959E1 (en) | Variable address length compiler and processor improved in address management | |
| US5077657A (en) | Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor | |
| US5781758A (en) | Software emulation system with reduced memory requirements | |
| JP2832899B2 (ja) | データ処理装置およびデータ処理方法 | |
| US5249280A (en) | Microcomputer having a memory bank switching apparatus for accessing a selected memory bank in an external memory | |
| JP5299979B2 (ja) | Ｒｉｓｃプロセッサ及びレジスタのフラグビットの処理方法 | |
| JPH11175349A (ja) | データ列生成方法及び装置、変換方法、及びコンピュータ | |
| JP2002366348A (ja) | 多重命令セットによるデータ処理 | |
| JP3606561B2 (ja) | 第１ビット・アーキテクチャの命令を第２ビット・アーキテクチャの命令に変換する方法、システム、プログラムおよびデータ構造 | |
| JP2847688B2 (ja) | プログラム変換装置およびプロセッサ | |
| JPH1049369A (ja) | データ処理装置 | |
| JP4088418B2 (ja) | ソフトウェア・エミュレーションを改善するために異なるデータ・タイプの複数の結果を生成するコンピュータ命令 | |
| US5077659A (en) | Data processor employing the same microprograms for data having different bit lengths | |
| US5991870A (en) | Processor for executing an instructions stream where instruction have both a compressed and an uncompressed register field | |
| JPH034936B2 (ja) | ||
| EP0180077B1 (en) | A data processing machine for compiling computer programs | |
| EP0265972A2 (en) | Control of the program counter used in a pipelined computer | |
| JP2875711B2 (ja) | プログラム変換装置およびプロセッサ | |
| JP2832900B2 (ja) | データ処理装置およびデータ処理方法 | |
| JP3517579B2 (ja) | マイクロプロセッサ | |
| Von Eicken | Software support for Motorola 68000 microprocessor at CERN: M68MIL cross macro assembler | |
| JPS61182137A (ja) | タグ付デ−タ処理装置 | |
| JPH02306339A (ja) | ビット・アドレシング方式 | |
| Woods | Inside the Computer | |
| Wakker | ACE Consulting bv Version 1.2, March 2000 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071106 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |