JP2832899B2 - データ処理装置およびデータ処理方法 - Google Patents
データ処理装置およびデータ処理方法Info
- Publication number
- JP2832899B2 JP2832899B2 JP5129528A JP12952893A JP2832899B2 JP 2832899 B2 JP2832899 B2 JP 2832899B2 JP 5129528 A JP5129528 A JP 5129528A JP 12952893 A JP12952893 A JP 12952893A JP 2832899 B2 JP2832899 B2 JP 2832899B2
- Authority
- JP
- Japan
- Prior art keywords
- flag
- instruction
- data
- unit
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
- G06F9/30014—Arithmetic instructions with variable precision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30058—Conditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Description
ータを処理するデータ処理装置およびデータ処理方法に
関し、特に異なるビット幅データの演算結果に対応する
フラグ群を有するデータ処理装置の構成及びデータ処理
方法に関するものである。
処理装置においては、処理能力の向上や高機能化の要求
に従って、16ビットあるいは32ビットCPUを備え
たものが出現している。そして、これらのデータ処理装
置は、8ビットデータや16ビットデータ等、複数の異
なるデータ幅のデータの演算が可能となっている。そし
て、演算の用途別に2種類のフラグ群を持つように構成
されたものがある。
装置の第1の例が特開昭54ー117646号公報に示
されている。図4は、上記の公報に示されたデータ処理
装置の構成を概念的に示すブロック図である。図4にお
いて、41は命令を解読する命令解読部、42は16ビ
ット幅のデータ演算を行う演算器、43は条件分岐判断
のために使用するフラグ群、44は算術演算用に使用す
るフラグ群、45はフラグ群43を使用して条件分岐が
成立するかどうか判断する分岐判断部である。
ついて、以下その動作を説明する。まず命令が命令解読
部41で解読される。そして、命令が「データ演算」命
令の場合には、演算器42で実行された演算結果に基づ
いてフラグ群43、44が設定される。さらに、次の命
令が命令解読部41で解読される。次の命令が「データ
演算」命令の場合には、演算器42はフラグ群44を参
照してデータ演算を実行する。また、命令が「条件分
岐」命令の場合には、分岐判断部45は、フラグ群43
の内容を判断し、分岐条件が成立するかどうか判断す
る。
タ処理装置の第2の例が、「16ビットマイクロプロセ
ッサ8086ファミリー」昭晃堂1982年3月に開示
されている。図6は、この第2の従来例のデータ処理装
置の構成を概念的に示すブロック図である。図6におい
て、61は命令を解読する命令解読部、62は16ビッ
ト幅のデータ演算を行う演算器、63は8ビットまたは
16ビット幅の演算結果に基づいて設定されるフラグ
群、64は8ビットまたは16ビット幅の演算結果で決
定されるフラグ群のうちの一方を選択する選択器、65
は4ビット幅の演算結果に基づいて決定されるフラグ、
66はフラグ群63を使用して条件分岐が成立するかど
うか判断する分岐判断部である。
比較命令及び分岐命令に対する機械語命令のビット構成
の例を示す説明図である。図7(a)に示す加算、減
算、比較命令では、8ビット幅の演算を行うか16ビッ
ト幅の演算を行うかが第1バイト(命令コード)の内の
1ビットで、演算の種類と共に指定される。演算対象と
なるレジスタやメモリへのアドレシングモードが第2バ
イトで指定され、メモリ番地がそれらに続く第3、第4
バイトで指定される。また、図7(b)に示す条件分岐
命令では、第1バイト(命令コード)のうちの4ビット
で分岐条件を指定する。
ついて、以下その動作を説明する。まず、命令が命令解
読部61で解読される。解読された命令が「データ演
算」である場合には、演算器62がフラグ群63を参照
してデータ演算を実行する。そして、演算器62で実行
された結果に基づいて、フラグ群63、あるいは65が
設定される。この時、命令解読部61が演算器62に対
して演算ビット幅が8ビットであるか16ビットである
かを解読して指定するため、選択器64が指定されたビ
ット幅で決定されるフラグ群をフラグ群63として出力
する。
次の命令が「条件分岐」である場合には、分岐判断部6
6は、フラグ群63の内容を判断し、分岐条件が成立す
るかどうか判断する。但し、演算実行に続く命令が10
進数データを扱う演算実行である場合には、演算器62
は、フラグ群65を参照して10進数データ演算を実行
する。
例によるデータ処理装置においては、2つのフラグ群が
データ演算用と条件分岐用にそれぞれ限定されているの
で、例えば8ビット、16ビットの異なるビット幅のデ
ータに対する演算に汎用的には使用できない。そのため
に演算ビット幅よりも短いビット幅の演算結果を使用し
て条件分岐する場合には、上位側のビットに対する拡張
処理が必要になる。
データを処理する場合の例を示す説明図である。上位側
に値0が拡張された2つの8ビットデータ88HとF8
H(Hは16進数表記を示す)を加算すると、結果は9
ビットの180Hになる。従って、符号なし8ビットデ
ータとみなして条件分岐する場合には、上位側8ビット
に値0を拡張し、符号付き8ビットデータとみなして条
件分岐する場合には、下位ビットから8ビット目のビッ
ト値1を上位側8ビットに拡張する処理をした後、16
ビット幅のデータとして条件判断する必要がある。即
ち、注目する下位8ビットデータをそれ以上の上位8ビ
ットに拡張する処理が必ず発生し、処理のオーバヘッド
が大きくなるという問題点を有していた。
算結果に基づくフラグが、8ビットまたは16ビット幅
の演算結果に基づくフラグと同時に設定されるが、10
進数データ演算用に限定されるために、4ビットデータ
としての条件分岐には使用できない。8ビットと16ビ
ットの2種類のビット幅に対しては、一方を選択してデ
ータ演算を行いフラグ群を設定できるために、第1の従
来例で示した処理のオーバヘッドの問題点は克服されて
いる。しかし、演算ビット幅を命令で指定するため、演
算命令の種類だけ2種類の命令コード割当てが必要にな
る。このために、命令コード割当ての増大にともなっ
て、命令解読部の構成が増大するという問題点があっ
た。
るためになされたもので、異なるビット幅のデータに対
する演算において、条件分岐実行のための処理のオーバ
ヘッドをなくすと共に、同一機能に対する命令コード割
当てを少なくできるデータ処理装置およびデータ処理方
法を提供することを目的とする。
ータ処理装置は、命令を解読する命令解読部と、命令解
読部の解読結果に従ってN(N:整数)ビット幅データ
の演算を行う演算器と、演算器の演算結果における複数
の異なるデータ幅のそれぞれに対応して、所定のフラグ
群を同時に格納する複数のフラグ群格納手段と、命令解
読部で解読された条件分岐命令の指示に従って前記複数
のフラグ格納手段の中から所定のフラグ群を選択するフ
ラグ群選択手段と、フラグ群選択手段で選択されたフラ
グ群を参照して分岐が成立するか否かを判断する分岐判
断部とを備えている。
請求項1の発明に対して、複数のフラグ格納手段の中
で、1つのフラグ格納手段はNビット幅のデータに対応
して設定されたフラグを格納し、少なくとも他の1つの
フラグ格納手段はNより小さいビット幅で2のベキ乗の
ビット幅のデータに対応して設定されたフラグを格納す
る。
命令を解読する命令解読部と、命令解読部の解読結果に
従ってN(N:整数)ビット幅データの演算を行う演算
器と、前記演算器の演算結果における複数の異なるデー
タ幅のそれぞれに対応して、所定のフラグ群を同時に格
納する第1及び第2のフラグ格納手段と、前記命令解読
部で解読された条件分岐命令の指示に従って前記第1及
び第2のフラグ格納手段の中から所定のフラグ群を選択
するフラグ群選択手段と、前記フラグ群選択手段で選択
されたフラグ群を参照して分岐が成立するか否かを判断
する分岐判断部とを備えている。
請求項3の発明に対して、第1フラグ格納手段は、前記
Nビットのビット幅のデータに基づくフラグを格納し、
第2フラグ格納手段は、前記Nビット以下で、かつ前記
第1フラグ格納手段と異なる2のベキ乗のビット幅のデ
ータに基づくフラグを格納する。請求項5の発明に係る
データ処理装置は、請求項4の発明に対し、演算器は、
前記命令解読部の解読結果に従って2のベキ乗以外の整
数ビット幅のデータ演算を行う。
命令を解読し、演算命令か分岐命令かを判断するステッ
プと、前記演算命令が解読された場合、前記命令の解読
結果に従ってN(N:整数)ビット幅のデータ演算を行
うステップと、複数の異なるデータ幅のそれぞれに対応
する複数のフラグ群を保持するためのフラグ格納部に前
記演算結果に従って複数のフラグ群を同時に設定するス
テップと、前記分岐命令が解読された場合、前記分岐命
令が指定するビット幅に対応する前記フラグ群を選択す
るステップと、選択したフラグ群を参照して分岐判断を
実行するステップとを備えている。
解読部は命令の内容を解読する。解読した命令が演算命
令の場合、演算器がデータ演算処理を行い、予め定めら
れた複数のビット幅データのそれぞれに対応して設けら
れた複数のフラグ格納手段に、演算結果の各々異なった
ビット幅データに従って同時にフラグ群が設定される。
さらに、命令解読部で解読された命令が分岐命令の場
合、分岐命令で指定したビット幅に従って、複数のフラ
グ格納手段に格納されたフラグ群の中から該当するフラ
グ群を選択する。そして、分岐判断部は、選択されたフ
ラグ群を参照して分岐判断を行う。
しながら説明する。図3は、本発明の実施例によるデー
タ処理装置の全体構成を示すブロック図であり、図1は
その詳細ブロック図である。図1及び図3において、デ
ータ処理装置は、外部との命令及びデータ転送を制御す
るバス転送制御部101と、命令読み出しを制御する命
令フェッチ部102と、命令を解読する命令解読部10
3と、16ビット幅のデータ演算を行う演算器104
と、演算器104が使用するデータを格納するレジスタ
105と、演算器104での演算結果に基づいて設定さ
れるフラグ群を格納するプログラム状態語106と、分
岐命令の場合に条件成立か不成立かを判断する分岐判断
部107と、実行中の命令アドレスを格納するプログラ
ムカウンタ108とを備えている。
グ群は、8ビット幅の演算結果に基づいて設定されるフ
ラグ3ー1〜3ー4を有する第1フラグ群3と、16ビ
ット幅の演算結果に基づいて設定されるフラグ4ー1〜
4ー4を有する第2フラグ群4とを備える。フラグZ
8、Z16(3ー1、4ー1)は、演算結果がゼロであ
るかどうかを示すゼロフラグ、フラグN8、N16(3
ー2、4ー2)は、演算結果の正負を示す符号フラグ、
フラグV8、V16(3ー3、4ー3)は、演算でオー
バーフローが発生したかどうかを示すオーバーフローフ
ラグ、フラグC8、C16(3ー4、4ー4)は、キャ
リー出力を示すキャリーフラグである。
グ群3、4の内、いずれか一方を選択して出力する選択
器6ー1〜6ー4と、選択されたフラグ群を使用して分
岐が成立するかどうかを判断する条件判断部7とから構
成される。次に、本実施例によるデータ処理装置の動作
について説明する。まず、命令フェッチ部102がバス
転送制御部101を起動し、外部にあるプログラムを格
納したROM等から命令を獲得する。
解読する。ここで、解読する命令コードの構成について
説明する。図2(a)は、加算、減算、比較命令等、算
術命令の構成を示し、図2(b)は、条件分岐命令の構
成を示している。算術命令コードは、第1バイトが命令
の種類を指定し、第2バイトが演算対象となるレジスタ
やメモリへのアドレッシングモードを指定し、第3及び
第4バイトがメモリ番地を指定する。また、条件分岐命
令は、第1バイトが命令の種類、分岐条件および演算デ
ータのビット幅を指定する。そして、第2バイトが分岐
先番地を指定する。
読し、解読した演算の種類、演算データの格納場所情報
等に基づいて演算器104、レジスタ105、バス転送
制御部101に制御信号を発信する。命令解読部103
によって解読された命令が「データ演算」である場合、
演算器104は、必要に応じて第1フラグ群3または第
2フラグ群4のうち、予め定めた一方のフラグ群を参照
し、レジスタ105から読み出したデータを使用して所
定の演算を実行する。演算結果のデータはレジスタ10
5に格納される。また、演算結果に基づいて、第1フラ
グ群3ー1〜3ー4と第2フラグ群4ー1〜4ー4に所
定のフラグが設定される。
る場合には、命令解読部103は、分岐判断部107の
選択器6ー1〜6ー4に対して8ビットか16ビットか
のビット幅指定情報を発信する。分岐判断部107の選
択器6ー1〜6ー4は、与えられたビット幅指定情報に
従って第1フラグ群3および第2フラグ群4のうちのい
ずれかを選択する。そして、条件判断部7は、選択器6
ー1〜6ー4から与えられるフラグ群を参照し、分岐条
件が成立するかどうか判断する。
装置は、データ演算命令ではなく、条件分岐命令におい
て演算ビット幅を考慮したフラグ群を選択指定するよう
にしたために、命令コードの割当て数を増大することが
できる。例えば、図2(a)に示す加算、減算、比較命
令は、最初の8ビットによって演算の種類を指定するた
め、各々2の8乗=256通りの命令コードの割当てが
可能である。また、条件分岐命令は、4ビットの分岐条
件以外に、ビット幅を指定する1ビットを付加するた
め、2の3乗=8通りの命令コードの割当てが可能であ
る。このため、全体として256+8=264通りの命
令コード割当てが可能となる。
加算命令等の場合には、2の7乗=128通り、条件分
岐命令の場合には2の4乗=16通り、全体として14
4通りの命令コードの割当てしか行えない。従って、本
発明のデータ処理装置は、従来の装置に比べて、120
通り(264ー144)の命令コードの割当ての増大が
可能となる。逆に、同一内容の命令を割り当てる場合に
は、加算、減算、比較命令の命令コードにおいてビット
幅指定を省略できるため、命令数を半減することができ
るとともに、このビット幅指定の解読に関連する命令解
読部103の構成を簡略化することができる。
2のベキ乗でない場合であっても、それよりも短いビッ
ト幅で2のベキ乗のビット幅に対する演算結果に基づく
フラグ群を使用して、Nビットよりも長い2のベキ乗の
ビット幅のデータ演算が実現できる。例えば24ビット
演算器であっても16ビットに対する演算結果に基づく
フラグ群を使用して、32ビットデータ演算が実現でき
る。すなわち、演算器104のビット幅をデータのビッ
ト幅とは独立して設定することが可能になる。
のフラグ群3ー1〜3ー4、および4−1〜4−4が同
時に設定されるため、注目するビット幅の演算結果に基
づくフラグ群を使用することにより、従来の第1の例で
行っていたような上位側へのビットデータの拡張処理が
不要になり、条件分岐実行のオーバヘッドがない。な
お、上記実施例においては、16ビット及び8ビットデ
ータに対するフラグ群を設けた例について説明したが、
これに限定されるものではなく、任意のデータ幅に対し
てフラグ群を設定することも可能である。
定を条件分岐命令において指定するように構成されてい
るが、例えば、条件分岐命令の前に、使用するフラグ群
を指定するための新たな命令コードを設けてもよい。さ
らに、上記実施例においては、16ビット幅の演算器を
用いた例について説明したが、32ビット演算器あるい
は他のビット幅の演算器を用いたデータ処理装置に本発
明を適用することができる。
幅のデータに対する演算結果に基づくフラグ群を設け、
分岐命令において所定のデータ幅に対応するフラグ群を
選択して条件分岐判断を行うように構成したので、条件
分岐実行のための処理のオーバヘッドをなくすと共に、
従来と同等の機能をより少ない命令コード数で実現する
ことができる。
の詳細構成を示すブロック図である 。
命令コードの構成を示す説明図である。
ある。
示すブロック図である。
の処理例を示す説明図である。
示すブロック図である。
命令コードの構成を示す説明図である。
Claims (6)
- 【請求項1】 命令を解読する命令解読部と、 前記命令解読部の解読結果に従ってN(N:整数)ビッ
ト幅データの演算を行う演算器と、 前記演算器の演算結果における複数の異なるデータ幅の
それぞれに対応してフラグ群を生成し、同時に生成され
た複数のフラグ群を格納する複数のフラグ群格納手段
と、 前記命令解読部で解読された条件分岐命令の指示に従っ
て前記複数のフラグ格納手段の中から所定のフラグ群を
選択するフラグ群選択手段と、 前記フラグ群選択手段で選択されたフラグ群を参照して
分岐が成立するか否かを判断する分岐判断部とを備え
た、データ処理装置。 - 【請求項2】 前記複数のフラグ格納手段の中で、 1つのフラグ格納手段は、Nビット幅のデータに対応し
て設定されたフラグを格納し、 少なくとも他の1つのフラグ格納手段は、Nより小さい
ビット幅で2のベキ乗のビット幅のデータに対応して設
定されたフラグを格納する、請求項1記載のデータ処理
装置。 - 【請求項3】 命令を解読する命令解読部と、 前記命令解読部の解読結果に従ってN(N:整数)ビッ
ト幅データの演算を行う演算器と、 前記演算器の演算結果における複数の異なるデータ幅の
それぞれに対応してフラグ群を生成し、同時に生成され
た第1、第2フラグ群を格納する第1及び第2フラグ群
格納手段と、 前記命令解読部で解読された条件分岐命令の指示に従っ
て前記第1及び第2フラグ格納手段の中から所定のフラ
グ群を選択するフラグ群選択手段と、 前記フラグ群選択手段で選択されたフラグ群を参照して
分岐が成立するか否かを判断する分岐判断部とを備え
た、データ処理装置。 - 【請求項4】 前記第1フラグ格納手段は、前記Nビッ
トのビット幅のデータに基づくフラグを格納し、 前記第2フラグ格納手段は、前記Nビット以下で、かつ
前記第1フラグ格納手段と異なる2のベキ乗のビット幅
のデータに基づくフラグを格納する、請求項3記載のデ
ータ処理装置。 - 【請求項5】 前記演算器は、前記命令解読部の解読結
果に従って2のベキ乗以外の整数ビット幅のデータ演算
を行う、請求項4記載のデータ処理装置。 - 【請求項6】 演算結果における複数の異なるデータ幅
のそれぞれに対応する複数のフラグ群を参照して所定の
分岐処理を行うためのデータ処理方法であって、 命令を解読し、演算命令か分岐命令かを判断するステッ
プと、 前記演算命令が解読された場合、前記命令の解読結果に
従ってN(N:整数)ビット幅のデータ演算を行うステ
ップと、複数の 異なるデータ幅のそれぞれに対応する複数のフラ
グ群を保持するためのフラグ格納部に前記演算結果に従
って複数のフラグ群を同時に設定するステップと、 前記分岐命令が解読された場合、前記分岐命令が指定す
るビット幅に対応する前記フラグ群を選択するステップ
と、 選択したフラグ群を参照して分岐判断を実行するステッ
プとを備えたデータ処理方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5129528A JP2832899B2 (ja) | 1993-05-31 | 1993-05-31 | データ処理装置およびデータ処理方法 |
US08/246,179 US5991868A (en) | 1993-05-31 | 1994-05-19 | Apparatus and method for processing data with a plurality of flag groups |
EP94303897A EP0627681B1 (en) | 1993-05-31 | 1994-05-31 | Apparatus and method for processing data with a plurality of flag groups |
EP00121810A EP1063586B1 (en) | 1993-05-31 | 1994-05-31 | Apparatus and method for processing data with a plurality of flag groups |
DE69428303T DE69428303T2 (de) | 1993-05-31 | 1994-05-31 | Verfahren und Vorrichtung zum Datenarbeiten mit mehreren Statusbitgruppen |
DE69433026T DE69433026T2 (de) | 1993-05-31 | 1994-05-31 | Verfahren und Vorrichtung zum Datenverarbeiten mit mehreren Statusbitgruppen |
US09/401,479 US6205534B1 (en) | 1993-05-31 | 1999-09-22 | Apparatus and method for processing data with a plurality of flag groups |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5129528A JP2832899B2 (ja) | 1993-05-31 | 1993-05-31 | データ処理装置およびデータ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06337783A JPH06337783A (ja) | 1994-12-06 |
JP2832899B2 true JP2832899B2 (ja) | 1998-12-09 |
Family
ID=15011745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5129528A Expired - Lifetime JP2832899B2 (ja) | 1993-05-31 | 1993-05-31 | データ処理装置およびデータ処理方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5991868A (ja) |
EP (2) | EP1063586B1 (ja) |
JP (1) | JP2832899B2 (ja) |
DE (2) | DE69433026T2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2832899B2 (ja) * | 1993-05-31 | 1998-12-09 | 松下電器産業株式会社 | データ処理装置およびデータ処理方法 |
JP3599499B2 (ja) * | 1996-10-25 | 2004-12-08 | 株式会社リコー | 中央処理装置 |
JPH1173301A (ja) * | 1997-08-29 | 1999-03-16 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
US6366999B1 (en) * | 1998-01-28 | 2002-04-02 | Bops, Inc. | Methods and apparatus to support conditional execution in a VLIW-based array processor with subword execution |
GB2352536A (en) | 1999-07-21 | 2001-01-31 | Element 14 Ltd | Conditional instruction execution |
GB2355084B (en) * | 1999-07-21 | 2004-04-28 | Element 14 Ltd | Setting condition values in a computer |
US6574728B1 (en) * | 1999-08-10 | 2003-06-03 | Cirrus Logic, Inc. | Condition code stack architecture systems and methods |
US6625634B1 (en) * | 1999-10-01 | 2003-09-23 | Sun Microsystems, Inc. | Efficient implementation of multiprecision arithmetic |
US6968545B1 (en) * | 2000-09-11 | 2005-11-22 | Agilent Technologies, Inc. | Method and apparatus for no-latency conditional branching |
US7003543B2 (en) * | 2001-06-01 | 2006-02-21 | Microchip Technology Incorporated | Sticky z bit |
US20020184566A1 (en) | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
US7861071B2 (en) | 2001-06-11 | 2010-12-28 | Broadcom Corporation | Conditional branch instruction capable of testing a plurality of indicators in a predicate register |
US6986025B2 (en) | 2001-06-11 | 2006-01-10 | Broadcom Corporation | Conditional execution per lane |
US7017032B2 (en) * | 2001-06-11 | 2006-03-21 | Broadcom Corporation | Setting execution conditions |
US7127593B2 (en) | 2001-06-11 | 2006-10-24 | Broadcom Corporation | Conditional execution with multiple destination stores |
JP2003186567A (ja) * | 2001-12-19 | 2003-07-04 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
JP2003216418A (ja) * | 2002-01-25 | 2003-07-31 | Oki Electric Ind Co Ltd | 演算回路 |
JP3813613B2 (ja) * | 2004-01-19 | 2006-08-23 | 日本テキサス・インスツルメンツ株式会社 | 加算回路 |
JP2007122626A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
JP5193624B2 (ja) | 2008-02-19 | 2013-05-08 | ルネサスエレクトロニクス株式会社 | データプロセッサ |
US8549264B2 (en) | 2009-12-22 | 2013-10-01 | Intel Corporation | Add instructions to add three source operands |
JP5610551B2 (ja) * | 2013-02-04 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | データプロセッサ |
US9756131B2 (en) * | 2013-10-01 | 2017-09-05 | Verizon Deutschland Gmbh | Label for use in the internet of things |
JP5767374B2 (ja) * | 2014-07-30 | 2015-08-19 | ルネサスエレクトロニクス株式会社 | データプロセッサ |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54117646A (en) * | 1978-03-06 | 1979-09-12 | Toshiba Corp | Computer |
US4812971A (en) * | 1983-10-03 | 1989-03-14 | Digital Equipment Corporation | Central processing unit for a digital computer |
US5034879A (en) * | 1984-10-01 | 1991-07-23 | Unisys Corp. (Formerly Burroughs Corp.) | Programmable data path width in a programmable unit having plural levels of subinstruction sets |
JPS61288226A (ja) * | 1985-06-17 | 1986-12-18 | Panafacom Ltd | 外部コンデイシヨン制御方式 |
US4811266A (en) * | 1986-11-05 | 1989-03-07 | Honeywell Bull Inc. | Multifunction arithmetic indicator |
JPH01230125A (ja) * | 1988-03-10 | 1989-09-13 | Nec Corp | レジスタの部分的更新機能を持つデータ処理装置 |
JPH02133827A (ja) * | 1988-11-14 | 1990-05-23 | Nec Corp | 情報処理装置 |
US5001662A (en) * | 1989-04-28 | 1991-03-19 | Apple Computer, Inc. | Method and apparatus for multi-gauge computation |
JP2559868B2 (ja) * | 1990-01-06 | 1996-12-04 | 富士通株式会社 | 情報処理装置 |
JPH04211826A (ja) * | 1990-06-01 | 1992-08-03 | Pioneer Electron Corp | プログラム演算装置 |
JPH04195629A (ja) * | 1990-11-28 | 1992-07-15 | Matsushita Electric Ind Co Ltd | 演算フラグ生成装置 |
JP2832899B2 (ja) * | 1993-05-31 | 1998-12-09 | 松下電器産業株式会社 | データ処理装置およびデータ処理方法 |
-
1993
- 1993-05-31 JP JP5129528A patent/JP2832899B2/ja not_active Expired - Lifetime
-
1994
- 1994-05-19 US US08/246,179 patent/US5991868A/en not_active Expired - Lifetime
- 1994-05-31 EP EP00121810A patent/EP1063586B1/en not_active Expired - Lifetime
- 1994-05-31 DE DE69433026T patent/DE69433026T2/de not_active Expired - Lifetime
- 1994-05-31 EP EP94303897A patent/EP0627681B1/en not_active Expired - Lifetime
- 1994-05-31 DE DE69428303T patent/DE69428303T2/de not_active Expired - Lifetime
-
1999
- 1999-09-22 US US09/401,479 patent/US6205534B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1063586A2 (en) | 2000-12-27 |
EP0627681B1 (en) | 2001-09-19 |
DE69428303T2 (de) | 2002-04-18 |
DE69433026D1 (de) | 2003-09-11 |
EP1063586A3 (en) | 2001-01-24 |
JPH06337783A (ja) | 1994-12-06 |
EP1063586B1 (en) | 2003-08-06 |
US5991868A (en) | 1999-11-23 |
EP0627681A1 (en) | 1994-12-07 |
DE69428303D1 (de) | 2001-10-25 |
DE69433026T2 (de) | 2004-01-22 |
US6205534B1 (en) | 2001-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2832899B2 (ja) | データ処理装置およびデータ処理方法 | |
EP0766169B1 (en) | Processor and control method for performing proper saturation operation | |
US4453212A (en) | Extended address generating apparatus and method | |
USRE41959E1 (en) | Variable address length compiler and processor improved in address management | |
US7979679B2 (en) | System and method for selectively controlling operations in lanes in an execution unit of a computer | |
US4868740A (en) | System for processing data with multiple virtual address and data word lengths | |
EP0082153B1 (en) | Address generating apparatus | |
US5696709A (en) | Program controlled rounding modes | |
US20050257032A1 (en) | Accessing a test condition | |
EP0315139B1 (en) | Microprocessor | |
EP1271305B1 (en) | Data processing apparatus | |
US7003651B2 (en) | Program counter (PC) relative addressing mode with fast displacement | |
US5077659A (en) | Data processor employing the same microprograms for data having different bit lengths | |
KR19980052740A (ko) | 디지탈 신호 처리기에서의 2배 정밀도 곱셈연산 수행방법 | |
US20050154773A1 (en) | Data processing apparatus and method for performing data processing operations on floating point data elements | |
JP2847688B2 (ja) | プログラム変換装置およびプロセッサ | |
US6223275B1 (en) | Microprocessor with reduced instruction set limiting the address space to upper 2 Mbytes and executing a long type register branch instruction in three intermediate instructions | |
EP0265972A2 (en) | Control of the program counter used in a pipelined computer | |
JP3123545B2 (ja) | データ処理装置 | |
JP2832900B2 (ja) | データ処理装置およびデータ処理方法 | |
JP2004038521A (ja) | マイクロコンピュータ | |
JPH11119993A (ja) | 信号処理装置 | |
JPS61282933A (ja) | デイジタル信号処理プロセツサ | |
JPS6019238A (ja) | 10進演算装置 | |
JPH08272605A (ja) | アドレス分岐回路、マイクロコンピュータ及びそのアドレス分岐方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term |