JP2835329B2 - 半導体素子の封止方法 - Google Patents

半導体素子の封止方法

Info

Publication number
JP2835329B2
JP2835329B2 JP25985890A JP25985890A JP2835329B2 JP 2835329 B2 JP2835329 B2 JP 2835329B2 JP 25985890 A JP25985890 A JP 25985890A JP 25985890 A JP25985890 A JP 25985890A JP 2835329 B2 JP2835329 B2 JP 2835329B2
Authority
JP
Japan
Prior art keywords
resin
application
dispenser
semiconductor element
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25985890A
Other languages
English (en)
Other versions
JPH04137740A (ja
Inventor
正昭 大槻
悟 磯貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Precision Inc
Original Assignee
Seiko Precision Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Precision Inc filed Critical Seiko Precision Inc
Priority to JP25985890A priority Critical patent/JP2835329B2/ja
Publication of JPH04137740A publication Critical patent/JPH04137740A/ja
Application granted granted Critical
Publication of JP2835329B2 publication Critical patent/JP2835329B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、基板に実装された半導体素子の封止方法に
関するものである。
[従来の技術] 従来より、基板に半導体を取り付け封止を行なう場
合、基板のパターン面に半導体素子を実装し、この半導
体素子の周囲にシリコーン樹脂等のぬれ性の低い撥水性
樹脂からなる流出防止壁を形成し、この流出防止壁によ
り区画された封止領域内に封止材を注入して硬化させる
方法がある(特開平1−300531号公報に開示)。そし
て、流出防止壁を形成する際には、ディスペンサを基板
に近接するように下降させ低ぬれ性の樹脂の塗布を開始
すると同時にディスペンサと基板とが相対的な水平移動
を開始し、当該樹脂を塗布しながら水平移動を続け、封
止領域の外周を一周して塗布開始点に到達すると水平移
動を停止し、それと同時に樹脂の塗布の停止、ディスペ
ンサの上昇を行なう。
[解決しようとする課題] 上記従来の方法では、基板とディスペンサとが相対的
に水平移動を開始すると同時に低ぬれ性樹脂の塗布を開
始しているが、移動開始直後は、移動速度が遅いため塗
布する樹脂が多くなり、この部分の流出防止壁の幅が広
くなってしまう。同様に、移動停止と同時に低ぬれ性樹
脂の塗布を停止するために、この時に塗布された樹脂の
幅も広くなってしまう。従って、移動開始点において樹
脂の継ぎ目が部分的に幅広になり、一定の幅の滑らかな
流出防止壁を形成することは困難である。また、低ぬれ
性樹脂の塗布の停止とほとんど同時にディスペンサを上
昇させているため、樹脂が上方へ糸を引くような形で形
成され、流出防止壁の高さが不均一になってしまう。
そこで本発明の目的は、幅および高さの均一な流出防
止壁を形成することが可能な半導体素子の封止方法を提
供することにある。
[課題を解決するための手段] 本発明に係る半導体素子の封止方法は、基板のパター
ン面に半導体素子を実装する第1工程と、基板に半導体
素子の封止領域を区画するようにぬれ性の低い樹脂を塗
布し、当該樹脂を硬化させることによって流出防止壁を
形成する第2工程と、流出防止壁によって区画された封
止領域内に封止材を注入し硬化させる第3工程とを含ん
でいる。そして、第2工程において、低ぬれ性樹脂の塗
布は、まず基板に近接するようにディスペンサが下降
し、次に基板とディスペンサとが相対的に水平移動を開
始し、水平移動が定常速度に到達した後低ぬれ性樹脂の
塗布を開始し、樹脂を塗布しながら水平移動を続け封止
領域の外周を一周して塗布開始点に戻ってから樹脂の塗
布を停止し、次いで塗布開始点を行き過ぎた後で水平移
動を停止し、ディスペンサを上昇させて行なうことを特
徴とするものである。
[作用] 本発明の半導体素子の封止方法によると、ディスペン
サと基板とが相対的に水平移動開始し定常速度に到達し
た後に低ぬれ性樹脂の塗布を開始するため、塗布開始時
の樹脂の幅が広くなることがない。また、樹脂の塗布停
止後も水平移動を続けるため、塗布停止時の樹脂の幅が
広くなることもない。そして、塗布停止後しばらく水平
運動を行なってからディスペンサを上昇させるため、低
ぬれ性樹脂の上方への糸引きが少なくなる。
[実施例] 本発明に係る半導体素子の封止方法について図面を参
照して説明する。
まず第1工程として、第1図に示すように、配線パタ
ーン1aが形成されているプリント基板1上に、半導体素
子(ICチップ)2を、ダイボンディングなどの方法で実
装する。そして、金線等のワイヤ3によりワイヤボンデ
ィングする。なお、プリント基板1は図示しないXYテー
ブル上に載置されており、基板1の上方の初期位置にデ
ィスペンサ4が位置している。
次に第2〜7図により流出防止壁の形成工程(第2工
程)を説明する。まず、第2図に示すように、ディスペ
ンサ4を上記の初期位置からプリント基板1に近接する
ように下降させる。そして、XYテーブルによりプリント
基板1を移動させる。このとき、ディスペンサ4は相対
的に封止領域5の外周に沿って移動することになる。そ
して、プリント基板1は移動開始から次第に加速してい
き、所定の速度に到達するとその速度で定速移動する。
プリント基板1の移動が定速状態になり、所定の塗布開
始点5aにディスペンサ4が対向するまで移動すると、第
3図に示すように、ディスペンサ4からシリコーン樹脂
などのぬれ性の低い撥水性樹脂6aを塗布し始める。
このようにプリント基板1が定速移動状態に到達して
から樹脂の塗布を開始するので、従来のように塗布開始
点の樹脂量が多くならず、樹脂が幅広になることがな
い。むしろ、移動しながら塗布を開始するため、塗布開
始点においては部分的に樹脂がやや狭幅に形成される。
次に、第4図に示すように、ディスペンサ4より低ぬ
れ性樹脂6aを塗布しながら、プリント基板1は上記の定
速度で移動し続ける。そして、第5図に示すように、デ
ィスペンサ4が封止領域5の外周に沿って一周し、再び
塗布開始点5aに到達すると、ディスペンサ4からの樹脂
6aの塗布を停止する。その後もプリント基板1は定速度
で移動し続け、塗布開始点5aから一定距離オーバーラン
してからプリント基板1は停止する(第6図示)。そし
て、第7図に示すように、ディスペンサ4を上昇させ
る。
このように、樹脂の塗布を停止した後もプリント基板
1が定速移動を続けるので、従来のように移動停止点に
おいて樹脂が多量に塗布されることがなく(いわゆるぼ
た落ちを生じることなく)、この位置に塗布された樹脂
の幅が広くなることはない。むしろ、塗布停止点におい
ては部分的に樹脂はやや狭幅に形成される。
なお、低ぬれ性樹脂6aの塗布開始点と塗布停止点は同
一位置である。すなわち、塗布開始時に吐出された樹脂
と塗布停止時に吐出された樹脂とは互いに重なり合う。
このため、前述のように塗布開始時および塗布停止時に
樹脂が狭幅に形成されると、これら両狭幅部同士が重な
り合って接合されるため、この点5aにおける樹脂の幅は
他の部分の樹脂の幅とほぼ等しくなり、樹脂6aは封止領
域5の全周にわたって実質的に同一幅に形成される。
このようにして、低ぬれ性樹脂6aの塗布を完了した
後、樹脂6aを硬化させ、流出防止壁6bとする。
最後に第3工程として、流出防止壁6b内に図示しない
注入手段によりエポキシ樹脂等の封止材7を注入し、そ
の上面が実質的に平坦になった状態で硬化させ、半導体
素子1を封止する(第8図示)。
なお、半導体素子1の実装方法、流出防止壁形成用の
低ぬれ性樹脂6aや封止材7などについては上記実施例に
限定されるものではない。また、本実施例においては、
図示しないXYテーブルを用いてプリント基板1を移動さ
せるようにしたが、プリント基板1を固定させたままで
ディスペンサ4を移動させることも可能である。さらに
は、流出防止壁6bを形成した後で半導体素子2の実装す
る、すなわち第1工程と第2工程の順番を入れ換えるこ
とも可能である。
[効果] 以上のような本発明に係る方法によると、流出防止壁
の幅の広さおよび高さが極めて均一に形成できる。従っ
て、封止領域が正確に区画でき、封止材の高さも均一に
形成できる。
【図面の簡単な説明】
第1図は本発明に係る半導体封止方法の第1工程を示す
斜視図、第2〜7図は第2工程を順番に示す斜視図、第
8図は第3工程を示す斜視図である。 1……プリント基板、1a……配線パターン、 2……半導体素子、4……ディスペンサ、 5……封止領域、5a……塗布開始点、 6a……低ぬれ性樹脂、6b……流出防止壁、 7……封止材。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】プリント基板の配線パターン面に半導体素
    子を実装する第1工程と、上記基板に上記半導体素子の
    封止領域を区画するようにぬれ性の低い樹脂を塗布し、
    上記樹脂を硬化させることによって流出防止壁を形成す
    る第2工程と、上記流出防止壁によって区画された上記
    封止領域内に封止材を注入し硬化させる第3工程とを含
    み、 上記第2工程において、上記樹脂の塗布は、まず上記基
    板に近接するようにディスペンサが下降し、次に上記基
    板と上記ディスペンサとが相対的に水平移動を開始し、
    上記水平移動が定常速度に到達した後上記樹脂の塗布を
    開始し、上記樹脂を塗布しながら水平移動を続け上記封
    止領域の外周を一周して塗布開始点に戻ってから上記樹
    脂の塗布を停止し、次いで塗布開始点を行き過ぎた後で
    上記水平移動を停止し、上記ディスペンサを上昇させる
    ことにより行なう ことを特徴とする半導体素子の封止方法。
JP25985890A 1990-09-28 1990-09-28 半導体素子の封止方法 Expired - Fee Related JP2835329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25985890A JP2835329B2 (ja) 1990-09-28 1990-09-28 半導体素子の封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25985890A JP2835329B2 (ja) 1990-09-28 1990-09-28 半導体素子の封止方法

Publications (2)

Publication Number Publication Date
JPH04137740A JPH04137740A (ja) 1992-05-12
JP2835329B2 true JP2835329B2 (ja) 1998-12-14

Family

ID=17339951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25985890A Expired - Fee Related JP2835329B2 (ja) 1990-09-28 1990-09-28 半導体素子の封止方法

Country Status (1)

Country Link
JP (1) JP2835329B2 (ja)

Also Published As

Publication number Publication date
JPH04137740A (ja) 1992-05-12

Similar Documents

Publication Publication Date Title
KR950704837A (ko) 다이와 칩 캐리어간의 인터페이스 형성방법 (method of forming interface between die and chip carrier)
US5527742A (en) Process for coated bonding wires in high lead count packages
US6022583A (en) Method of encapsulating a wire bonded die
JPH01268137A (ja) 回路素子表面封じ方法及び装置
JP2835329B2 (ja) 半導体素子の封止方法
JP3874547B2 (ja) バンプ付きic封止剤塗布方法及びバンプ付きic封止剤塗布装置
JPH03280554A (ja) 半導体装置の製造方法
JP2988986B2 (ja) 半導体装置及びその製造方法
JP3185673B2 (ja) チップ封止用樹脂の塗布方法
KR100214553B1 (ko) 버텀 리드 패키지의 제조 방법
JPH0379044A (ja) 半導体素子の樹脂封止方法
JPS63141394A (ja) 混成集積回路の製造方法
US20010048999A1 (en) Reinforced flexible substrates and method therefor
JPS6246536A (ja) 電子部品の樹脂モ−ルド方法
JP3309889B2 (ja) 半導体素子の樹脂封止方法
JPH0653264A (ja) 半導体装置の製造方法
JPH09283548A (ja) 電子回路基板とその製造方法
JPH0546270Y2 (ja)
JP2002222821A (ja) 樹脂枠形成装置および樹脂枠形成方法
KR19980017403A (ko) 접착제의 성분 균일성을 위한 다이어태치 장치의 구조
JPS63318131A (ja) 硬化樹脂による樹脂封止方法
JPH0289349A (ja) Tab用フィルムキャリアテープ
TWI249824B (en) Semiconductor package with passive component
JPH03123040A (ja) 半導体装置の製造方法
JPH04105332A (ja) ペースト塗布装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees