JP2833189B2 - Ｔａｂ式半導体装置 - Google Patents
Ｔａｂ式半導体装置Info
- Publication number
- JP2833189B2 JP2833189B2 JP2272409A JP27240990A JP2833189B2 JP 2833189 B2 JP2833189 B2 JP 2833189B2 JP 2272409 A JP2272409 A JP 2272409A JP 27240990 A JP27240990 A JP 27240990A JP 2833189 B2 JP2833189 B2 JP 2833189B2
- Authority
- JP
- Japan
- Prior art keywords
- tie bar
- semiconductor device
- semiconductor element
- leads
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、可撓性フィルムに半導体素子を実装してな
るTAB式半導体装置に関するものである。
るTAB式半導体装置に関するものである。
［従来の技術］ ポリイミドフィルムの如き可撓性のフィルムに半導体
装置を搭載し、その電極にフィルムに設けたリードを接
続してなるTAB式半導体装置は、多量生産に適する、小
形化できる、ファインパターン化が可能であるなど種々
特徴を有するため、現在では広く使用されている。
装置を搭載し、その電極にフィルムに設けたリードを接
続してなるTAB式半導体装置は、多量生産に適する、小
形化できる、ファインパターン化が可能であるなど種々
特徴を有するため、現在では広く使用されている。
第７図はTAB式半導体装置の製造過程の一例を示す平
面図で、（１）は長尺のフィルム、（２）はフィルム
（１）の長さ方向に一定の間隔で設けられたデバイスホ
ール、（３）はフィルム（１）上に設けられた銅箔の如
き導電率の高い材料からなるリードで、その先端部はデ
バイスホール（２）内に突出してインナーリード（3a）
を形成している。（４）はデバイスホール（２）の外側
にこれと平行に形成され、リード（３）の外端部、即ち
アウターリード（3b）を露出させるためのアウターリー
ドホール、（５）はフィルム（１）を搬送するためのス
プロケット穴である。（６）はデバイスホール（２）内
に配設され、その電極がインナーリード（3a）に接続さ
れた半導体素子である。
面図で、（１）は長尺のフィルム、（２）はフィルム
（１）の長さ方向に一定の間隔で設けられたデバイスホ
ール、（３）はフィルム（１）上に設けられた銅箔の如
き導電率の高い材料からなるリードで、その先端部はデ
バイスホール（２）内に突出してインナーリード（3a）
を形成している。（４）はデバイスホール（２）の外側
にこれと平行に形成され、リード（３）の外端部、即ち
アウターリード（3b）を露出させるためのアウターリー
ドホール、（５）はフィルム（１）を搬送するためのス
プロケット穴である。（６）はデバイスホール（２）内
に配設され、その電極がインナーリード（3a）に接続さ
れた半導体素子である。
このようにして半導体素子（６）が接続されたフィル
ム（１）はプレス等により切断線（７）で切断され、第
８図に示すように個々の半導体装置となる。なお、
（８）は切断の際残置されたフィルムで、一般にタイバ
ーと呼ばれている。
ム（１）はプレス等により切断線（７）で切断され、第
８図に示すように個々の半導体装置となる。なお、
（８）は切断の際残置されたフィルムで、一般にタイバ
ーと呼ばれている。
第９図は上記のような半導体装置を基板等に実装した
状態を示す模式図で、（11）は基板、（12）は基板（1
1）上に形成された導電パターンである。半導体装置は
その能動面を下にして基板（11）上に載置され、ボンデ
ィングツールによりアウターリード（3b）を導電パター
ン（12）に接続する。そして、湿気等の侵入を防止する
ため、半導体素子（６）の外周と基板（11）との間に、
半導体状樹脂のモールド材（９）を塗布する。
状態を示す模式図で、（11）は基板、（12）は基板（1
1）上に形成された導電パターンである。半導体装置は
その能動面を下にして基板（11）上に載置され、ボンデ
ィングツールによりアウターリード（3b）を導電パター
ン（12）に接続する。そして、湿気等の侵入を防止する
ため、半導体素子（６）の外周と基板（11）との間に、
半導体状樹脂のモールド材（９）を塗布する。
［発明が解決しようとする課題］ 上記のようなモールド材（９）は、半導体素子（６）
とタイバー（８）との間を充填するように塗布している
が、モールド材（９）の量が多いと、タイバー（８）を
乗り越えて基板（11）上に流れ出すことが屡々ある。ま
た、モールド材（９）の乾燥工程においても、熱によっ
て流動したモールド材（９）が、タイバー（８）を越え
て流出することがある。
とタイバー（８）との間を充填するように塗布している
が、モールド材（９）の量が多いと、タイバー（８）を
乗り越えて基板（11）上に流れ出すことが屡々ある。ま
た、モールド材（９）の乾燥工程においても、熱によっ
て流動したモールド材（９）が、タイバー（８）を越え
て流出することがある。
このため、基板（11）が汚れるのでその清掃や除去が
きわめて面倒で生産性の向上を阻害するばかりでなく、
ときとして、基板（11）に設けたスルーホールが閉塞さ
れてしまうこともある。
きわめて面倒で生産性の向上を阻害するばかりでなく、
ときとして、基板（11）に設けたスルーホールが閉塞さ
れてしまうこともある。
本発明は、上記の課題を解決すべくなされたもので、
半導体素子の外周に塗布するモールド材が基板上に流出
するおそれのないTAB式半導体装置を得ることを目的と
したものである。
半導体素子の外周に塗布するモールド材が基板上に流出
するおそれのないTAB式半導体装置を得ることを目的と
したものである。
［課題を解決するための手段］ 本発明にかかるTAB式半導体装置は、複数の電極を有
する半導体素子と、一端が各々の前記電極に接続される
とともに他端が自由端となる複数のリードと、前記リー
ドの前記半導体素子から所定距離離れた位置にて前記複
数のリードに跨って接続された第１のタイバーと、前記
第１のタイバーと平行に且つ所定距離離れた位置に設け
られるとともに前記複数のリードに跨って接続された第
２のタイバーと、前記半導体素子の少なくとも一部が封
止されたモールド部と、を有し、 前記第１のタイバーには前記半導体素子の周囲を完全
に囲むように連続形成されてなるとともに、前記第２の
タイバーは前記リードの設けられた側にのみ形成されて
なることを特徴とする。
する半導体素子と、一端が各々の前記電極に接続される
とともに他端が自由端となる複数のリードと、前記リー
ドの前記半導体素子から所定距離離れた位置にて前記複
数のリードに跨って接続された第１のタイバーと、前記
第１のタイバーと平行に且つ所定距離離れた位置に設け
られるとともに前記複数のリードに跨って接続された第
２のタイバーと、前記半導体素子の少なくとも一部が封
止されたモールド部と、を有し、 前記第１のタイバーには前記半導体素子の周囲を完全
に囲むように連続形成されてなるとともに、前記第２の
タイバーは前記リードの設けられた側にのみ形成されて
なることを特徴とする。
また上記構成に加えて、前記第２のタイバーから所定
距離離れた位置にさらに他のタイバーを設けてなること
を特徴とする。
距離離れた位置にさらに他のタイバーを設けてなること
を特徴とする。
［作 用］ TAB式半導体装置は、複数の電極を有する半導体素子
と、一端が各々の前記電極に接続されるとともに他端が
自由端となる複数のリードと、前記リードの前記半導体
素子から所定距離離れた位置にて前記複数のリードに跨
って接続された第１のタイバーと、前記第１のタイバー
と平行に且つ所定距離離れた位置に設けられるとともに
前記複数のリードに跨って接続された第２のタイバー
と、前記半導体素子の少なくとも一部が封止されたモー
ルド部と、を有するので、モールド材が塗布された際
に、たとえ多量のモールド材を用いてしまい、乾燥時に
モールド材が周囲に流動するケースにおいても、まず第
１のタイバーにてせき止め、さらに第１のタイバーにて
せき止められなかったモールド材も第１のタイバーから
所定距離離れた位置に第２のタイバーがあることで、確
実にダムのかわりになる。従って、第２のタイバーを超
えて自由端となっているリードには樹脂が回り込むこと
なく、実装する基板を汚したり、その基板に形成された
スルーホール等を閉塞したりすることはない。
と、一端が各々の前記電極に接続されるとともに他端が
自由端となる複数のリードと、前記リードの前記半導体
素子から所定距離離れた位置にて前記複数のリードに跨
って接続された第１のタイバーと、前記第１のタイバー
と平行に且つ所定距離離れた位置に設けられるとともに
前記複数のリードに跨って接続された第２のタイバー
と、前記半導体素子の少なくとも一部が封止されたモー
ルド部と、を有するので、モールド材が塗布された際
に、たとえ多量のモールド材を用いてしまい、乾燥時に
モールド材が周囲に流動するケースにおいても、まず第
１のタイバーにてせき止め、さらに第１のタイバーにて
せき止められなかったモールド材も第１のタイバーから
所定距離離れた位置に第２のタイバーがあることで、確
実にダムのかわりになる。従って、第２のタイバーを超
えて自由端となっているリードには樹脂が回り込むこと
なく、実装する基板を汚したり、その基板に形成された
スルーホール等を閉塞したりすることはない。
なお、前記第１のタイバー及び前記第２のタイバー
は、前記半導体素子の周囲を完全に囲むようにそれぞれ
が連続形成するか、もしくは、前記第１のタイバーは前
記半導体素子の周囲を完全に囲むように連続形成されて
なるとともに、前記第２のタイバーは前記リードの設け
られた側にのみ形成すれば、上記作用効果は同様に得ら
れる。さらに、前者のケースでは、導電パターンとのボ
ンディング後にリードに加わるストレスを緩和すること
ができる。また後者のケースでは、必要最小限の位置に
タイバーを設けることで、製造コストを下げることがで
きる。
は、前記半導体素子の周囲を完全に囲むようにそれぞれ
が連続形成するか、もしくは、前記第１のタイバーは前
記半導体素子の周囲を完全に囲むように連続形成されて
なるとともに、前記第２のタイバーは前記リードの設け
られた側にのみ形成すれば、上記作用効果は同様に得ら
れる。さらに、前者のケースでは、導電パターンとのボ
ンディング後にリードに加わるストレスを緩和すること
ができる。また後者のケースでは、必要最小限の位置に
タイバーを設けることで、製造コストを下げることがで
きる。
［実施例］ 第１図は本発明実施例を模式的に示した平面図であ
る。なお、第７図で説明した従来例と同じ部分には同じ
符号を付し、説明を省略する。（４）は第１のリードホ
ールで、さらにその周囲には第１のリードホール（４）
から所定距離離れた位置にて平行になるように（4a）第
２のリードホールが設けられている。これらはいずれも
外部基板との接続に用いられるいわゆるアウタリー部に
なることから、第１及び第２のアウターリードホールと
いう。
る。なお、第７図で説明した従来例と同じ部分には同じ
符号を付し、説明を省略する。（４）は第１のリードホ
ールで、さらにその周囲には第１のリードホール（４）
から所定距離離れた位置にて平行になるように（4a）第
２のリードホールが設けられている。これらはいずれも
外部基板との接続に用いられるいわゆるアウタリー部に
なることから、第１及び第２のアウターリードホールと
いう。
第２図は上記のようなフィルム（１）を切断線（７）
で切断した状態を示すもので、第１のタイバー（８）
（以下、単にタイバーという）の外側にはアウターリー
ドホール（４）を隔てて、第２のタイバー（8a）が形成
されている。
で切断した状態を示すもので、第１のタイバー（８）
（以下、単にタイバーという）の外側にはアウターリー
ドホール（４）を隔てて、第２のタイバー（8a）が形成
されている。
上記のような半導体装置を基板に実装してその外周に
モールド材を塗布すると、第３図に示すように、モール
ド材（９）の量が多いとタイバー（８）を乗越えて流れ
出すことがあるが、このモールド材（９）は第２のタイ
バー（8a）によって阻止され、基板（11）上まで達する
ことはなく、したがって基板（11）を汚したりスルーホ
ールを閉塞するおそれもない。
モールド材を塗布すると、第３図に示すように、モール
ド材（９）の量が多いとタイバー（８）を乗越えて流れ
出すことがあるが、このモールド材（９）は第２のタイ
バー（8a）によって阻止され、基板（11）上まで達する
ことはなく、したがって基板（11）を汚したりスルーホ
ールを閉塞するおそれもない。
また、リード（３）には２本のタイバー（８），（8
a）が設けられているので、導電パターン（12）とのボ
ンディング後にリード（３）に加わるストレスを緩和す
ることができる。
a）が設けられているので、導電パターン（12）とのボ
ンディング後にリード（３）に加わるストレスを緩和す
ることができる。
なお、第１図の実施例では、アウターリードホール
（４）の外周にそれぞれ第２のアウターリードホール
（4a）を設けた場合を示したが、リード（３）が設けら
れている側にのみ第２のアウターリードホール（4a）を
設け、リード（３）が設けられていない側の第２のアウ
ターリードホール（4a）は省略してもよい。
（４）の外周にそれぞれ第２のアウターリードホール
（4a）を設けた場合を示したが、リード（３）が設けら
れている側にのみ第２のアウターリードホール（4a）を
設け、リード（３）が設けられていない側の第２のアウ
ターリードホール（4a）は省略してもよい。
第４図は本発明の他の実施例の模式的平面図である。
第１図の実施例においては、タイバー（８）の外周に所
定の距離を隔てて第２のタイバー（8a）を設けた側を示
したが、本実施例にいおいては、リード（３）が設けら
れた側にのみ第２のタイバー（8a）を設けたもので、モ
ールド材（９）の基板（11）上への流出を防止しうるこ
とは、第１図の実施例の場合と同様である。
第１図の実施例においては、タイバー（８）の外周に所
定の距離を隔てて第２のタイバー（8a）を設けた側を示
したが、本実施例にいおいては、リード（３）が設けら
れた側にのみ第２のタイバー（8a）を設けたもので、モ
ールド材（９）の基板（11）上への流出を防止しうるこ
とは、第１図の実施例の場合と同様である。
第５図は本発明のさらに他の実施例の模式的平面図で
ある。本実施例は半導体素子（６）の四辺に設けられた
電極に、デバイスホール（２）の四辺に設けたリード
（３）をそれぞれ接続した半導体装置に本発明を実施し
たもので、デバイスホール（２）の四辺に沿って設けら
れたアウターリードホール（４）の外側に、所定の距離
を隔てて第２のアウターリードホール（4a）を設け、こ
の第２のアウターリードホール（4a）に沿ってフィルム
（１）を切断したものである。このように構成すること
により、第６図に示すような半導体装置を得ることがで
きる。
ある。本実施例は半導体素子（６）の四辺に設けられた
電極に、デバイスホール（２）の四辺に設けたリード
（３）をそれぞれ接続した半導体装置に本発明を実施し
たもので、デバイスホール（２）の四辺に沿って設けら
れたアウターリードホール（４）の外側に、所定の距離
を隔てて第２のアウターリードホール（4a）を設け、こ
の第２のアウターリードホール（4a）に沿ってフィルム
（１）を切断したものである。このように構成すること
により、第６図に示すような半導体装置を得ることがで
きる。
上記の説明では、タイバーの外側に第２のタイバーを
設けた場合を示したが、タイバーの外側に２本以上のタ
イバーを設けてもよい。
設けた場合を示したが、タイバーの外側に２本以上のタ
イバーを設けてもよい。
また、基板等に実装した半導体装置の周辺と基板との
間にモールド材を塗布する場合の例を示したが、本発明
はこれに限定するものではなく、例えば基板等に実装し
た半導体素子及びインナーリードをボッディングにより
封止する場合、あるいは基板等に実装する前に、半導体
素子及びインナーリード部分を金型を用いて合成樹脂等
でパッケージする場合などにも本発明を実施することが
できる。
間にモールド材を塗布する場合の例を示したが、本発明
はこれに限定するものではなく、例えば基板等に実装し
た半導体素子及びインナーリードをボッディングにより
封止する場合、あるいは基板等に実装する前に、半導体
素子及びインナーリード部分を金型を用いて合成樹脂等
でパッケージする場合などにも本発明を実施することが
できる。
［発明の効果］ 以上詳記したように、本発明はTAB式半導体装置のタ
イバーの外側にアウターリードホールを隔てて１本又は
２本以上のタイバーを設けたので、半導体素子の外周と
基板等との間に塗布したり、ポッティングや金型で半導
体素子等を封止したモール材がタイバーを乗越えて流れ
出しても、外側のタイバーによって阻止されて基板等や
フィルム上に流れ出すことがない。このため基板等やフ
ィルムを汚したりスルホールを閉塞したりするおそれが
なく、生産性及び歩留りを向上することができる。
イバーの外側にアウターリードホールを隔てて１本又は
２本以上のタイバーを設けたので、半導体素子の外周と
基板等との間に塗布したり、ポッティングや金型で半導
体素子等を封止したモール材がタイバーを乗越えて流れ
出しても、外側のタイバーによって阻止されて基板等や
フィルム上に流れ出すことがない。このため基板等やフ
ィルムを汚したりスルホールを閉塞したりするおそれが
なく、生産性及び歩留りを向上することができる。
また、リードは複数本のタイバーで保持されているの
で、リードの曲りや捩れを防止することができ、さら
に、半導体素子の電極への接続後にリードに加わるスト
レスが緩和され、接続の歩留り及び信頼性を向上するこ
とができる。
で、リードの曲りや捩れを防止することができ、さら
に、半導体素子の電極への接続後にリードに加わるスト
レスが緩和され、接続の歩留り及び信頼性を向上するこ
とができる。
第１図は本発明実施例を模式的に示した平面図、第２図
（ａ）は第１図の切断線で切断した状態を示す平面図、
（ｂ）はそのＡ−Ａ断面図、第３図は作用説明図、第４
図は本発明の他の実施例の模式的平面図、第５図は本発
明のさらに他の実施例側の模式的平面図、第６図は第５
図の切断線で切断した状態を示す斜視図、第７図は従来
のTAB式半導体装置の一例を模式的に示した平面図、第
８図（ａ）は第７図の切断線で切断した状態を示す平面
図、（ｂ）はそのＢ−Ｂ断面図、第９図は第８図の半導
体装置を基板に実装した状態を示す断面図である。 （１）：フィルム、（２）：デバイスホール、（３）：
リード、（3b）：アウターリード、（４）：アウターリ
ードホール、（4a）：第２のアウターリードホール、
（５）：スプロケット穴、（６）：半導体素子、
（７）：切断線、（８）：タイバー、（8a）：第２のタ
イバー、（９）：モールド材、（11）：基板等、（1
2）：導電パターン。
（ａ）は第１図の切断線で切断した状態を示す平面図、
（ｂ）はそのＡ−Ａ断面図、第３図は作用説明図、第４
図は本発明の他の実施例の模式的平面図、第５図は本発
明のさらに他の実施例側の模式的平面図、第６図は第５
図の切断線で切断した状態を示す斜視図、第７図は従来
のTAB式半導体装置の一例を模式的に示した平面図、第
８図（ａ）は第７図の切断線で切断した状態を示す平面
図、（ｂ）はそのＢ−Ｂ断面図、第９図は第８図の半導
体装置を基板に実装した状態を示す断面図である。 （１）：フィルム、（２）：デバイスホール、（３）：
リード、（3b）：アウターリード、（４）：アウターリ
ードホール、（4a）：第２のアウターリードホール、
（５）：スプロケット穴、（６）：半導体素子、
（７）：切断線、（８）：タイバー、（8a）：第２のタ
イバー、（９）：モールド材、（11）：基板等、（1
2）：導電パターン。
Claims (2)
- 【請求項１】複数の電極を有する半導体素子と、一端が
各々の前記電極に接続されるとともに他端が自由端とな
る複数のリードと、前記リードの前記半導体素子から所
定距離離れた位置にて前記複数のリードに跨って接続さ
れた第１のタイバーと、前記第１のタイバーと平行に且
つ所定距離離れた位置に設けられるとともに前記複数の
リードに跨って接続された第２のタイバーと、前記半導
体素子の少なくとも一部が封止されたモールド部と、を
有し、 前記第１のタイバーは前記半導体素子の周囲を完全に囲
むように連続形成されてなるとともに、前記第２のタイ
バーは前記リードの設けられた側にのみ形成されてなる
ことを特徴とするTAB式半導体装置。 - 【請求項２】前記第２のタイバーから所定距離離れた位
置にさらに他のタイバーを設けてなることを特徴とする
請求項１項記載のTAB式半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2272409A JP2833189B2 (ja) | 1990-10-12 | 1990-10-12 | Ｔａｂ式半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2272409A JP2833189B2 (ja) | 1990-10-12 | 1990-10-12 | Ｔａｂ式半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04148538A JPH04148538A (ja) | 1992-05-21 |
| JP2833189B2 true JP2833189B2 (ja) | 1998-12-09 |
Family
ID=17513503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2272409A Expired - Fee Related JP2833189B2 (ja) | 1990-10-12 | 1990-10-12 | Ｔａｂ式半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833189B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1032221A (ja) * | 1996-07-12 | 1998-02-03 | Nec Corp | プリント配線基板 |
-
1990
- 1990-10-12 JP JP2272409A patent/JP2833189B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04148538A (ja) | 1992-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490486B2 (en) | Semiconductor device | |
| JP3536023B2 (ja) | Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置 | |
| JPH04290257A (ja) | プリント回路板上に搭載するための半導体装置 | |
| JPH10284525A (ja) | 半導体装置の製造方法 | |
| JP2000286309A (ja) | 可撓性配線基板及びその製造方法、フィルムキャリア、テープ状半導体装置、半導体装置、回路基板並びに電子機器 | |
| JP2608192B2 (ja) | リードフレーム | |
| JP2833189B2 (ja) | Ｔａｂ式半導体装置 | |
| JPH0378236A (ja) | キャリアテープ及びこれを用いた半導体装置の製造方法 | |
| JPH03266442A (ja) | 半導体チップ実装用リード構造体 | |
| KR950034696A (ko) | 초박형 반도체 패키지 및 그 제조방법 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JP2737356B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JPH04148539A (ja) | Ｔａｂ式半導体装置 | |
| JPS63104457A (ja) | リ−ドフレ−ム | |
| JPH0422159A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH04368160A (ja) | 半導体パッケージ | |
| JPH04239753A (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JPH03219663A (ja) | 半導体装置用リードフレーム | |
| JP2003297996A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置 | |
| JPH09153569A (ja) | 樹脂封止型半導体装置 | |
| JPH08204101A (ja) | 半導体装置用リードフレーム | |
| JPH04186755A (ja) | リードフレーム | |
| JPH0714960A (ja) | 半導体装置用リードフレーム | |
| JPH09172042A (ja) | 半導体装置 | |
| JPH10229157A (ja) | 半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |