JP2852331B2 - Clock IC - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は時計用ＩＣ（集積回路）
に関し、特にそのモータ駆動パルス生成に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock IC (integrated circuit).
In particular, the present invention relates to the generation of a motor drive pulse.

【０００２】[0002]

【従来の技術】現在、アナログ電子時計では、指針を駆
動する多種の時計ムーブメントが使用され、これに伴い
多種のモータが用いられている。モータの仕様に応じて
様々な電圧、周期およびパルス幅のモータ駆動パルスが
用いられている。例えば、一般に１秒毎に秒針を運針す
るものでは、時計ムーブメント内に設けられたモータ
は、通常、各パルス毎に極を転じる１Ｈｚのモータ駆動
パルスを受け、毎秒０．５回転にて駆動されている。ま
た、スウィープ運針させるものでは、例えば、異なる２
極のパルスより１周期をなす８Ｈｚのモータ駆動パルス
を受けるモータを用いている。以上のようなモータ駆動
パルスは時計ムーブメントに備えられた時計用ＩＣにて
生成される。この時計用ＩＣは、外付けされた水晶振動
子の発振出力を分周する分周回路、この分周回路の出力
によってモータ駆動パルスを生成するパルス制御回路等
を有し、目的の時計ムーブメントのモータの仕様に合っ
た一種類のモータ駆動パルスを生成し出力するものであ
る。このため、モータの仕様毎に専用の時計用ＩＣが用
いられている。2. Description of the Related Art At present, various kinds of timepiece movements for driving hands are used in analog electronic timepieces, and accordingly various kinds of motors are used. Motor driving pulses of various voltages, periods and pulse widths are used according to the specifications of the motor. For example, in general, when the second hand is moved every second, the motor provided in the timepiece movement normally receives a 1 Hz motor drive pulse that changes its pole at each pulse and is driven at 0.5 rotations per second. ing. In the case of sweeping the needle, for example, different 2
A motor that receives a motor drive pulse of 8 Hz, which is one cycle from the pole pulse, is used. The motor drive pulse as described above is generated by a timepiece IC provided in the timepiece movement. This timepiece IC has a frequency dividing circuit that divides the oscillation output of an externally mounted crystal oscillator, a pulse control circuit that generates a motor drive pulse based on the output of the frequency dividing circuit, and the like. It generates and outputs one type of motor drive pulse that meets the specifications of the motor. For this reason, a dedicated watch IC is used for each motor specification.

【０００３】[0003]

【発明が解決しようとする課題】このような従来の時計
用ＩＣでは、時計ムーブメントの多様化に伴って時計用
ＩＣもそれだけの種類用意しなければならず、時計用Ｉ
Ｃは多品種少量生産とな開発コストがかさむ。In such a conventional watch IC, as the watch movement becomes more diversified, the watch IC must be prepared in such a variety of types.
C has a high development cost due to high-mix low-volume production.

【０００４】そこで本発明の目的は、複数種類のモータ
に共通に使用可能な時計用ＩＣを提供することにある。An object of the present invention is to provide a timepiece IC that can be commonly used for a plurality of types of motors.

【０００５】[0005]

【課題を解決するための手段】発振出力を分周する分周
回路と、この分周回路の出力によってモータ駆動パルス
を生成するパルス制御回路とを有する時計用ＩＣにおい
て、内部動作評価用のテスト端子と、このテスト端子に
よって指定された内部動作評価を行なうテスト回路と、
電源の投入により一定時間上記テスト回路による内部動
作評価を禁止するタイマ回路と、上記タイマ回路の出力
によって内部動作評価が禁止されている間に上記テスト
端子の状態に応じて、実際に使用されるモータに適する
上記モータ駆動パルスを設定する設定回路とを設けるこ
とにより上記目的を達成する。SUMMARY OF THE INVENTION In a timepiece IC having a frequency dividing circuit for dividing an oscillation output and a pulse control circuit for generating a motor drive pulse by the output of the frequency dividing circuit, a test for evaluating an internal operation is performed. A test circuit for evaluating an internal operation specified by the test terminal;
A timer circuit that inhibits the internal operation evaluation by the test circuit for a certain period of time when the power is turned on, and is actually used according to the state of the test terminal while the internal operation evaluation is inhibited by the output of the timer circuit. Suitable for motor
The above object is achieved by providing a setting circuit for setting the motor drive pulse .

【０００６】[0006]

【実施例】次に本発明の一実施例の時計用ＩＣについて
図を参照しながら説明する。図１は本例の構成を示すブ
ロック図であり、同図において、１は時計用ＩＣであ
り、以下に述べる各回路から構成されており、時計ムー
ブメントに設けられる運針用のモータ２にモータ駆動パ
ルスを供給する。３は発振回路であり、外付けの水晶振
動子４に接続され基準クロックを発生する。５は分周回
路であり、基準クロックを所定の周波数に分周する。６
はパルス制御回路であり、分周回路５の出力を受けてモ
ータ駆動パルスを生成する。７はモータバッファであ
り、パルス制御回路６の出力を増幅してモータ２に出力
する。Next, a timepiece IC according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the present example. In the figure, reference numeral 1 denotes a clock IC, which is composed of the following circuits, and is driven by a motor 2 for hand movement provided in the clock movement. Supply pulse. Reference numeral 3 denotes an oscillation circuit which is connected to an external crystal oscillator 4 and generates a reference clock. Reference numeral 5 denotes a frequency dividing circuit for dividing the frequency of the reference clock to a predetermined frequency. 6
Is a pulse control circuit that generates a motor drive pulse upon receiving the output of the frequency dividing circuit 5. Reference numeral 7 denotes a motor buffer, which amplifies the output of the pulse control circuit 6 and outputs it to the motor 2.

【０００７】Ｔ1 〜Ｔ3 はテスト端子であり、それぞれ
プルダウン抵抗Ｒ〜Ｒを接続してある。テスト端子Ｔ1
〜Ｔ3 は、それぞれ外部スイッチＳＷ1 〜ＳＷ2 のオ
ン、オフにより“１”、“０”に保持される。なお、外
部スイッチＳＷ1 〜ＳＷ2 はプロービィングに用いる試
験用接点を模式的に示したものである。T1 to T3 are test terminals to which pull-down resistors R to R are connected, respectively. Test terminal T1
T3 are held at "1" and "0" when the external switches SW1 to SW2 are turned on and off, respectively. The external switches SW1 to SW2 schematically show test contacts used for probing.

【０００８】８はテスト回路であり、テスト端子Ｔ1 〜
Ｔ3 の“１”、“０”に応じて内部動作評価を行なう。
ここで、テスト端子Ｔ1 〜Ｔ3 の“１”、“０”の状態
と内部動作評価のテストモードとの対応を図２ａに示
す。ここで、通常モードとは、内部動作評価およびモー
タの駆動条件設定を禁止し、モータの駆動パルスを出力
し、本来の機能を実行するモードであり、製品の出荷時
においてはこの状態に保持される。他のテストモード１
〜７はそれぞれ製造段階で行なわれる８種類の内部動作
評価を表したものである。９はテスト回路により評価さ
れる時計用ＩＣ１内の各回路部である。Reference numeral 8 denotes a test circuit, which includes test terminals T1 to T1.
The internal operation is evaluated according to "1" and "0" of T3.
FIG. 2A shows the correspondence between the "1" and "0" states of the test terminals T1 to T3 and the test mode for internal operation evaluation. Here, the normal mode is a mode in which the internal operation evaluation and the setting of the driving condition of the motor are prohibited, the driving pulse of the motor is output, and the original function is executed. You. Other test mode 1
7 to 8 represent eight types of internal operation evaluations performed at the manufacturing stage. Reference numeral 9 denotes each circuit unit in the clock IC 1 evaluated by the test circuit.

【０００９】１０はタイマ回路であり、時計用ＩＣ１の
電源スイッチＳＷ0 がオンとされ電源投入されてから一
定時間端子Ａより出力を発してテスト回路の内部動作評
価を禁止するとともに、後述の設定回路に出力を発す
る。Reference numeral 10 denotes a timer circuit, which outputs an output from a terminal A for a certain period of time after the power switch SW0 of the clock IC 1 is turned on and the power is turned on to inhibit the internal operation evaluation of the test circuit. Emit output to

【００１０】１１は設定回路であり、複数のモータ駆動
パルスの周期およびパルス幅等の条件を設定するデータ
を納めたＲＯＭ（図示せず。）およびこのＲＯＭから読
み出した所望のデータが書き込まれる書込み可能なＲＯ
Ｍ（図示せず。）等よりなり、タイマ回路１０の端子
Ａ、テスト端子Ｔ1 〜Ｔ3 に接続されており、端子Ａよ
りの出力とを受けると、その時点のテスト端子Ｔ1 〜Ｔ
3 の“１”、“０”の状態に応じたモータ駆動パルスを
設定する。ここで、テスト端子Ｔ1 〜Ｔ3 の“１”、
“０”の状態とモータ駆動パルス条件との対応を図２ａ
に示す。ここで、モータ駆動パルス条件１〜８はそれぞ
れ周期またはパルス幅の異なるモータ駆動パルスの設定
条件を表し、例えば、モータ駆動パルス条件１は周期が
１Ｈｚでパルス幅が２７．３４μＳのステップ用のモー
タ駆動パルスを設定し、モータ駆動パルス条件２は周期
が８Ｈｚでパルス幅が６２．５μＳのスイープ用のモー
タ駆動パルスを設定する等である。Reference numeral 11 denotes a setting circuit, which is a ROM (not shown) storing data for setting conditions such as a cycle and a pulse width of a plurality of motor driving pulses, and a write for writing desired data read from the ROM. Possible RO
M (not shown), etc., which are connected to the terminal A of the timer circuit 10 and the test terminals T1 to T3. When the output from the terminal A is received, the test terminals T1 to T at that time are received.
3. Set the motor drive pulse according to the state of “1” and “0” in 3. Here, "1" of the test terminals T1 to T3,
Fig. 2a shows the correspondence between the state of "0" and the motor drive pulse condition.
Shown in Here, the motor driving pulse conditions 1 to 8 represent the setting conditions of the motor driving pulse having different periods or pulse widths, respectively. For example, the motor driving pulse condition 1 is a stepping motor having a period of 1 Hz and a pulse width of 27.34 μS. The drive pulse is set, and the motor drive pulse condition 2 is to set a sweep motor drive pulse having a cycle of 8 Hz and a pulse width of 62.5 μS.

【００１１】次に本例の動作について上述の図１、図２
ａ、図２ｂに示す本例の動作タイミングを示すタイミン
グチャートおよび図３に示す本例の動作を示すフローチ
ャートを参照しながら説明する。ここでは、予めテスト
端子Ｔ1 〜Ｔ3 がそれぞれ、“０”、“１”、“０”に
設定されていることとして、電源スイッチＳＷ0 がオン
（ＳＴＡＲＴ）して電源が投入されると、タイマ回路は
端子Ａより図２Ａのように出力を発する。この端子Ａの
出力を受けたテスト回路８はその間テスト動作が禁止さ
れる（ステップＡ）。また、端子Ａの出力を受けた設定
回路１２はその立下がりによりテスト端子Ｔ1 〜Ｔ3 の
状態に応じてモータ駆動パルス設定される。ここでは、
テスト端子Ｔ1 〜Ｔ3 がそれぞれ、“０”、“１”、
“０”であるので、ＲＯＭのこのアドレスに格納されて
いるモータ駆動パルス条件３が設定され、書込み可能な
ＲＯＭ内に書き込まれるて、図２ａに示されるようにモ
ータ駆動パルス条件３が設定される。例えば、ここで、
テスト端子Ｔ1 〜Ｔ3 がそれぞれ、“０”、“０”、
“０”であれば、モータ駆動パルス条件１が選択され、
テスト端子Ｔ1 〜Ｔ3 がそれぞれ、“０”、“０”、
“１”であれば、モータ駆動パルス条件１が選択され
る。、このようにテスト端子Ｔ1 〜Ｔ3 の状態“０”、
“０”、“０”〜“１”、“１”、“１”に対してモー
タ駆動パルスの条件はモータ駆動パルス条件１〜８より
選択的に設定される（ステップＢ）。ここでは設定回路
１１によりモータ駆動パルス条件３が設定され、パルス
制御回路６は設定３に準じたモータ駆動パルスの生成を
開始する。このモータ駆動パルスはモータバッファによ
り増幅され、モータ４を駆動する。Next, the operation of this embodiment will be described with reference to FIGS.
a, a timing chart showing the operation timing of the present example shown in FIG. 2B and a flowchart showing the operation of the present example shown in FIG. 3 will be described. Here, it is assumed that the test terminals T1 to T3 are set to "0", "1", and "0", respectively, and that when the power switch SW0 is turned on (START) and the power is turned on, the timer circuit is turned on. Generates an output from terminal A as shown in FIG. 2A. The test operation of the test circuit 8 receiving the output of the terminal A is prohibited during that time (step A). The setting circuit 12, which receives the output of the terminal A, sets the motor drive pulse in accordance with the state of the test terminals T1 to T3 at the fall. here,
The test terminals T1 to T3 are "0", "1",
Since it is "0", the motor drive pulse condition 3 stored at this address of the ROM is set, written in the writable ROM, and the motor drive pulse condition 3 is set as shown in FIG. 2A. You. For example, here
The test terminals T1 to T3 are "0", "0",
If “0”, the motor drive pulse condition 1 is selected,
The test terminals T1 to T3 are "0", "0",
If “1”, the motor drive pulse condition 1 is selected. Thus, the state of the test terminals T1 to T3 is "0",
Motor drive pulse conditions for "0", "0" to "1", "1", and "1" are selectively set from motor drive pulse conditions 1 to 8 (step B). Here, the motor driving pulse condition 3 is set by the setting circuit 11, and the pulse control circuit 6 starts generating the motor driving pulse according to the setting 3. This motor drive pulse is amplified by the motor buffer and drives the motor 4.

【００１２】また、端子Ａの出力の立下がりによりモー
タ駆動パルス条件が設定されるとともに、テスト回路８
のテスト動作の禁止が解除される（ステップＣ）。続い
て、テスト端子Ｔ1 〜Ｔ3 の状態が“０”、“０”、
“０”であるか判断が行なわれる（ステップＤ）。ここ
で、テスト端子Ｔ1 〜Ｔ3 の状態が“０”、“０”、
“０”である場合には、通常モードとされる（ステップ
Ｅ）。この通常モードでは、上記で設定されたモータ駆
動条件３に準じたモータ駆動パルスが発生することにな
る。ここでテストを行なう場合には、テスト端子Ｔ1 〜
Ｔ3 を実行したいテストモードの状態に設定する。これ
により所望のテストモードが設定され実行される（ステ
ップＦ）。例えば、ここで、内部動作評価のため、テス
ト端子Ｔ1 〜Ｔ3 の状態を“０”、“１”、“１”とす
れば、テストモード６が設定され実行され、時計用ＩＣ
１内の各回路部９の動作が評価される。このようにテス
ト端子Ｔ1 〜Ｔ3 の状態“０”、“０”、“１”〜
“１”、“１”、“１”に対してテスト回路８のテスト
モードはテストモード１〜テストモード７より選択的に
設定され、所定の内部動作評価が行なえる。なお、この
間、設定回路８は設定３を保持しており、テスト端子Ｔ
1 〜Ｔ3 の状態が変化してもモータ駆動パルス条件は変
化しない。 Further, the motor drive pulse condition is set by the fall of the output of the terminal A, and the test circuit 8
Of the test operation is released (step C). Subsequently, the state of the test terminals T1 to T3 is "0", "0",
It is determined whether it is "0" (step D). Here, the state of the test terminals T1 to T3 is "0", "0",
If it is "0", the normal mode is set (step E). In the normal mode, a motor drive pulse according to the motor drive condition 3 set above is generated. When performing a test here, the test terminals T1 to T1
Set the test mode to execute T3. Thus, a desired test mode is set and executed (step F). For example, if the states of the test terminals T1 to T3 are set to "0", "1", and "1" for the internal operation evaluation, the test mode 6 is set and executed, and the clock IC is executed.
The operation of each circuit section 9 in 1 is evaluated. Thus, the state of the test terminals T1 to T3 is "0", "0", "1" to
The test mode of the test circuit 8 for "1", "1", and "1" is selectively set from the test mode 1 to the test mode 7, and a predetermined internal operation evaluation can be performed. During this time, the setting circuit 8 holds the setting 3, and the test terminal T
Even if the state of 1 to T3 changes, the motor drive pulse condition does not change.
Does not change.

【００１３】以上のように、本例は、電源投入時のテス
ト端子Ｔ1 〜Ｔ3 の状態により所定の８種類のモータ駆
動パルス条件の内より選択的に一つのモータ駆動パルス
条件が設定される。このため、既存のモータの仕様に応
じた複数のモータ駆動パルスの条件設定データ、または
将来使用されるであろうモータの仕様に応じた複数のモ
ータ駆動パルスの条件設定データを設定回路１１内のＲ
ＯＭに納めておき、時計ムーブメンに組み込まれる際
に、それに使用されるモータの仕様に応じてテスト端子
Ｔ1 〜Ｔ3 の状態を選択することにより、一つの時計用
ＩＣ１で複数のモータに対応することが可能となる。こ
れにより、同時に、多種の仕様のモータに応じて多種の
時計用ＩＣを生産する必要がなくなり、大量生産が可能
となり、コストを低減できる。As described above, in this embodiment, one motor drive pulse condition is selectively set from among eight predetermined motor drive pulse conditions depending on the state of the test terminals T1 to T3 when the power is turned on. For this reason, the condition setting data of a plurality of motor drive pulses corresponding to the specifications of the existing motor or the condition setting data of the plurality of motor drive pulses according to the specifications of the motor which will be used in the future are stored in the setting circuit 11. R
A single watch IC 1 can accommodate a plurality of motors by storing the test terminals T1 to T3 in accordance with the specifications of the motor used in the OM and storing them in a watch movement. Becomes possible. Accordingly, it is not necessary to simultaneously produce various types of timepiece ICs according to various types of motors, so that mass production becomes possible and costs can be reduced.

【００１４】また、モータ駆動パルスはテスト端子Ｔ1
〜Ｔ3 の状態により設定されるため、特別な設定用端子
を必要としないため、回路規模の増大が避けられる。ま
た、本例ではテスト端子数を３とし、モータ駆動パルス
の条件設定数を８としたがこれに限るものではなく、テ
スト端子の数に応じてモータ駆動パルス条件の設定数も
変更可能である。The motor drive pulse is applied to the test terminal T1.
Since the setting is made in accordance with the state of .about.T3, no special setting terminal is required, so that an increase in circuit scale can be avoided. In this example, the number of test terminals is set to 3, and the number of motor drive pulse conditions set is set to 8. However, the present invention is not limited to this, and the number of motor drive pulse conditions set can be changed according to the number of test terminals. .

【００１５】[0015]

【発明の効果】本発明の時計用ＩＣによれば、電源の投
入により一定時間、テスト端子を実際に使用されるモー
タに適するモータ駆動パルスを設定するための端子とす
るので、複数種類のモータ駆動パルス設定ができる。こ
のため、一種類のＩＣを複数種類のモータに共通に使用
できるため、大量生産が可能となり、コスト低減を図る
ことができる。According to the timepiece IC of the present invention, the test terminal is used as a terminal for setting a motor drive pulse suitable for a motor to be actually used for a certain period of time when the power is turned on. The drive pulse can be set. Therefore, one type of IC can be used in common for a plurality of types of motors, so that mass production is possible and cost reduction can be achieved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例の時計用ＩＣの構成を示すブ
ロック図。FIG. 1 is a block diagram showing a configuration of a timepiece IC according to an embodiment of the present invention.

【図２】図１の動作説明のための説明図。FIG. 2 is an explanatory diagram for explaining the operation of FIG. 1;

【図３】図１の動作説明のためのフローチャート。FIG. 3 is a flowchart for explaining the operation of FIG. 1;

【符号の説明】[Explanation of symbols]

１ 時計用ＩＣ ５ 分周回路 ６ パルス制御回路 ８ テスト回路 １０ タイマ回路 １１ 設定回路 Ｔ1 〜Ｔ3 テスト端子 DESCRIPTION OF SYMBOLS 1 Watch IC 5 Divider circuit 6 Pulse control circuit 8 Test circuit 10 Timer circuit 11 Setting circuit T1 to T3 Test terminals

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 発振出力を分周する分周回路と、この分
周回路の出力によってモータ駆動パルスを生成するパル
ス制御回路とを有する時計用ＩＣにおいて、内部動作評
価用のテスト端子と、このテスト端子によって指定され
た内部動作評価を行なうテスト回路と、電源の投入によ
り一定時間上記テスト回路による内部動作評価を禁止す
るタイマ回路と、上記タイマ回路の出力によって内部動
作評価が禁止されている間に上記テスト端子の状態に応
じて、実際に使用されるモータに適する上記モータ駆動
パルスを設定する設定回路とを設けたことを特徴とする
時計用ＩＣ。A clock IC having a frequency dividing circuit for dividing an oscillation output, and a pulse control circuit for generating a motor drive pulse based on an output of the frequency dividing circuit. A test circuit for evaluating the internal operation specified by the test terminal, a timer circuit for inhibiting the internal operation evaluation by the test circuit for a certain period of time when the power is turned on, and a timer circuit for inhibiting the internal operation evaluation by the output of the timer circuit. The motor drive suitable for the motor actually used according to the state of the test terminal
A timepiece IC comprising a setting circuit for setting a pulse .