JP2822186B2 - ディジタル信号の記録再生方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル信号の記録再生方法に関し、特
に、複数ワードより成るブロック毎にブロック同期信号
及びブロック・アドレスが付されたディジタル信号の記
録再生方法に関する。

〔発明の概要〕

本発明は、ディジタル・データの所定ワード毎に同期
信号及びアドレスが付されたディジタル信号を記録再生
する方法において、基準アドレス発生手段からのアドレ
ス信号と再生された同期信号及びアドレスとを比較して
これらの間のずれ量に応じてディジタル信号の記録タイ
ミングをずらすことにより、編集等による信号書き換え
部分の信号の連続性を改善するものである。

〔従来の技術〕

オーディオPCM信号等のディジタル信号を記録再生し
たり伝送する場合に、サンプリング周波数、１サンプル
のビット数等を含めたフォーマットを予め定めておくこ
とが必要とされる。

例えば、本件出願人は先に特開昭57−36410号公報や
特開昭59−104714号公報等において、業務用の固定ヘッ
ド型オーディオPCM信号記録方式として、いわゆるDASH
方式を提案している。このオーディオPCM信号記録方式
においては、１サンプル16ビットで32kHz、44.1kHz、48
kHzのサンプリング周波数に対応するようなフォーマッ
トとなっており、テープ上の記録パターンとしては、複
数（８〜48）本のディジタル・オーディオ・トラック
と、２本のアナログ・オーディオ・トラックと、各１本
のタイムコード・トラック及びコントロール・トラック
とがテープ走行方向に沿って形成されたものとなってい
る。また、オーディオ・データは所定サンプル数（例え
ば12サンプル）毎にブロック化され、このブロック毎に
ブロック・アドレスが付されてブロック同期信号等と共
に上記ディジタル・オーディオ・トラックに記録される
ようになっている。

ところで、ディジタル映像信号を磁気テープに記録し
再生するためのディジタルVTR（ビデオテープレコー
ダ）においては、オーディオ信号もディジタル記録され
る。例えば本件出願人は先に特開昭62−199179号公報に
おいて、いわゆる高品位テレビジョン信号をディジタル
記録するVTRを開示している。この先行技術においては
３種類の音声信号記録モードの例を示しているが、これ
らのモードの他に、この高品位テレビジョン信号のディ
ジタル記録VTRのテープ走行速度が比較的高速（約805mm
/s）であることを考慮して、上記いわゆるDASHフォーマ
ットを流用した固定ヘッドによるオーディオ信号のディ
ジタル記録が考えられている。

〔発明が解決しようとする課題〕

ここで、上記固定ヘッド型ディジタル・オーディオ信
号記録方式をVTRの音声記録に適用した場合において、
ビデオ・トラックについてのヘッドのトラッキングを調
整した状態で、あるいは記録時とは異なるVTRを用い
て、上記ディジタル・オーディオ信号の編集をすると、
編集点では上記データ・ブロックが連続につながらない
ことがあり、フライホイール式にカウント動作している
内部のブロック・アドレス・カウンタからの値と再生し
たブロック・アドレスとが一致しない場合がある。この
ようにデータ・ブロックが正常に連続していない場合に
は、再生時に動作が回復するまでに数ブロックのデータ
が棄却されてしまい、通常のランダム・エラーを考え合
わせると訂正しきれないエラーとなる可能性が大きい。

本発明は、このような実情に鑑みてなされたものであ
り、トラッキング調整した後や記録時と異なるVTRを用
いて編集等の信号の書き換えを行うことにより生ずる信
号の不連続を防止し得るようなディジタル信号の記録再
生方法の提供を目的とする。

〔課題を解決するための手段〕

本発明に係るディジタル信号の記録再生方法によれ
ば、上述の問題点を解決するために、回転ヘッドにより
記録再生されるディジタル信号に対応して、ディジタル
・データの所定ワード毎に同期信号及びアドレスが付さ
れて成るディジタル信号を固定ヘッドにより記録再生す
るためのディジタル信号の記録再生方法において、回転
ヘッドにより再生されるディジタル信号に応じて、基準
となるアドレスを発生する基準アドレス発生手段からの
基準アドレス信号と、固定ヘッドにより再生されたディ
ジタル信号の同期信号及びアドレスとを比較してずれ量
を検出し、このずれ量に応じて新たに固定ヘッドにより
記録するディジタル信号の記録タイミングを制御するこ
とを特徴としている。

〔作 用〕

新たに固定ヘッドにより記録（書き換え）しようとす
るディジタル信号については、回転ヘッドにより再生さ
れるディジタル信号に応じて、基準となるアドレスを発
生する基準アドレス発生手段からの基準アドレス信号
と、固定ヘッドにより再生されたディジタル信号の同期
信号及びアドレスを比較してずれ量を検出し、このずれ
量に応じて新たに固定ヘッドにより記録するディジタル
信号の記録タイミングを制御することにより、すでに記
録されている信号との連続性を保つことが可能となる。

〔実施例〕

以下、本発明に係るディジタル信号の記録再生方法の
好ましい実施例として、オーディオPCM信号を固定ヘッ
ドにより記録再生する方法について、図面を参照しなが
ら説明する。

第１図は、本発明の一実施例となるディジタル・オー
ディオ信号の記録再生方法を実現するための記録再生回
路系を示しており、いわゆる高品位テレビジョン信号を
ディジタル記録再生するためのVTR（ビデオテープレコ
ーダ）におけるオーディオPCM信号記録再生に適用され
る回路構成例を示している。この記録再生方法の信号フ
ォーマットにおいては、ディジタル・オーディオ信号を
所定ワード数毎にブロック化し、該ブロックをインター
リーブの遅延単位として誤り訂正符号化処理を施すとと
もに記録フォーマットの１ブロック（記録ブロック）を
形成しており、これらの記録ブロック毎にアドレス（ブ
ロック・アドレス）が付されている。

この第１図において、例えば８チャンネル分のオーデ
ィオPCM信号の再生ヘッドAH_P1〜AH_P8は、磁気テープ
（ビデオテープ）MTに記録形成された例えば第２図に示
すような８本のオーディオ・トラックT_A1〜T_A8をそれぞ
れ走査する。すなわちこの第２図において、上記８本の
オーディオ・トラックT_A1〜T_A8は、磁気テープMTのテー
プ走行方向（矢印Ａ方向）に沿って互いに平行に記録形
成されており、これに対して上記高品位テレビジョンの
映像信号の記録トラック（ビデオ・トラック）T_Vは、回
転ヘッドによりテープMTに対して斜めの互いに平行な複
数本のトラックとして記録形成されている。図中の矢印
Ｂ方向は、磁気テープMTに対する上記回転ビデオ・ヘッ
ドの走行方向を示している。さらに磁気テープMT上に
は、テープ走行方向（矢印Ａ方向）に沿ってタイムコー
ド・トラックT_TC、コントロール・トラックT_CTL及びキ
ュー・トラックT_Qが設けられている。

再び第１図において、ディジタル・オーディオ信号の
再生ヘッドAH_P1〜AH_P8からの信号は、再生等化回路11を
介して復調回路部（LSI）12に送られ、所定の変調方式
（例えばHDM−１変調方式）の信号復調、CRCCチェッ
ク、同期分離等の処理が施される。この復調回路部12に
はメモリ13が接続されている。復調回路部12からの復調
されたディジタル信号は、デインターリーブ処理回路の
メモリ（RAM）14及びパリティ・チェック訂正回路15に
より誤り訂正復号化処理され、ラッチ回路16を介して入
出力コントロール回路部20に送られる。復調回路部12に
おいては、後述するような記録ブロックのブロック・ア
ドレスも再生され、この再生アドレスは、比較回路17に
送られて、いわゆるフライホイール・カウンタ18からの
カウント値を比較される。フライホイール・カウンタ18
は、フライホイール式にカウント動作するブロック・ア
ドレス・カウンタであり、上記再生アドレスの連続性を
保つために用いられている。すなわち、上記デインター
リーブ用のメモリ14へのデータ書込は、上記再生アドレ
スを用いて行われるため、ドロップ・アウト等で再生ア
ドレスが得られないときのために、上記フライホイール
・カウンタ18からの出力を書込アドレス制御回路19Wに
送って、メモリ14の適正なアドレスに書き込むようにし
ている。メモリ14に書き込まれたデータは、読出アドレ
ス制御回路19Rにより読み出し制御される。入出力コン
トロール回路部20に供給されたディジタル・オーディオ
信号は、レベル調整や、遅延、補間、ミュート等の処理
が施されて、DA変換器への入力として、あるいはそのま
まディジタル・アウトとして取り出される。

また、記録しようとするオーディオ信号としてAD変換
器出力あるいはいわゆるディジタル・イン入力等のディ
ジタル・オーディオ信号が入出力コントロール回路部20
に供給されており、このディジタル・オーディオ信号
は、ラッチ回路21を介してインターリーブ処理回路のメ
モリ（RAM）22及びパリティ付加回路23に送られること
によって、誤り訂正符号化処理が施される。ここで、イ
ンターリーブ用のメモリ22に対するデータ書き込みは書
込アドレス制御回路24Wにより行われ、メモリ22からの
データ読み出しは読出アドレス制御回路24Rにより行わ
れる。インターリーブ用メモリ22から読み出されたデー
タは、同期信号ワード及びCRCCワードの付加回路25を介
して変調回路26に送られる。変調回路26においては、所
定の変調方式、例えばいわゆるHDM−１変調方式に基づ
いて信号が変調され、パルス・トレイン方式記録用並べ
換えメモリ（RAM）31に送られて後述するパルス・トレ
イン方式記録のためのデータ変換が施される。このメモ
リ31に対するデータ書き込みは書込アドレス制御回路32
Wにより行われ、メモリ31からのデータ読み出しは読出
アドレス制御回路32Rにより行われる。パルス・トレイ
ン方式記録用の並べ換えメモリ31から読み出されたデー
タは、ヘッド・ドライブ回路33を介して例えば８チャン
ネル分のディジタル・オーディオ信号記録用ヘッドAH_R1
〜AH_R8に送られ、磁気テープ（ビデオテープ）MT上に第
２図のオーディオ・トラックT_A1〜T_A8として記録形成さ
れる。

ところで、第２図のビデオ・トラックT_Vに対する回転
ヘッドのトラッキング状態を調整（いわゆるトラッキン
グ調整）した場合や、記録VTRと再生VTRが異なる場合等
においては、再生ビデオ信号の垂直同期信号と上記長手
方向トラック（オーディオ・トラックT_A1〜T_A8等）の再
生信号の内容との対応関係が、元の記録時の対応関係に
対するずれを持って再生されることがある。

すなわち、例えば第３図Ａに示すビデオ信号の垂直同
期信号に対応して第３図Ｂに示すディジタル・オーディ
オ信号が記録されている磁気テープを、他のVTRによ
り、あるいは上記トラッキング調整を行った後に再生す
ると、例えば第３図Ｃに示すようなずれが生ずることが
ある。この第３図中のディジタル・オーディオ信号に付
された数字は、後述するような各記録ブロックのアドレ
スを示すものである。このようなずれが生じていると
き、磁気テープに対して編集作業等により新たにディジ
タル・オーディオ信号を記録する（書き換える）場合を
考えると、この新たに記録されるディジタル・オーディ
オ信号は、ビデオ信号の上記垂直同期信号（第３図Ａ）
を基準として信号処理されて得られるものであるから、
各記録ブロックは、第３図Ｂに示すディジタル・オーデ
ィオ信号の各記録ブロックと同じタイミングで得られる
第３図Ｄに示すようなものとなる。この第３図Ｄのディ
ジタル・オーディオ信号をそのまま記録したのでは、第
３図Ｅのように、先に記録されている信号に対する記録
ブロックの連続性が乱れてしまう。この場合、記録ブロ
ック単位のずれについては、ブロック・アドレスをずら
すこと等により比較的容易に補正できるが、記録ブロッ
クより短いずれの成分については補正が困難である。

このため、本発明実施例においては、上記基準となる
ブロック・アドレス（第３図Ｂ）と再生されたブロック
・アドレス（第３図Ｃ）とのずれあるいは差を、記録ブ
ロック長よりも短いセグメント単位、例えば１ブロック
の1/36の単位で検出し、このずれあるいは差を記録時の
信号処理の過程で補正している。この補正の方法として
は、例えば誤り訂正処理のためのインターリーブ・メモ
リに対してディジタル・オーディオ・データを書込み、
読出しする際に遅延量を制御する方法も考えられるが、
本実施例においては、上記パルス・トレイン方式記録用
並べ換えメモリ31に対する書込み、読出しを制御するこ
とにより、上記ずれあるいは差の補正を行っている。

すなわち、例えばビデオの垂直同期信号に応じて基準
となるブロック・アドレスを発生する回路34からの基準
ブロック・アドレス信号及び上記復調回路部12からの再
生ブロック・アドレス信号、さらに後述するように再生
ブロック同期信号をずれ量検出回路35に送ることによ
り、これらのアドレス信号のずれ量（あるいは差）を記
録ブロック長よりも短いセグメント単位（例えば１ブロ
ックの1/36の単位）で取り出している。このずれ量は、
例えば上記パルス・トレイン方式記録用並べ換えメモリ
31の読出アドレス制御回路32Rに送られることにより、
上記再生アドレスと基準アドレスとのずれが補正された
状態でメモリ31より読み出される。

ここで、このブロックずれ補正動作の具体的な説明に
先立ち、上記オーディオPCM信号を固定ヘッドにより記
録再生するためのデータ・フォーマットについて、第４
図及び第５図を参照しながら簡単に説明する。

先ず第４図において、上記高品位テレビジョン信号の
３フィールド期間（３垂直期間）に対してディジタル・
オーディオ・データの50ラージブロツクが割り当てられ
ており、１ラージブロック内にはワード長20ビットのサ
ンプルが48サンプル割り当てられている。すなわち３フ
ィールド2400サンプルで１フィールド当たり800サンプ
ルであり、高品位テレビジョン信号のフィールド周波数
は60Hzであるから、オーディオ信号のサンプリング周波
数は48kHzである。上記１ラージブロックは５つのブロ
ックから成り、各ブロックは、１シンボル16ビットのデ
ータの12シンボルで構成されている。ここで、上記ラー
ジブロック内の連続する５ブロックを順次ブロック０〜
４とし、上記48サンプルのデータを順次D0〜D47とする
とき、先頭から４つのブロック０〜３（12×４＝48シン
ボル）には上記サンプル・データD0〜D47の各上位16ビ
ットのデータが順次配置され、最後のブロック４には上
記サンプル・データD0〜D47の各下位４ビットが順次配
置されている。このようにワード長20ビットのサンプル
・データが上位16ビットと下位４ビットとに分割され、
上記60シンボルのラージブロック内の４ブロック48シン
ボルに48サンプルの各上位16ビットが割り当てられ、残
り１ブロックの12シンボルに同48サンプルの各下位４ビ
ットが割り当てられて配置されている。そして、このよ
うな構造のデータ・フォーマットの各シンボルに対し
て、上記１ブロックをインターリーブ処理の遅延単位と
して誤り訂正符号化が施されている。

この場合の誤り訂正符号化処理について説明すると、
上記第４図の１ブロック分12シンボルを順次ワードＷ
（１）〜Ｗ（12）とするとき、これらの12シンボルを先
ず奇数番目のワードＷ（１）,W（３），…,W（11）と偶
数番目のワードＷ（２）,W（４），…,W（12）とに分配
し、それぞれの系列に対して第１のパリティ・ワードP₁
及びP₂を生成付加する。次にこれらの奇数・偶数データ
系列の各データに対しそれぞれ所定の遅延を施してイン
ターリーブ処理した後、第２のパリティ・ワードQ₁及び
Q₂をそれぞれ生成付加する。さらに各データに対しそれ
ぞれ所定の遅延を施すと共に奇数系列と偶数系列との間
でも遅延インターリーブ処理を施して誤り訂正符号化処
理されたデータ系列を得る。この誤り訂正符号化処理さ
れた出力データは、奇数、偶数データ系列共にそれぞれ
Ｐ、Ｑパリティが付加されて各８シンボル、すなわち１
ブロック当たりでは16シンボルとなっている。

次に、この誤り訂正符号化処理が施された後の１ブロ
ック分に相当する出力データ（16シンボル）を実際に記
録するに際しては、第５図に示すような記録ブロックを
形成する。すなわち、記録ブロックの先頭位置には、16
ビット相当の同期信号ワードを配置し、以下順次偶数番
目データと奇数番目データとを交互に配置し、ブロック
の中央４シンボルの各位置に上記Ｐ、Ｑパリティを配置
し、最後に誤り検査符号CRCCを配置している。この同期
信号ワードと誤り検査符号符号CRCCとの間のデータ及び
パリティ部分の16シンボルの順序は となっている。これらの式中の である。ここで例えば上記同期信号ワード中に、それぞ
れのブロック毎のアドレス（ブロック・アドレス）の情
報が設けられている。

次に、上記パルス・トレイン方式記録について簡単に
説明する。パルス・トレイン方式記録とは複数チャンネ
ルの信号を並列トラックに記録する場合に、隣接トラッ
クとの間の相互干渉（クロストーク）を無くすため、記
録信号の１ビット分をチャンネル数だけ時分割して信号
電流を流すものである。このため、例えば第６図の信号
Ａのようにブロック単位で時分割されている情報信号に
ついては、信号Ｂのようにビット単位でチャンネル時分
割してやる必要がある。このようなデータの並べ換え動
作を上記パルス・トレイン方式記録用並べ換えメモリ31
及び周辺回路により行っているわけである。この第６図
においては８チャンネル（ch1〜ch8）時分割処理の例を
示しており、該８チャンネル分のブロックをまとめた期
間について、同期信号ワードからCRCCワードまでの18ワ
ード288ビットで構成された記録ブロックが８チャンネ
ル分で288×８＝2304ビットとして構成されている信号
Ａを、各ビット毎にチャンネル時分割した形態に並べ換
えて８×288＝2304ビットの信号Ｂとしている。

本実施例においては、このようなパルス・トレイン方
式記録のためのデータ並べ換えに伴って、上記基準アド
レスと再生アドレスとのずれを補正しており、この補正
動作の具体例について第７図及び第８図を参照しながら
説明する。すなわち第７図は上記第１図のパルス・トレ
イン方式記録用並べ換えメモリ31の読出アドレス制御回
路32R、書込アドレス制御回路32W及びずれ量検出回路35
の具体的構成例を示し、第８図はその動作説明のための
タイムチャートを示している。

先ず第７図において、パルス・トレイン方式記録用並
べ換えメモリ31に対する書込アドレス及び読出アドレス
は、書込／読出セレクタ41を介して供給されるようにな
っている。この書込／読出セレクタ41の書込アドレス入
力端子には書込アドレス・カウンタ42からの出力が供給
されており、読出アドレス入力端子には読出アドレス・
カウンタ43からの出力が加算器44を介して供給されてい
る。加算器44は、例えば加算ROMにより構成されてお
り、上記基準アドレスと再生アドレスとのずれ量データ
が供給されて読出アドレス・カウンタ43からの出力と加
算されるようになっている。ここで上記データの並べ換
え動作のみを行う場合であれば、上記メモリ31の記憶容
量は２ブロック分4608ビット（すなわち１記録ブロック
288ビットの８チャンネル分2304ビットの２倍）で充分
であるが。上述したトラッキング調整等に伴うブロック
ずれ補正も同時に行うために、例えば16ブロック分の容
量を持たせている。これは、上述のトラッキング調整等
により生ずるブロックずれがせいぜい数ブロック程度で
あり±７ブロックの範囲を指定できれば充分であること
から、16ブロックを指定可能としているものであり、こ
のブロック指定用アドレスとして４ビットが必要とな
る。また上記2304ビットを指定するために12ビットが必
要であるから、各アドレス・カウンタ42、43の出力アド
レス・データは16ビット（A₀〜A₁₅）が必要となる。す
なわち、書込アドレス・カウンタ42では、上記16ブロッ
ク指定用に上位４ビット・アドレスA₁₂〜A₁₅、時分割チ
ャンネル（８チャンネル）指定用に中位８ビット・アド
レスA₉〜A₁₁、１記録ブロック内の288ビットの指定用に
下位９ビット・アドレスA₀〜A₈をそれぞれ割り当て、読
出アドレス・カウンタ43では、上記16ブロック指定用に
上位４ビット・アドレスA₁₂〜A₁₅、１記録ブロック内の
288ビットの指定用に中位９ビット・アドレスA₃〜A₁₁、
時分割チャンネル指定用に下位３ビット・アドレスA₀〜
A₂をそれぞれ割り当てている。読出アドレス・カウンタ
43からの16ビット出力データ（アドレスA₀〜A₁₅）のう
ち、上位側10ビット（上記ブロック指定用上位４ビット
・アドレスA₁₂〜A₁₅及び上記ビット指定用中位９ビット
の上位６ビット・アドレスA₉〜A₁₁）が加算器44に送ら
れて10ビットの上記ずれ量データと加算されており、こ
の10ビット加算データと上記読出アドレス・カウンタ43
からの下位側の残りの６ビット（上記ビット指定用中位
９ビットの下位３ビット・アドレスA₃〜A₈と上記チャン
ネル指定用下位３ビット・アドレスA₀〜A₂）とで16ビッ
トの読出アドレス・データを形成している。この場合の
上記10ビットのずれ量データについては、上記時分割チ
ャンネルの切換毎に対応するチャンネルのデータが供給
されるようになっている。

このようなずれ量データを得るための第１図のずれ量
検出回路35に対応する構成部分は、上記基準アドレスと
再生アドレスとのずれについて、ブロック単位で計算す
るための差計算回路51及びブロック長よりも短い成分を
上記セグメント（例えば1/36ブロック）の単位で検出す
るための微小ずれ検出回路52を主要部としており、これ
らの回路からの出力を合成してずれ量出力回路53に送
り、上述した編集等に伴った書き換え動作に応じて上記
ずれ量データとして加算器44に送るようにしている。す
なわち差計算回路51は、上述した第１図の規準ブロック
・アドレス発生回路34からの基準ブロック・アドレス信
号と復調回路部12からの再生ブロック・アドレス信号と
が供給されて、これらのアドレス値の差データ（ブロッ
ク単位）を出力する。このブロック単位の差データは、
上述したように±７ブロックの範囲をアドレス指定でき
れば充分であることから４ビットとしている。また、微
小ずれ検出回路52からの出力データは、上記セグメント
が１ブロックの1/36であることから６ビットが必要とな
っており、この６ビットを下位側に、上記差データの４
ビットを上位側に配置して、計10ビットのずれ量データ
をずれ量出力回路53に送っている。

ここで微小ずれ検出回路52におけるセグメント単位で
のずれ量検出動作について、第８図を参照しながら説明
する。

先ず第８図のａは、上記ブロック期間BLKを36分割し
た各セグメントを示しており、これらの36セグメントに
は順次アドレス０〜35がそれぞれ付されている。このセ
グメント・アドレスは、上記読出アドレス・カウンタ43
からの16ビット出力データ（アドレスA₀〜A₁₅）の内の
上記中位９ビット中の上位側６ビット（A₆〜A₁₁）によ
り指定されるアドレスであり、この６ビット・アドレス
A₆〜A₁₁は、64（＝2⁶）カウントのうちの36カウントで
繰り返すカウント・データである。このようなセグメン
トを単位として上記ずれ量を補正するために、上記第１
図の復調回路部12から得られた再生ブロック同期信号
（第８図ｂ参照）を用いている。この再生ブロック同期
信号は、上記セグメントをチャンネル時分割した第８図
ｃの対応するチャンネル毎に出力されるものであり、第
８図ｂ、ｃの例では８チャンネルがいずれも第１セグメ
ント（６ビット・アドレス値０）の位置で出力されてい
る。上記トラッキング調整等によりずれが生じた場合に
は、この第８図ｂの再生ブロック同期信号の出力タイミ
ングがセグメント単位で、数ブロックまでの範囲内で移
動することになる。次に第８図ｄは第８図ｃに対応する
アドレスを示し、第８図ｃの各チャンネルch1〜ch8に対
して３ビットのアドレス値０〜７を割り当てている。こ
れは、上記読出アドレス・カウンタ43からの16ビット出
力データ中の上記中位９ビットの中の下位側３ビット
（A₃〜A₅）に対応するアドレスである。そして、微小ず
れ検出回路52としてのRAM等のメモリに対して、データ
入力端子Ｄに上記第８図ａに示す６ビット・アドレス
（A₆〜A₁₁）が供給され、アドレス入力端子Ａに上記第
８図ｄに示す３ビット・アドレス（A₃〜A₅）が供給され
ると共に、書込信号入力端子WEに上記第８図ｃに示すブ
ロック同期信号が供給されることによって、時分割８チ
ャンネル中のそれぞれ対応するチャンネルの記憶箇所に
上記ブロック同期信号が得られた時点におけるセグメン
ト・アドレスが書込まれる。第８図の例では、８チャン
ネルの全てに対してセグメント・アドレス０が書込まれ
ることになる。このRAM等の微小ずれ検出回路52に書き
込まれた６ビットのセグメント・アドレスが各時分割チ
ャンネル毎の上記微小ずれ量に対応するものであり、こ
れが上記差計算回路51からの差データ（４ビット）と合
成されて10ビットのずれ量データとなり、ずれ量出力回
路53に送られる。

このようにして得られた上記10ビットのずれ量データ
は、上述した編集時等のようにディジタル信号の書き換
えが行われるときのみ、ずれ量出力回路53を介して加算
器44に送られるようになっている。すなわち、信号書き
換え時のみ上記10ビットのずれ量データをRAM等のメモ
リより成るずれ量出力回路53に書込むようにしており、
この書込制御のために、アドレス・セレクタ55が設けら
れている。このアドレス・セレクタ55には、上記第８図
ｄに示すような中位９ビットの下位側３ビット・アドレ
スA₃〜A₅と、第８図ｅに示すような下位３ビット（上位
読出アドレス・カウンタ43からの16ビット・アドレスA₀
〜A₁₅の内の下位３ビット）のアドレスA₀〜A₂とが供給
されており、これらのアドレスが、書き換え制御信号、
例えば編集イン点信号（第８図ｆ）に応じて選択的に切
り換えられてアドレス・セレクタ55から出力される。す
なわち第８図ｆの信号は編集イン点のとき“H"（ハイレ
ベル）となって第８図ｄの３ビット・アドレスA₃〜A₅が
選択されるから、第８図の例では、第４チャンネル（ch
4）のアドレス値３が出力され、アドレス・セレクタ55
からの出力は第８図ｇのようになる。また、この第８図
ｆの編集イン点信号は、ずれ量出力回路53の書込信号入
力端子WEに供給されており、上記編集イン点のときの上
記ずれ量データ（10ビット）がRAM等のずれ量出力回路5
3の上記第４チャンネルch4（アドレス値３）に対応する
記憶箇所に書き込まれる。なお、ずれ量出力回路53から
の読み出しは上記第８図ｅに示す各アドレスに対して順
次行われるから、下位３ビット・アドレスA₀〜A₂の更新
に応じて各時分割チャンネル毎のずれ量データが上記加
算器44に送られることになる。そして上記読出アドレス
・カウンタ43からの16ビット・データ中の上位10ビット
（アドレスA₆〜A₁₅）と各時分割チャンネル毎にそれぞ
れ加算されて上記書込／読出セレクタ41に送られるわけ
である。この書込／読出セレクタ41及びパルス・トレイ
ン記録用並べ換えメモリ31の書込／読出の切換動作は、
第８図ｈに示すような書込／読出切換信号に応じて行わ
れる。この第８図ｈのＷが書込、Ｒが読出にそれぞれ対
応している。

このようにして、上位側からブロック、チャンネル、
ビットの順に指定される書込アドレス・カウンタ42から
の書込アドレスに従って並べ換えメモリ31に書き込まれ
たデータが、読出アドレス・カウンタ43からの読出アド
レスにより上位側からブロック、ビット、チャンネルの
順に指定されて読み出されることにより、第６図に示す
ようなデータの並べ換えが行われると同時に、上記ずれ
量に応じて加算回路44にて読出アドレスが制御されるこ
とによって、上記ずれ量の補正が行われる。従って、新
たに記録する（書き換える）部分と先に記録されている
部分との連続性が良好となり、次に再生する際のエラー
発生等の悪影響を未然に防止できる。

なお、本発明は、上記実施例のみに限定されるもので
はなく、例えば、ディジタルVTRへの適用のみならず、
通常の固定ヘッド型ディジタル・オーディオ・テープレ
コーダへの適用も容易である。また、ディジタル信号を
記録媒体へ記録する場合のみならず、一般にディジタル
信号をブロック化して記録再生する際のブロックずれ補
正に適用することができる。さらに、ずれ量に応じた記
録タイミング制御は、上記並べ換えメモリで行う代わり
に、インターリーブ用メモリ（第１図のメモリ22）で行
うようにしてもよい。この他、本発明の要旨を逸脱しな
い範囲内において、種々の変更が可能であることは勿論
である。

〔発明の効果〕

本発明に係るディジタル信号の記録再生方法によれ
ば、回転ヘッドにより記録再生されるディジタル信号に
対応して、ディジタル・データの所定ワード毎に同期信
号及びアドレスが付されて成るディジタル信号を固定ヘ
ッドにより記録された記録媒体に対して、編集操作等に
応じて新たに固定ヘッドによりディジタル信号を記録
（書き換え）しようとする際に、回転ヘッドにより再生
されるディジタル信号に応じて、基準となるアドレスを
発生する基準アドレス発生手段からの基準アドレス信号
と、固定ヘッドにより再生されたディジタル信号の同期
信号及びアドレスとを比較してずれ量を検出し、このず
れ量に応じて新たに固定ヘッドにより記録するディジタ
ル信号の記録タイミングを制御することにより、ビデオ
・トラックについての回転ヘッドのトラッキング調整を
した場合や、記録時とは異なるVTRを用いる場合等のよ
うに、ビデオ垂直同期信号とオーディオトラックの再生
信号との対応関係が、元の記録時における本来の対応関
係に対してずれを持って再生される場合にでも、すでに
記録されている信号と新たに記録した信号との連続性を
保つことが可能となる。従って、編集等が行われた記録
媒体を再生した場合でも、アドレスの連続性等が良好に
保たれるため、訂正しきれないエラー等が生じることが
少なくなり、悪影響を未然に防止することが可能とな
る。

【図面の簡単な説明】

図は全て本発明に係るディジタル信号の記録再生方法と
して、いわゆる高品位テレビジョン信号をディジタル記
録するVTRにおいてオーディオPCM信号を固定ヘッドで記
録再生する方法に適用した一実施例を説明するためのも
のであり、第１図はオーディオPCM信号の記録再生系の
概略構成を示すブロック回路図、第２図は磁気テープ上
の記録トラックの記録パターンの具体例を示す平面図、
第３図はオーディオ信号の編集を行った場合の編集点近
傍の様子を説明するための図、第４図はオーディオ・デ
ータをブロック化する際のデータ・フォーマットを示す
図、第５図は１ブロック分のオーディオ・データの記録
フォーマットを示す図、第６図はパルス・トレイン記録
のためのデータの並べ換えを説明するための図、第７図
は該データの並べ換え及びずれ量補正を行うための具体
的な回路構成例を示すブロック回路図、第８図は第７図
の動作を説明するためのタイミング・チャートである。 12……復調回路部 20……入出力コントロール回路部 22……インターリーブ用メモリ 31……並べ換えメモリ 32W……書込アドレス制御回路 32R……読出アドレス制御回路 34……基準ブロック・アドレス発生回路 35……ずれ量検出回路 41……書込／読出セレクタ 42……書込アドレス・カウンタ 43……読出アドレス・カウンタ 44……加算器 51……差計算回路 52……微小ずれ検出回路 53……ずれ量出力回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】回転ヘッドにより記録再生されるディジタ
   ル信号に対応して、ディジタル・データの所定ワード毎
   に同期信号及びアドレスが付されて成るディジタル信号
   を固定ヘッドにより記録再生するためのディジタル信号
   の記録再生方法において、 回転ヘッドにより再生されるディジタル信号に応じて、
   基準となるアドレスを発生する基準アドレス発生手段か
   らの基準アドレス信号と、固定ヘッドにより再生された
   ディジタル信号の同期信号及びアドレスとを比較してず
   れ量を検出し、 このずれ量に応じて新たに固定ヘッドにより記録するデ
   ィジタル信号の記録タイミングを制御すること を特徴とするディジタル信号の記録再生方法。