KR100575332B1 - 반도체 소자의 메탈 콘택 형성 방법 - Google Patents

반도체 소자의 메탈 콘택 형성 방법 Download PDF

Info

Publication number
KR100575332B1
KR100575332B1 KR1019980025642A KR19980025642A KR100575332B1 KR 100575332 B1 KR100575332 B1 KR 100575332B1 KR 1019980025642 A KR1019980025642 A KR 1019980025642A KR 19980025642 A KR19980025642 A KR 19980025642A KR 100575332 B1 KR100575332 B1 KR 100575332B1
Authority
KR
South Korea
Prior art keywords
film
contact
semiconductor device
forming
less
Prior art date
Application number
KR1019980025642A
Other languages
English (en)
Other versions
KR20000004212A (ko
Inventor
진성곤
노재선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980025642A priority Critical patent/KR100575332B1/ko
Publication of KR20000004212A publication Critical patent/KR20000004212A/ko
Application granted granted Critical
Publication of KR100575332B1 publication Critical patent/KR100575332B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 메탈 콘택 형성 방법에 관한 것이다.
2. 발명이 이루고자하는 기술적 과제
반도체 소자가 고집적화되어 소자의 디자인 룰이 0.2㎛ 이하로 감소됨에 따라 메탈 콘택의 사이즈가 0.35㎛ 이하로 감소하므로 콘택 저항이 급격하게 증가되어 소자의 신뢰성을 저하시키는 문제점을 해결한다.
3. 발명의 해결 방법의 요지
Ti/TiN막으로 배리어 메탈을 형성할 때 Ti막 형성 전 또는 후에 Al막을 형성하므로써 콘택 저항을 안정화시켜 소자의 신뢰성을 향상시킨다.

Description

반도체 소자의 메탈 콘택 형성 방법
본 발명은 반도체 소자의 메탈 콘택(metal contact) 형성 방법에 관한 것으로, 특히 Ti/TiN막으로 배리어 메탈(barrier metal)을 형성할 때 Ti막 형성 전 또는 후에 Al막을 형성하므로써 콘택 저항을 안정화시켜 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 메탈 콘택 형성 방법에 관한 것이다.
종래에는 금속 배선을 형성할 때 실리콘 기판과의 양호한 오믹 콘택(ohmic contact)을 형성하기 위해 Ti/TiN막으로 배리어 메탈을 형성한다. 이때, Ti막은 후속 열처리 공정을 실시할 때 접합부의 실리콘 원자와 반응하여 비저항이 낮은 티타늄실리사이드(TiSi2)가 형성된다. 이후 안정된 콘택 저항을 얻기 위해 콘택 홀을 형성하기 위한 층간 절연막 식각중에 발생하는 손상(damage)층이나 결함(defect)층 및 자연 산화막등을 제거한다.
그런데, 반도체 소자가 고집적화되어 소자의 디자인 룰이 0.2㎛ 이하로 감소됨에 따라 메탈 콘택의 사이즈가 0.35㎛ 이하로 감소하므로 콘택 저항이 급격하게 증가하게 되어 소자의 신뢰성을 저하시키게 된다.
따라서, 본 발명은 콘택 저항을 안정화시켜 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 메탈 콘택 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 형성된 층간 절연막의 선택된 영역을 식각하여 상기 반도체 기판상에 형성된 접합부를 노출시키는 콘택 홀을 형성하는 단계와, 상기 콘택 홀을 포함한 전체 구조 상부에 Ti막을 형성하기 전 또는 후에 Al막을 형성한 후 TiN막을 형성하고 열처리 공정을 실시하는 단계와, 상기 콘택 홀이 매립되도록 플러그를 형성한 후 전체 구조 상부에 금속층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 메탈 콘택 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1(a)를 참조하면, 소정의 공정을 통하여 접합부(12) 및 소정의 구조가 형성된 반도체 기판(11) 상부에 층간 절연막(13)을 형성한다. 접합부(12)가 노출되도록 층간 절연막(13)의 선택된 영역을 식각하여 콘택 홀(14)을 형성한다. 콘택 홀(14)을 형성한 후 CF4/O2 또는 BOE(buffered oxide etchant; NH4F+HF+H20)를 이용한 세정 공정으로 콘택 홀(14) 기저부의 자연 산화막을 제거한다.
도 1(b)는 콘택 홀(14)을 포함한 전체 구조 상부에 Al막(15), Ti막(16) 및 TiN막(17)을 순차적으로 형성한 후 열처리 공정을 실시한 상태의 단면도이다.
Al막(15)은 접합부(12)의 실리콘 원자와의 안정된 콘택을 형성하기 위하여 10∼100Å의 두께로 증착한다. Al막(15)을 형성할 때 알루미늄 원자와 실리콘 원자의 확산에 의한 접합 파괴(junction spiking) 현상이 발생할 수 있으므로 Al막(15)의 두께를 조절하는 것은 매우 중요하다. 즉, 소자의 콘택 종횡비(aspect ratio)가 증가함에 따라 Al막(15)의 스텝커버러지(step coverage)는 열악해지므로 Al막(15)의 스텝커버러지를 최대한 향상시키기 위해 200℃ 이하의 저온과 3mTorr 이하의 압력에서 Al-0.5%Cu-1%Si 타겟을 이용하여 증착한다.
Ti막(16)은 200∼1000Å의 두께로 증착하는데, 콜리메이트(collimate) 티타늄 또는 IMP(ionized metal plasma) 티타늄을 적용한다.
TiN막(17)은 리액티브 스퍼터링(reactive sputtering) 방법에 의해 500∼1000Å의 두께로 증착하거나, CVD 방법에 의해 200∼400Å의 두께로 증착한다.
열처리 공정은 콘택 저항을 안정화시키기 위해 실시하는 것으로, 열처리 온도가 650℃ 이상일 경우에는 알루미늄의 용융에 의한 접합 파괴 현상이나 필름 리프팅(film lifting) 현상이 발생할 수 있으므로 650℃ 이하에서 실시한다. 이때, 열처리 공정을 급속 열처리 장치를 이용하여 실시할 경우에는 650℃ 이하의 온도의 질소 분위기에서 30초 이내로 실시하고, 반응로(furnace)에서 실시할 경우에는 600℃ 이하의 질소 분위기에서 10분 이내로 실시한다. 그런데, 상기와 같이 Al막(15)을 Ti막(16)보다 먼저 증착할 경우에는 열처리 공정을 실시하지 않아도 된다.
한편, Ti막을 증착한 후 Al막을 증착할 수도 있는데, Al막을 증착한 후 Ti막을 증찰할 때와 모든 조건이 동일하다. 단, 열처리 공정은 필수적으로 실시하여야 한다.
Al막을 먼저 형성할 경우에는 알루미늄 원자와 접합부의 실리콘 원자의 직접 콘택에 의해 안정된 콘택 저항이 얻어지고, Ti막을 먼저 형성할 경우에는 TiAl3의 생성에 의해 접합부의 실리콘 원자와 콘택되어 비교적 안정된 콘택 저항을 얻을 수 있어 소자의 성능을 향상시킬 수 있다.
상술한 바와 같은 공정으로 메탈 콘택을 형성할 경우 N형 불순물이 주입된 접합부의 콘택 저항은 증가하지만, P형 불순물이 주입된 접합부에 비해 낮은 저항값을 가지므로 소자의 신뢰성에 아무런 문제를 야기하지 않는다.
[표 1] 및 [표 2]에 메탈 콘택에 Al막의 적용 여부에 따른 P형 불순물이 주입된 접합부 및 N형 불순물이 주입된 접합부의 콘택 저항을 각각 표시한 것으로, 각 경우의 웨이퍼를 2개씩 무작위로 추출하여 조사한 것이다.
[표 1]
[표 2]
[표 1] 및 [표 2]에서 알 수 있는 바와 같이 알루미늄을 첨가할 경우 비교적 큰 콘택 사이즈에서 콘택 저항의 안정화에 기여하는 효과가 미세하지만, 콘택 사이즈가 감소할수록 그 효과가 확실하게 나타남을 알 수 있다.
도 1(c)는 콘택 홀(14)이 매립되도록 텅스텐을 증착하여 텅스텐 플러그(18)을 형성한 후 전체 구조 상부에 금속층(19)을 형성한 상태의 단면도이다.
상술한 바와 같이 본 발명에 의하면 Ti/TiN막으로 배리어 메탈을 형성할 때 Ti막을 형성하기 전 또는 후에 Al막을 형성하므로써 접합부와의 콘택 저항을 안정화시켜 소자의 신뢰성을 향상시킬 수 있다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 메탈 콘택 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 반도체 기판 12 : 접합부
13 : 층간 절연막 14 : 콘택 홀
15 : Al막 16 : Ti막
17 : TiN막 18 : 텅스텐 플러그
19 : 금속층

Claims (5)

  1. 반도체 기판 상부에 형성된 층간 절연막의 선택된 영역을 식각하여 상기 반도체 기판상에 형성된 접합부를 노출시키는 콘택 홀을 형성하는 단계와,
    상기 콘택 홀을 포함한 전체 구조 상부에 Al막, Ti막 및 TiN막을 순차적으로 형성하는 단계와,
    상기 콘택 홀이 매립되도록 플러그를 형성한 후 전체 구조 상부에 금속층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 메탈 콘택 형성 방법.
  2. 제 1 항에 있어서, 상기 Al막은 10 내지 100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 메탈 콘택 형성 방법.
  3. 제 1 항에 있어서, 상기 Al막은 200℃ 이하의 온도와 3mTorr 이하의 압력에서 Al-0.5%Cu-1%Si 타겟을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 메탈 콘택 형성 방법.
  4. 제 1 항에 있어서, 상기 TiN막을 증착한 후 열처리 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 메탈 콘택 형성 방법.
  5. 제 4 항에 있어서, 상기 열처리 공정은 650℃ 이하의 질소 분위기에서 10분 이내로 실시하는 것을 특징으로 하는 반도체 소자의 메탈 콘택 형성 방법.
KR1019980025642A 1998-06-30 1998-06-30 반도체 소자의 메탈 콘택 형성 방법 KR100575332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025642A KR100575332B1 (ko) 1998-06-30 1998-06-30 반도체 소자의 메탈 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025642A KR100575332B1 (ko) 1998-06-30 1998-06-30 반도체 소자의 메탈 콘택 형성 방법

Publications (2)

Publication Number Publication Date
KR20000004212A KR20000004212A (ko) 2000-01-25
KR100575332B1 true KR100575332B1 (ko) 2006-08-03

Family

ID=19542029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025642A KR100575332B1 (ko) 1998-06-30 1998-06-30 반도체 소자의 메탈 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR100575332B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035396B1 (ko) * 2003-12-08 2011-05-20 주식회사 하이닉스반도체 반도체 장치의 패턴 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214273B1 (ko) * 1996-06-29 1999-08-02 김영환 반도체 소자의 금속배선 형성방법
KR100241506B1 (ko) * 1997-06-23 2000-03-02 김영환 반도체 소자의 금속 배선 형성 방법
KR100336655B1 (ko) * 1995-12-15 2002-11-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336655B1 (ko) * 1995-12-15 2002-11-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR100214273B1 (ko) * 1996-06-29 1999-08-02 김영환 반도체 소자의 금속배선 형성방법
KR100241506B1 (ko) * 1997-06-23 2000-03-02 김영환 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20000004212A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100243286B1 (ko) 반도체 장치의 제조방법
US5514908A (en) Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
US5644166A (en) Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts
US6359160B1 (en) MOCVD molybdenum nitride diffusion barrier for CU metallization
JPH10270552A (ja) 半導体デバイス
JPH10163132A (ja) 半導体装置の金属配線およびその形成方法
JP3625652B2 (ja) 半導体装置の製造方法
KR100241506B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP3252397B2 (ja) 配線形成方法
KR100575332B1 (ko) 반도체 소자의 메탈 콘택 형성 방법
JP3211374B2 (ja) 半導体装置及び半導体装置の製造方法
JPS6135517A (ja) 半導体装置の形成方法
US6597042B1 (en) Contact with germanium layer
KR100421281B1 (ko) 반도체소자의금속배선제조방법
KR0121870B1 (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
KR0176197B1 (ko) 반도체 소자의 금속 배선층 형성 방법
JP2000332108A (ja) 半導体装置及びその製造方法
KR100196502B1 (ko) 반도체 장치의 금속배선 형성 방법
KR960006430B1 (ko) 반도체장치의 제조방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100641910B1 (ko) 반도체 소자의 금속배선 형성방법
KR20020037419A (ko) 반도체 소자의 금속배선 형성방법
KR100342827B1 (ko) 반도체소자의베리어금속층형성방법
KR100265968B1 (ko) 반도체장치의비아콘택형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee