JP2819971B2 - フレーム間予測符号化復号化装置 - Google Patents
フレーム間予測符号化復号化装置Info
- Publication number
- JP2819971B2 JP2819971B2 JP29503292A JP29503292A JP2819971B2 JP 2819971 B2 JP2819971 B2 JP 2819971B2 JP 29503292 A JP29503292 A JP 29503292A JP 29503292 A JP29503292 A JP 29503292A JP 2819971 B2 JP2819971 B2 JP 2819971B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- inter
- signal
- buffer memory
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、動画像信号を符号化す
るクロックと復号化するクロックが非同期である場合
に、動画像信号をフレーム間予測符号化方式により高能
率符号化するフレーム間予測符号化復号化装置に関す
る。
るクロックと復号化するクロックが非同期である場合
に、動画像信号をフレーム間予測符号化方式により高能
率符号化するフレーム間予測符号化復号化装置に関す
る。
【従来の技術】フレーム間予測符号化を行う場合に、適
応量子化あるいはエントロピー符号化を用いた場合には
符号化データの発生頻度が一定とならず、入力信号の性
質に応じて時間とともに変化する。このような符号化方
式を用いた符号化復号化装置においては、送信側の符号
化装置に送信バッファメモリおよび受信側の復号化装置
に受信バッファメモリを備えて符号化部と伝送路および
伝送路と復号化部との間で速度平滑を行うとともにクロ
ックの乗り換えを行う。この場合、送信および受信バッ
ファメモリにおいて符号化データの欠落あるいは重複な
しに速度変換される必要がある。もし符号化データの欠
落あるいは重複が発生した場合には復号誤りが発生し、
フレーム間予測符号化方式においては何らかの方法でフ
レーム間予測値をリフレシュするまでこの復号誤りが継
続することになる。このため、例えば「特開昭５８−５
９６４１号公報」に示されるように、受信バッファメモ
リで符号化データの欠落および重複が発生しないように
送信バッファメモリでのデータ遅延時間を測定してこれ
を復号化装置へ伝送し、復号化装置においても受信バッ
ファメモリでのデータ遅延時間を測定して送信および受
信バッファメモリ双方での総合遅延時間が一定になるよ
うに受信バッファメモリのデータ読み出しを制御してい
る。
応量子化あるいはエントロピー符号化を用いた場合には
符号化データの発生頻度が一定とならず、入力信号の性
質に応じて時間とともに変化する。このような符号化方
式を用いた符号化復号化装置においては、送信側の符号
化装置に送信バッファメモリおよび受信側の復号化装置
に受信バッファメモリを備えて符号化部と伝送路および
伝送路と復号化部との間で速度平滑を行うとともにクロ
ックの乗り換えを行う。この場合、送信および受信バッ
ファメモリにおいて符号化データの欠落あるいは重複な
しに速度変換される必要がある。もし符号化データの欠
落あるいは重複が発生した場合には復号誤りが発生し、
フレーム間予測符号化方式においては何らかの方法でフ
レーム間予測値をリフレシュするまでこの復号誤りが継
続することになる。このため、例えば「特開昭５８−５
９６４１号公報」に示されるように、受信バッファメモ
リで符号化データの欠落および重複が発生しないように
送信バッファメモリでのデータ遅延時間を測定してこれ
を復号化装置へ伝送し、復号化装置においても受信バッ
ファメモリでのデータ遅延時間を測定して送信および受
信バッファメモリ双方での総合遅延時間が一定になるよ
うに受信バッファメモリのデータ読み出しを制御してい
る。
【発明が解決しようとする課題】この従来のフレーム間
符号化復号化装置では、バッファメモリの制御方式は画
像信号の符号化クロックと復号化クロックとが同期して
いるという前提のもとに成り立つものであり、この前提
が成り立たない場合、例えば符号化クロックよりも復号
化クロックの周波数が低い場合には復号化処理が間に合
わず、受信バッファメモリに蓄積される符号化データが
徐々に増大してオーバーフローを起こし、データの欠落
が生じて復号誤りを発生させる。
符号化復号化装置では、バッファメモリの制御方式は画
像信号の符号化クロックと復号化クロックとが同期して
いるという前提のもとに成り立つものであり、この前提
が成り立たない場合、例えば符号化クロックよりも復号
化クロックの周波数が低い場合には復号化処理が間に合
わず、受信バッファメモリに蓄積される符号化データが
徐々に増大してオーバーフローを起こし、データの欠落
が生じて復号誤りを発生させる。
【課題を解決するための手段】本発明のフレーム間符号
化復号化装置は、動画像信号の高能率符号化装置であっ
て、フレーム間予測符号化方式とフレーム内符号化方式
とを有し、高能率符号化されランダムに発生する信号を
平滑化するとともに伝送路のクロックに乗り換えるため
の送信バッファメモリを有するフレーム間予測符号化装
置において、前記送信バッファメモリでの遅延時間を検
出してフレーム毎に伝送する手段と、あらかじめ定めた
周期以内にフレーム内符号化方式により１フレーム符号
化する手段と、高能率符号化された信号の各フレームの
先頭を示すフラッグを各フレームの先頭に付加する手段
と、前記フレーム内符号化されたフレームの１フレーム
前の符号化データの前に前記フレーム内符号化されたフ
レームが連続することを示す情報を挿入する手段とを有
するフレーム間予測符号化装置を備える。
化復号化装置は、動画像信号の高能率符号化装置であっ
て、フレーム間予測符号化方式とフレーム内符号化方式
とを有し、高能率符号化されランダムに発生する信号を
平滑化するとともに伝送路のクロックに乗り換えるため
の送信バッファメモリを有するフレーム間予測符号化装
置において、前記送信バッファメモリでの遅延時間を検
出してフレーム毎に伝送する手段と、あらかじめ定めた
周期以内にフレーム内符号化方式により１フレーム符号
化する手段と、高能率符号化された信号の各フレームの
先頭を示すフラッグを各フレームの先頭に付加する手段
と、前記フレーム内符号化されたフレームの１フレーム
前の符号化データの前に前記フレーム内符号化されたフ
レームが連続することを示す情報を挿入する手段とを有
するフレーム間予測符号化装置を備える。
【０００２】また、本発明のフレーム間符号化復号化装
置は、請求項１記載のフレーム間予測符号化装置からの
送信符号化信号を受信し伝送路のクロックから動画像信
号に復号化するためのクロックに乗り換えるための受信
バッファメモリを有し前記高能率符号化された信号を前
記フレーム間予測符号化装置と非同期のクロックで復号
化する高能率復号化装置において、前記受信バッファメ
モリでの遅延時間を検出し前記送信バッファメモリでの
遅延時間と加算して総合遅延時間を検出する手段と、受
信信号から前記フレーム内符号化されたフレームを示す
情報を検出し検出されたときに前記総合遅延時間があら
かじめ定めた値を越えているときにはフレーム内符号化
されたフレームの直前のフレームの受信信号の受信バッ
ファメモリへの書き込みを禁止する手段と、前記総合遅
延時間があらかじめ定められた値に達していないときに
１フレーム時間復号化処理を停止する手段とを有するフ
レーム間予測復号化装置を備える。
置は、請求項１記載のフレーム間予測符号化装置からの
送信符号化信号を受信し伝送路のクロックから動画像信
号に復号化するためのクロックに乗り換えるための受信
バッファメモリを有し前記高能率符号化された信号を前
記フレーム間予測符号化装置と非同期のクロックで復号
化する高能率復号化装置において、前記受信バッファメ
モリでの遅延時間を検出し前記送信バッファメモリでの
遅延時間と加算して総合遅延時間を検出する手段と、受
信信号から前記フレーム内符号化されたフレームを示す
情報を検出し検出されたときに前記総合遅延時間があら
かじめ定めた値を越えているときにはフレーム内符号化
されたフレームの直前のフレームの受信信号の受信バッ
ファメモリへの書き込みを禁止する手段と、前記総合遅
延時間があらかじめ定められた値に達していないときに
１フレーム時間復号化処理を停止する手段とを有するフ
レーム間予測復号化装置を備える。
【０００３】さらに、本発明のフレーム間符号化復号化
装置は、請求項１記載の前記フレーム間予測符号化装置
と、請求項２記載の前記フレーム間予測復号化装置とを
備え、前記フレーム間予測符号化装置で動画像信号を符
号化して送信し、前記フレーム間予測符号化装置からの
前記送信符号化信号を受信して前記動画像信号を復号化
する。
装置は、請求項１記載の前記フレーム間予測符号化装置
と、請求項２記載の前記フレーム間予測復号化装置とを
備え、前記フレーム間予測符号化装置で動画像信号を符
号化して送信し、前記フレーム間予測符号化装置からの
前記送信符号化信号を受信して前記動画像信号を復号化
する。
【実施例】次に本発明について図面を参照して説明す
る。本発明のフレーム間予測符号化装置の一実施例を示
す図１を参照すると、入力端子１を介して入力される動
画像のデジタル画像信号Ｍは減算器５および選択器６へ
供給される。減算器５は動画像のデジタル画像信号Ｍか
らフレームメモリ（ＦＭ）１０からのフレーム間予測値
信号ｈにより減算して予測誤差信号ｋを出力し、選択器
６へ供給する。選択器６は制御回路１１からの制御信号
ｍに応じて動画像のデジタル画像信号Ｍまたは予測誤差
信号ｋのいずれかを選択し、選択出力信号θとして出力
して量子化器（ＱＮＴ）８へ供給する。量子化器（ＱＮ
Ｔ）８は選択器６からの選択出力信号θを量子化して等
長符号化し、等長符号化信号ｊとして可変長符号化回路
（ＶＬＣ）１３および加算器１２へ供給する。加算器１
２は量子化器（ＱＮＴ）８からの量子化信号ｊに選択器
９からの選択出力信号φを加えて動画像のデジタル画像
信号Ｍを復号化し、復号化画像信号ｉとして出力してフ
レームメモリ（ＦＭ）１０へ供給する。フレームメモリ
（ＦＭ）１０は加算器１２からの復号化画像信号ｉを書
き込むとともに次のフレームの予測信号として１フレー
ム分時間遅延し、フレーム間予測値信号ｈとして減算器
５および選択器９へ供給する。選択器９は制御回路１１
からの制御信号ｍに応じてフレーム間予測値信号ｈまた
は″０″値のいずれかを選択し、選択出力信号φとして
加算器１２へ供給する。入力端子２を介して入力される
動画像のデジタル画像信号Ｍに同期したフレームパルス
Ｑは制御回路１１と多重回路（ＭＵＸ）１５とへ供給さ
れる。制御回路１１はフレームパルスＱを計数すること
により、あらかじめ定めた周期ごとに選択器６が動画像
のデジタル画像信号Ｍを、および選択器９が″０″値を
１フレーム時間選択するように制御するフレーム内符号
化選択信号″Ｓ″εを発生して選択器６および選択器９
を制御するとともに、このフレーム内符号化選択信号″
Ｓ″εを多重回路（ＭＵＸ）１５に対して選択器６へ供
給する制御信号ｍよりも１フレーム前に供給する。可変
長符号化回路（ＶＬＣ）１３は量子化器（ＱＮＴ）８か
らの等長符号化信号ｊを可変長符号に変換して可変長符
号化信号ｐとして出力し、多重回路（ＭＵＸ）１５へ供
給する。多重回路（ＭＵＸ）１５はフレームパルスＱに
よりタイミングをとり、フレームの先頭を示すフラッ
グ″Ｆ″，制御回路１１からのフレーム内符号化選択信
号″Ｓ″ε，減算器１６からの送信バッファメモリデー
タ蓄積量″ＢＯＣ Ｓ″αおよび可変長符号化回路（Ｖ
ＬＣ）１３からの可変長符号化信号ｐとを多重化し、フ
レームの先頭を示すフレームフラッグ″Ｆ″を付加して
多重化データｒとして出力し、送信バッファメモリ（Ｂ
ＭＳ）１７へ供給する。また、多重回路（ＭＵＸ）１５
は書き込みパルスｎを書き込みアドレス発生回路（ＷＡ
ＧＥＮ）１４へ供給する。書き込みアドレス発生回路
１４は多重回路（ＭＵＸ）１５からの書き込みパルスｎ
により書き込みアドレスｅを発生して減算器１６および
送信バッファメモリ（ＢＭ Ｓ）１７へ供給する。読み
出しアドレス発生回路（ＲＡ ＧＥＮ）１８は入力端子
３を介して伝送路クロックＲを入力されて読み出しアド
レスｆを発生し、減算器１６および送信バッファメモリ
（ＢＭ Ｓ）１７へ供給する。送信バッファメモリ（Ｂ
ＭＳ）１７はアドレス発生回路（ＷＡ ＧＥＮ）１４か
らの書き込みアドレスｅにより多重回路（ＭＵＸ）１５
からの多重化データｒを書き込むとともに、この書き込
まれた多重化データｒから読み出しアドレス発生回路
（ＲＡ ＧＥＮ）１８からの読み出しアドレスｆにより
符号化データｘを読み出し、送信符号化データＮとして
出力端子４へ出力する。減算器１６は書き込みアドレス
発生回路（ＷＡ ＧＥＮ）１４からの書き込みアドレス
ｅから読み出しアドレス発生回路（ＲＡ ＧＥＮ）１８
からの読み出しアドレスｆを減算してバッファメモリ
（ＢＭ Ｓ）１７の送信バッファメモリデータ蓄積量″
ＢＯＣＳ″αを算出し、多重回路（ＭＵＸ）１５および
制御回路７へ供給する。制御回路７は減算器１６からの
送信バッファメモリデータ蓄積量″ＢＯＣ Ｓ″αに応
じて制御信号μを出力し、量子化器（ＱＮＴ）８を制御
する。量子化器（ＱＮＴ）８は制御回路７からの制御信
号に応じて、書き込みアドレス発生回路（ＷＡＧＥＮ）
１４から出力する書き込みアドレスｅの発生情報量を制
御して送信バッファメモリ（ＢＭ Ｓ）１７に書き込ま
れる符号化データｒの情報量を制御するように量子化特
性を切り替える。図２に図１で示したフレーム間予測符
号化装置における送信符号化データのデータ列を示す。
この送信符号化データ列はフレームフラッグ″Ｆ″、フ
レーム内符号化選択信号″Ｓ″ε、送信バッファメモリ
データ蓄積量″ＢＯＣ Ｓ″αおよび符号化データｘか
ら構成される。このフレーム構成により第ｉフレームに
フレーム内符号化が選択されたことを示すフレームフラ
ッグ″Ｓ″＝１が多重化され、また第（ｉ＋１）フレー
ムの符号化データｘがフレーム内符号化されて伝送され
る。次に、本発明のフレーム間予測復号化装置の一実施
例を示す図３を参照すると、入力端子２２を介して入力
される受信符号化データＸは制御回路２４および受信バ
ッファメモリ（ＢＭ Ｒ）２７へ供給される。受信バッ
ファメモリ（ＢＭＲ）２７は書き込みアドレス発生回路
（ＷＡ ＧＥＮ）２６からの書き込みアドレスｇにより
入力端子２２を介して入力される受信符号化データＸを
書き込むとともに、この書き込まれた受信符号化データ
Ｚを読み出しアドレス発生回路（ＲＡＧＥＮ）３０から
の読み出しアドレスｑにより読み出し、受信符号化デー
タｗとして分離回路（Ｄ ＭＵＸ）３１へ供給する。分
離回路（Ｄ ＭＵＸ）３１は受信バッファメモリ（ＢＭ
Ｒ）２７からの受信符号化データｗからフレームフラ
ッグ″Ｆ″，フレーム内符号化選択信号″Ｓ″ε，送信
バッファメモリデータ蓄積量″ＢＯＣ Ｓ″αおよび符
号化データｘをそれぞれ分離し、フレーム内符号化選択
信号″Ｓ″εは選択器３５へ、送信バッファメモリデー
タ蓄積量″ＢＯＣ Ｓ″αは加算器２９へ、および符号
化データｘは可変長復号化回路（ＶＬＤ）３３へそれぞ
れ供給する。可変長復号化回路（ＶＬＤ）３３は分離回
路（ＤＭＵＸ）３１からの符号化データｘを等長符号に
変換し、等長符号化信号ｙとして出力して加算器３４へ
供給する。加算器３４は可変長復号化回路（ＶＬＤ）３
３からの等長符号化信号ｙに選択器３５からの予測値ｔ
を加算して符号化信号ｘを復号し、復号信号ｚとして出
力してフレームメモリ（ＦＭ）３６および選択器３７へ
供給する。フレームメモリ（ＦＭ）３６は加算器３４か
らの復号信号ｚを書き込むとともに、この書き込んだ復
号信号ｚを１フレーム分時間遅延し、復号信号ｕとして
選択器３５および選択器３７へ供給する。選択器３７は
制御回路３２からの制御信号ｂに制御されて加算器３４
からの復号信号ｚあるいはフレームメモリ（ＦＭ）３６
からの復号信号ｕのいずれかを選択し、復号画像信号Ｙ
として出力端子２３へ出力する。選択器３５は分離回路
（Ｄ ＭＵＸ）３１からのフレーム内符号化選択信号″
Ｓ″εに制御され、フレームメモリ（ＦＭ）３６からの
復号信号ｕあるいは″０″値のいずれかを選択して出力
する。分離回路（ＤＭＵＸ）３１から出力されるフレー
ム内符号化選択信号″Ｓ″εは、予め分離回路（Ｄ Ｍ
ＵＸ）３１内で時間遅延され符号化データｘと同期化さ
れて選択器３５へ供給され、フレーム内符号化された符
号化データｘが等長符号化信号ｙとして加算器３４で復
号化される間″０″値を選択して加算器３４へ供給する
ように選択器３５を制御する。また、選択器３５におい
てフレームメモリ（ＦＭ）３６からの復号信号ｕが選択
されると、この復号信号ｕは次のフレームの予測値信号
ｔとして選択器３５から加算器３４へ供給される。制御
回路２４は入力端子２１を介して伝送路クロックＺを入
力され、入力端子２２を介して入力される受信符号化デ
ータＸを監視し、フレームの先頭を示すフレームフラッ
グ″Ｆ″を検出することによりフレーム内符号化選択信
号″Ｓ″εを監視する。また、制御回路２４はフレーム
内符号化選択信号″Ｓ″εが「１」として検出され、か
つ制御回路３２からの制御信号ａが「１」のときは、そ
のフレームの受信符号化データＸが受信バッファメモリ
（ＢＭ Ｒ）２７に書き込まれるのを禁止するため制御
信号ｖを出力して論理積回路２５へ供給し、論理積回路
２５から入力端子２１からの伝送路クロックＺがアドレ
ス発生回路（ＷＡ ＧＥＮ）２６へ出力されるのを禁止
し、これにより書き込みアドレス発生回路（ＷＡ ＧＥ
Ｎ）２６から書き込みアドレスｇご出力されるのを停止
して受信バッファメモリ（ＢＭ Ｒ）２７に受信符号化
データＸが書き込まれるのを禁止する。ただしフレーム
フラッグ″Ｆ″およびフレーム内符号化選択信号″Ｓ″
εの書き込みは禁止しない。分離回路（ＤＭＵＸ）３１
は受信バッファメモリ２７から読み出された受信符号化
データｗのデータ列が、フレームフラッグ″Ｆ″，フレ
ーム内符号化選択信号″Ｓ″，フレームフラッグ″Ｆ″
と連続した場合には符号化データｘが間引かれたと判断
し、直ちに次のフレームの符号化データｘの復号化処理
に入り、１フレームの復号化動作を早める。減算器２８
は書き込みアドレス発生回路２６からの書き込みアドレ
スｇから読みだしアドレス発生回路（ＲＡ ＧＥＮ）３
０からの読みだしアドレスｃを減算して受信バッファメ
モリ（ＢＭ Ｒ）２７の受信バッファメモリデータ蓄積
量″ＢＯＣ Ｒ″βを求めて加算器２９へ供給する。加
算器２９は分離回路（Ｄ ＭＵＸ）３１からの送信バッ
ファメモリデータ蓄積量″ＢＯＣＳ″αと減算器２８か
らの受信バッファメモリデータ蓄積量″ＢＯＣ Ｒ″β
を加算して受信バッファメモリ１７および図１における
送信バッファメモリ１７に蓄積されている送受バッファ
メモリデータ総蓄積量″ＢＯＣ″δを求めて制御回路３
２へ供給する。制御回路３２は加算器２９からの送受バ
ッファメモリデータ総積積量″ＢＯＣ″δの値に応じて
制御信号ａおよび制御信号ｂを復号化フレームごとに出
力する。ここで、制御回路３２に入力される送受バッフ
ァメモリデータ総蓄積量″ＢＯＣ″δの値が予め定めら
れた送受バッファメモリ総蓄積量″ＢＯＣ″δの値を越
えたときは制御回路３２は制御信号ａとして「１」を出
力し、送受バッファメモリデータ総蓄積量″ＢＯＣ″δ
の値が予め定められた送受バッファメモリデータ総蓄積
量″ＢＯＣ″δの値を下回ったときは制御信号ｂとして
「１」を出力する。また送受バッファメモリデータ総蓄
積量″ＢＯＣ″δの値が予め定められた送受バッファメ
モリデータ総蓄積量″ＢＯＣ″δの値の範囲内にある場
合は制御信号ａおよび制御信号ｂとしていずれも「１」
を出力する。制御回路３２から制御信号ｂとして「１」
が出力された場合には、読み出しアドレス発生回路（Ｒ
Ａ ＧＥＮ）３０は読み出しアドレスｃの出力を停止し
て受信バッファメモリ（ＢＭ Ｒ）２７からの受信符号
化データｗの読み出しを停止し、選択器３７はフレーム
メモリ（ＦＭ）３６からの復号信号ｕを選択して出力す
ることにより復号化動作を１フレーム遅延させる。図１
のフレーム間予測符号化装置および図３のフレーム間予
測復号化装置の実施例ではフレーム内符号化選択信号″
Ｓ″εはフレーム内符号化選択信号として伝送する例に
ついて説明したが、フレーム内符号化フレームを示す信
号として伝送して図２に示される第ｉフレームのデータ
全てをバッファメモリに書き込むことを禁止すれば、選
択器３５への選択制御信号としてのフレーム内符号化選
択信号″Ｓ″εはフレーム内符号化フレームを示す信号
としてのフレーム内符号化選択信号″Ｓ″εによる選択
制御信号であることができる。送受バッファメモリデー
タ総蓄積量″ＢＯＣ″δは、伝送速度が一定の場合には
送信バッファメモリ（ＢＭ Ｓ）１７および受信バッフ
ァメモリ（ＢＭ Ｒ）２７における総合遅延時間に対応
する。従って、送受バッファメモリデータ総蓄積量″Ｂ
ＯＣ″δを監視して送受バッファメモリデータ総蓄積
量″ＢＯＣ″を一定の範囲内に制御することにより受信
バッファメモリ（ＢＭ Ｒ）２７におけるデータの欠落
あるいは重複を避けることができる。
る。本発明のフレーム間予測符号化装置の一実施例を示
す図１を参照すると、入力端子１を介して入力される動
画像のデジタル画像信号Ｍは減算器５および選択器６へ
供給される。減算器５は動画像のデジタル画像信号Ｍか
らフレームメモリ（ＦＭ）１０からのフレーム間予測値
信号ｈにより減算して予測誤差信号ｋを出力し、選択器
６へ供給する。選択器６は制御回路１１からの制御信号
ｍに応じて動画像のデジタル画像信号Ｍまたは予測誤差
信号ｋのいずれかを選択し、選択出力信号θとして出力
して量子化器（ＱＮＴ）８へ供給する。量子化器（ＱＮ
Ｔ）８は選択器６からの選択出力信号θを量子化して等
長符号化し、等長符号化信号ｊとして可変長符号化回路
（ＶＬＣ）１３および加算器１２へ供給する。加算器１
２は量子化器（ＱＮＴ）８からの量子化信号ｊに選択器
９からの選択出力信号φを加えて動画像のデジタル画像
信号Ｍを復号化し、復号化画像信号ｉとして出力してフ
レームメモリ（ＦＭ）１０へ供給する。フレームメモリ
（ＦＭ）１０は加算器１２からの復号化画像信号ｉを書
き込むとともに次のフレームの予測信号として１フレー
ム分時間遅延し、フレーム間予測値信号ｈとして減算器
５および選択器９へ供給する。選択器９は制御回路１１
からの制御信号ｍに応じてフレーム間予測値信号ｈまた
は″０″値のいずれかを選択し、選択出力信号φとして
加算器１２へ供給する。入力端子２を介して入力される
動画像のデジタル画像信号Ｍに同期したフレームパルス
Ｑは制御回路１１と多重回路（ＭＵＸ）１５とへ供給さ
れる。制御回路１１はフレームパルスＱを計数すること
により、あらかじめ定めた周期ごとに選択器６が動画像
のデジタル画像信号Ｍを、および選択器９が″０″値を
１フレーム時間選択するように制御するフレーム内符号
化選択信号″Ｓ″εを発生して選択器６および選択器９
を制御するとともに、このフレーム内符号化選択信号″
Ｓ″εを多重回路（ＭＵＸ）１５に対して選択器６へ供
給する制御信号ｍよりも１フレーム前に供給する。可変
長符号化回路（ＶＬＣ）１３は量子化器（ＱＮＴ）８か
らの等長符号化信号ｊを可変長符号に変換して可変長符
号化信号ｐとして出力し、多重回路（ＭＵＸ）１５へ供
給する。多重回路（ＭＵＸ）１５はフレームパルスＱに
よりタイミングをとり、フレームの先頭を示すフラッ
グ″Ｆ″，制御回路１１からのフレーム内符号化選択信
号″Ｓ″ε，減算器１６からの送信バッファメモリデー
タ蓄積量″ＢＯＣ Ｓ″αおよび可変長符号化回路（Ｖ
ＬＣ）１３からの可変長符号化信号ｐとを多重化し、フ
レームの先頭を示すフレームフラッグ″Ｆ″を付加して
多重化データｒとして出力し、送信バッファメモリ（Ｂ
ＭＳ）１７へ供給する。また、多重回路（ＭＵＸ）１５
は書き込みパルスｎを書き込みアドレス発生回路（ＷＡ
ＧＥＮ）１４へ供給する。書き込みアドレス発生回路
１４は多重回路（ＭＵＸ）１５からの書き込みパルスｎ
により書き込みアドレスｅを発生して減算器１６および
送信バッファメモリ（ＢＭ Ｓ）１７へ供給する。読み
出しアドレス発生回路（ＲＡ ＧＥＮ）１８は入力端子
３を介して伝送路クロックＲを入力されて読み出しアド
レスｆを発生し、減算器１６および送信バッファメモリ
（ＢＭ Ｓ）１７へ供給する。送信バッファメモリ（Ｂ
ＭＳ）１７はアドレス発生回路（ＷＡ ＧＥＮ）１４か
らの書き込みアドレスｅにより多重回路（ＭＵＸ）１５
からの多重化データｒを書き込むとともに、この書き込
まれた多重化データｒから読み出しアドレス発生回路
（ＲＡ ＧＥＮ）１８からの読み出しアドレスｆにより
符号化データｘを読み出し、送信符号化データＮとして
出力端子４へ出力する。減算器１６は書き込みアドレス
発生回路（ＷＡ ＧＥＮ）１４からの書き込みアドレス
ｅから読み出しアドレス発生回路（ＲＡ ＧＥＮ）１８
からの読み出しアドレスｆを減算してバッファメモリ
（ＢＭ Ｓ）１７の送信バッファメモリデータ蓄積量″
ＢＯＣＳ″αを算出し、多重回路（ＭＵＸ）１５および
制御回路７へ供給する。制御回路７は減算器１６からの
送信バッファメモリデータ蓄積量″ＢＯＣ Ｓ″αに応
じて制御信号μを出力し、量子化器（ＱＮＴ）８を制御
する。量子化器（ＱＮＴ）８は制御回路７からの制御信
号に応じて、書き込みアドレス発生回路（ＷＡＧＥＮ）
１４から出力する書き込みアドレスｅの発生情報量を制
御して送信バッファメモリ（ＢＭ Ｓ）１７に書き込ま
れる符号化データｒの情報量を制御するように量子化特
性を切り替える。図２に図１で示したフレーム間予測符
号化装置における送信符号化データのデータ列を示す。
この送信符号化データ列はフレームフラッグ″Ｆ″、フ
レーム内符号化選択信号″Ｓ″ε、送信バッファメモリ
データ蓄積量″ＢＯＣ Ｓ″αおよび符号化データｘか
ら構成される。このフレーム構成により第ｉフレームに
フレーム内符号化が選択されたことを示すフレームフラ
ッグ″Ｓ″＝１が多重化され、また第（ｉ＋１）フレー
ムの符号化データｘがフレーム内符号化されて伝送され
る。次に、本発明のフレーム間予測復号化装置の一実施
例を示す図３を参照すると、入力端子２２を介して入力
される受信符号化データＸは制御回路２４および受信バ
ッファメモリ（ＢＭ Ｒ）２７へ供給される。受信バッ
ファメモリ（ＢＭＲ）２７は書き込みアドレス発生回路
（ＷＡ ＧＥＮ）２６からの書き込みアドレスｇにより
入力端子２２を介して入力される受信符号化データＸを
書き込むとともに、この書き込まれた受信符号化データ
Ｚを読み出しアドレス発生回路（ＲＡＧＥＮ）３０から
の読み出しアドレスｑにより読み出し、受信符号化デー
タｗとして分離回路（Ｄ ＭＵＸ）３１へ供給する。分
離回路（Ｄ ＭＵＸ）３１は受信バッファメモリ（ＢＭ
Ｒ）２７からの受信符号化データｗからフレームフラ
ッグ″Ｆ″，フレーム内符号化選択信号″Ｓ″ε，送信
バッファメモリデータ蓄積量″ＢＯＣ Ｓ″αおよび符
号化データｘをそれぞれ分離し、フレーム内符号化選択
信号″Ｓ″εは選択器３５へ、送信バッファメモリデー
タ蓄積量″ＢＯＣ Ｓ″αは加算器２９へ、および符号
化データｘは可変長復号化回路（ＶＬＤ）３３へそれぞ
れ供給する。可変長復号化回路（ＶＬＤ）３３は分離回
路（ＤＭＵＸ）３１からの符号化データｘを等長符号に
変換し、等長符号化信号ｙとして出力して加算器３４へ
供給する。加算器３４は可変長復号化回路（ＶＬＤ）３
３からの等長符号化信号ｙに選択器３５からの予測値ｔ
を加算して符号化信号ｘを復号し、復号信号ｚとして出
力してフレームメモリ（ＦＭ）３６および選択器３７へ
供給する。フレームメモリ（ＦＭ）３６は加算器３４か
らの復号信号ｚを書き込むとともに、この書き込んだ復
号信号ｚを１フレーム分時間遅延し、復号信号ｕとして
選択器３５および選択器３７へ供給する。選択器３７は
制御回路３２からの制御信号ｂに制御されて加算器３４
からの復号信号ｚあるいはフレームメモリ（ＦＭ）３６
からの復号信号ｕのいずれかを選択し、復号画像信号Ｙ
として出力端子２３へ出力する。選択器３５は分離回路
（Ｄ ＭＵＸ）３１からのフレーム内符号化選択信号″
Ｓ″εに制御され、フレームメモリ（ＦＭ）３６からの
復号信号ｕあるいは″０″値のいずれかを選択して出力
する。分離回路（ＤＭＵＸ）３１から出力されるフレー
ム内符号化選択信号″Ｓ″εは、予め分離回路（Ｄ Ｍ
ＵＸ）３１内で時間遅延され符号化データｘと同期化さ
れて選択器３５へ供給され、フレーム内符号化された符
号化データｘが等長符号化信号ｙとして加算器３４で復
号化される間″０″値を選択して加算器３４へ供給する
ように選択器３５を制御する。また、選択器３５におい
てフレームメモリ（ＦＭ）３６からの復号信号ｕが選択
されると、この復号信号ｕは次のフレームの予測値信号
ｔとして選択器３５から加算器３４へ供給される。制御
回路２４は入力端子２１を介して伝送路クロックＺを入
力され、入力端子２２を介して入力される受信符号化デ
ータＸを監視し、フレームの先頭を示すフレームフラッ
グ″Ｆ″を検出することによりフレーム内符号化選択信
号″Ｓ″εを監視する。また、制御回路２４はフレーム
内符号化選択信号″Ｓ″εが「１」として検出され、か
つ制御回路３２からの制御信号ａが「１」のときは、そ
のフレームの受信符号化データＸが受信バッファメモリ
（ＢＭ Ｒ）２７に書き込まれるのを禁止するため制御
信号ｖを出力して論理積回路２５へ供給し、論理積回路
２５から入力端子２１からの伝送路クロックＺがアドレ
ス発生回路（ＷＡ ＧＥＮ）２６へ出力されるのを禁止
し、これにより書き込みアドレス発生回路（ＷＡ ＧＥ
Ｎ）２６から書き込みアドレスｇご出力されるのを停止
して受信バッファメモリ（ＢＭ Ｒ）２７に受信符号化
データＸが書き込まれるのを禁止する。ただしフレーム
フラッグ″Ｆ″およびフレーム内符号化選択信号″Ｓ″
εの書き込みは禁止しない。分離回路（ＤＭＵＸ）３１
は受信バッファメモリ２７から読み出された受信符号化
データｗのデータ列が、フレームフラッグ″Ｆ″，フレ
ーム内符号化選択信号″Ｓ″，フレームフラッグ″Ｆ″
と連続した場合には符号化データｘが間引かれたと判断
し、直ちに次のフレームの符号化データｘの復号化処理
に入り、１フレームの復号化動作を早める。減算器２８
は書き込みアドレス発生回路２６からの書き込みアドレ
スｇから読みだしアドレス発生回路（ＲＡ ＧＥＮ）３
０からの読みだしアドレスｃを減算して受信バッファメ
モリ（ＢＭ Ｒ）２７の受信バッファメモリデータ蓄積
量″ＢＯＣ Ｒ″βを求めて加算器２９へ供給する。加
算器２９は分離回路（Ｄ ＭＵＸ）３１からの送信バッ
ファメモリデータ蓄積量″ＢＯＣＳ″αと減算器２８か
らの受信バッファメモリデータ蓄積量″ＢＯＣ Ｒ″β
を加算して受信バッファメモリ１７および図１における
送信バッファメモリ１７に蓄積されている送受バッファ
メモリデータ総蓄積量″ＢＯＣ″δを求めて制御回路３
２へ供給する。制御回路３２は加算器２９からの送受バ
ッファメモリデータ総積積量″ＢＯＣ″δの値に応じて
制御信号ａおよび制御信号ｂを復号化フレームごとに出
力する。ここで、制御回路３２に入力される送受バッフ
ァメモリデータ総蓄積量″ＢＯＣ″δの値が予め定めら
れた送受バッファメモリ総蓄積量″ＢＯＣ″δの値を越
えたときは制御回路３２は制御信号ａとして「１」を出
力し、送受バッファメモリデータ総蓄積量″ＢＯＣ″δ
の値が予め定められた送受バッファメモリデータ総蓄積
量″ＢＯＣ″δの値を下回ったときは制御信号ｂとして
「１」を出力する。また送受バッファメモリデータ総蓄
積量″ＢＯＣ″δの値が予め定められた送受バッファメ
モリデータ総蓄積量″ＢＯＣ″δの値の範囲内にある場
合は制御信号ａおよび制御信号ｂとしていずれも「１」
を出力する。制御回路３２から制御信号ｂとして「１」
が出力された場合には、読み出しアドレス発生回路（Ｒ
Ａ ＧＥＮ）３０は読み出しアドレスｃの出力を停止し
て受信バッファメモリ（ＢＭ Ｒ）２７からの受信符号
化データｗの読み出しを停止し、選択器３７はフレーム
メモリ（ＦＭ）３６からの復号信号ｕを選択して出力す
ることにより復号化動作を１フレーム遅延させる。図１
のフレーム間予測符号化装置および図３のフレーム間予
測復号化装置の実施例ではフレーム内符号化選択信号″
Ｓ″εはフレーム内符号化選択信号として伝送する例に
ついて説明したが、フレーム内符号化フレームを示す信
号として伝送して図２に示される第ｉフレームのデータ
全てをバッファメモリに書き込むことを禁止すれば、選
択器３５への選択制御信号としてのフレーム内符号化選
択信号″Ｓ″εはフレーム内符号化フレームを示す信号
としてのフレーム内符号化選択信号″Ｓ″εによる選択
制御信号であることができる。送受バッファメモリデー
タ総蓄積量″ＢＯＣ″δは、伝送速度が一定の場合には
送信バッファメモリ（ＢＭ Ｓ）１７および受信バッフ
ァメモリ（ＢＭ Ｒ）２７における総合遅延時間に対応
する。従って、送受バッファメモリデータ総蓄積量″Ｂ
ＯＣ″δを監視して送受バッファメモリデータ総蓄積
量″ＢＯＣ″を一定の範囲内に制御することにより受信
バッファメモリ（ＢＭ Ｒ）２７におけるデータの欠落
あるいは重複を避けることができる。
【０００４】図４を参照すると、送受バッファメモリデ
ータ総蓄積量″ＢＯＣ″δが総合遅延時間「ｄ３」を越
えたら受信バッファメモリ（ＢＭ Ｒ）２７への受信符
号化データＸの書き込みを禁止し、総合遅延時間「ｄ
２」を下回ったら受信バッファメモリ（ＢＭ Ｒ）２７
からの受信符号化データｗの読み出しを禁止することに
より制御が可能である。図４において、Ａはフレーム間
予測復号化装置における復号化クロックの周波数がフレ
ーム間予測符号化装置における符号化クロックの周波数
よりも高い場合、およびＢは符号化クロックの周波数が
復号化クロックの周波数よりも高い場合の送受バッファ
メモリデータ総蓄積量″ＢＯＣ″δの変化を総合遅延時
間で表したものであり、「ｄ２」〜「ｄ３」の区間は１
フレーム時間に相当する。また、受信バッファメモリ
（ＢＭ Ｒ）２７への書き込みを禁止しデータが欠落し
ても、次のフレームにフレーム内符号化された符号化デ
ータＸが連続するため、復号画像信号Ｙにおける誤りは
発生しない。符号化クロックおよび復号化クロックの周
波数差を最大１００ｐｐｍおよび最大遅延差を１フレー
ム時間（３３ｍｓ）とすれば、最大約２．７分間隔のフ
レーム内符号化で符号化すればよい。上述の実施例にお
けるフレーム間予測符号化装置のフレーム化間予測符号
化部１００およびフレーム間予測復号化装置におけるフ
レーム間予測復号化部２００は、直行変換符号化や動き
補償フレーム間予測符号化等の符号化と組み合わされた
ハイブリッド符号化にも適用できる。
ータ総蓄積量″ＢＯＣ″δが総合遅延時間「ｄ３」を越
えたら受信バッファメモリ（ＢＭ Ｒ）２７への受信符
号化データＸの書き込みを禁止し、総合遅延時間「ｄ
２」を下回ったら受信バッファメモリ（ＢＭ Ｒ）２７
からの受信符号化データｗの読み出しを禁止することに
より制御が可能である。図４において、Ａはフレーム間
予測復号化装置における復号化クロックの周波数がフレ
ーム間予測符号化装置における符号化クロックの周波数
よりも高い場合、およびＢは符号化クロックの周波数が
復号化クロックの周波数よりも高い場合の送受バッファ
メモリデータ総蓄積量″ＢＯＣ″δの変化を総合遅延時
間で表したものであり、「ｄ２」〜「ｄ３」の区間は１
フレーム時間に相当する。また、受信バッファメモリ
（ＢＭ Ｒ）２７への書き込みを禁止しデータが欠落し
ても、次のフレームにフレーム内符号化された符号化デ
ータＸが連続するため、復号画像信号Ｙにおける誤りは
発生しない。符号化クロックおよび復号化クロックの周
波数差を最大１００ｐｐｍおよび最大遅延差を１フレー
ム時間（３３ｍｓ）とすれば、最大約２．７分間隔のフ
レーム内符号化で符号化すればよい。上述の実施例にお
けるフレーム間予測符号化装置のフレーム化間予測符号
化部１００およびフレーム間予測復号化装置におけるフ
レーム間予測復号化部２００は、直行変換符号化や動き
補償フレーム間予測符号化等の符号化と組み合わされた
ハイブリッド符号化にも適用できる。
【０００５】また、上述ではフレーム間予測符号化装置
およびフレーム間予測復号化装置の一実施例について説
明したが、このフレーム間予測符号化装置とフレーム間
予測復号化装置とを伝送路を介して接続し、フレーム間
予測符号化装置の出力端子４からの送信符号化データＮ
をフレーム間予測復号化装置の入力端子２２を介して受
信符号化データＸとして入力することにより、フレーム
間予測符号化装置で符号化された動画像のデジタル画像
信号Ｍをフレーム間予測復号化装置で復号画像信号Ｙに
復号化するフレーム間予測符号化復号化装置として機能
する。
およびフレーム間予測復号化装置の一実施例について説
明したが、このフレーム間予測符号化装置とフレーム間
予測復号化装置とを伝送路を介して接続し、フレーム間
予測符号化装置の出力端子４からの送信符号化データＮ
をフレーム間予測復号化装置の入力端子２２を介して受
信符号化データＸとして入力することにより、フレーム
間予測符号化装置で符号化された動画像のデジタル画像
信号Ｍをフレーム間予測復号化装置で復号画像信号Ｙに
復号化するフレーム間予測符号化復号化装置として機能
する。
【０００６】
【発明の効果】以上説明したように本発明によれば、フ
レーム間予測符号化装置にフレーム内符号化の符号化デ
ータを周期的に挿入し、送信バッファメモリおよび受信
バッファメモリでの総合遅延量が一定値を越えた場合
に、フレーム内予測符号化されたフレームの直前のフレ
ームの復号化処理を間引くことにより受信バッファメモ
リのオーバーフローを回避するとともに遅延時間を制御
し、フレーム間予測符号化装置とフレーム間予測復号化
装置のクロックが非同期の場合でも、復号画像信号に誤
りが発生しない。
レーム間予測符号化装置にフレーム内符号化の符号化デ
ータを周期的に挿入し、送信バッファメモリおよび受信
バッファメモリでの総合遅延量が一定値を越えた場合
に、フレーム内予測符号化されたフレームの直前のフレ
ームの復号化処理を間引くことにより受信バッファメモ
リのオーバーフローを回避するとともに遅延時間を制御
し、フレーム間予測符号化装置とフレーム間予測復号化
装置のクロックが非同期の場合でも、復号画像信号に誤
りが発生しない。
【図１】 本発明のフレーム間予測符号化装置の一実施
例を示すブロック図である。
例を示すブロック図である。
【図２】 送信符号化データ列の一例を示す図である。
【図３】 本発明のフレーム間予測復号化装置の一実施
例を示すブロック図である。
例を示すブロック図である。
【図４】 送受バッファメモリにおける総合遅延時間の
変化を示す図である。
変化を示す図である。
１００ フレーム間予測符号化部 ２００ フレーム間予測復号化部 １，２，３ 入力端子 ４ 出力端子 ５ 減算器 ６ 選択器 ７ 制御回路 ８ 量子化器（ＱＮＴ） ９ 選択器 １０ フレームメモリ（ＦＭ） １１ 制御回路 １２ 加算器 １３ 可変長符号化回路（ＶＬＣ） １４ 書き込みアドレス発生回路（ＷＡ ＧＥＮ） １５ 多重回路（ＭＵＸ） １６ 減算器 １７ 送信バッファメモリ（ＢＭ Ｓ） １８ 読み出しアドレス発生回路（ＲＡ ＧＥＮ） ２１，２２ 入力端子 ２３ 出力端子 ２４ 制御回路 ２５ 論理積回路 ２６ 書き込みアドレス発生回路（ＷＡ ＧＥＮ） ２７ 受信バッファメモリ（ＢＭ Ｒ） ２８ 減算器 ２９ 加算器 ３０ 読みだしアドレス発生回路（ＲＡ ＧＥＮ） ３１ 分離回路（Ｄ ＭＵＸ） ３２ 制御回路 ３３ 可変長復号化回路（ＶＬＤ） ３４ 加算器 ３５ 選択器 ３６ フレームメモリ（ＦＭ） ３７ 選択器 Ｍ 画像信号 Ｎ 送信符号化データ Ｑ フレームパルス Ｒ 伝送路クロック Ｘ 受信符号化データ Ｙ 復号画像信号 Ｚ 伝送路クロック ａ，ｂ 制御信号 ｃ 読み出しアドレス ｅ 書き込みアドレス ｆ 読み出しアドレス ｇ 書き込みアドレス ｈ フレーム間予測値信号 ｉ 符号化画像信号 ｊ 等長符号化信号 ｋ 予測誤差信号 ｍ 制御信号 ｎ 書き込みパルス ｐ 可変長符号化信号 ｑ 読み出しアドレス ｒ 多重化データ ｔ 予測値信号 ｕ 復号信号 ｖ 制御信号 ｗ 受信符号化データ ｘ 符号化データ ｙ 等長符号化信号 ｚ 復号信号 α 送信バッファメモリデータ蓄積量″ＢＯＣ Ｓ″ β 受信バッファメモリデータ蓄積量″ＢＯＣ Ｒ″ δ 送受バッファメモリデータ総蓄積量″ＢＯＣ″ ε フレーム内符号化選択信号″Ｓ″ θ 選択出力信号 μ 制御信号 φ 選択出力信号
Claims (3)
- 【請求項１】 動画像信号の高能率符号化装置であっ
て、フレーム間予測符号化方式とフレーム内符号化方式
とを有し、高能率符号化されランダムに発生する信号を
平滑化するとともに伝送路のクロックに乗り換えるため
の送信バッファメモリを有するフレーム間予測符号化装
置において、 前記送信バッファメモリでの遅延時間を検出してフレー
ム毎に伝送する手段と、 あらかじめ定めた周期以内にフレーム内符号化方式によ
り１フレーム符号化する手段と、 高能率符号化された信号の各フレームの先頭を示すフラ
ッグを各フレームの先頭に付加する手段と、 前記フレーム内符号化されたフレームの１フレーム前の
符号化データの前に前記フレーム内符号化されたフレー
ムが連続することを示す情報を挿入する手段と、 を有することを特徴とするフレーム間予測符号化装置。 - 【請求項２】 請求項１記載のフレーム間予測符号化装
置からの送信符号化信号を受信し伝送路のクロックから
動画像信号に復号化するためのクロックに乗り換えるた
めの受信バッファメモリを有し前記高能率符号化された
信号を前記フレーム間予測符号化装置と非同期のクロッ
クで復号化する高能率復号化装置において、 前記受信バッファメモリでの遅延時間を検出し前記送信
バッファメモリでの遅延時間と加算して総合遅延時間を
検出する手段と、 受信信号から前記フレーム内符号化されたフレームを示
す情報を検出し検出されたときに前記総合遅延時間があ
らかじめ定めた値を越えているときにはフレーム内符号
化されたフレームの直前のフレームの受信信号の受信バ
ッファメモリへの書き込みを禁止する手段と、 前記総合遅延時間があらかじめ定められた値に達してい
ないときに１フレーム時間復号化処理を停止する手段
と、 を有することを特徴とするフレーム間予測復号化装置。 - 【請求項３】 請求項１記載の前記フレーム間予測符号
化装置と、請求項２記載の前記フレーム間予測復号化装
置とを備え、前記フレーム間予測符号化装置で動画像信
号を符号化して送信し、前記フレーム間予測符号化装置
からの前記送信符号化信号を受信して前記動画像信号を
復号化することを特徴とするフレーム間予測符号化復号
化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29503292A JP2819971B2 (ja) | 1992-11-04 | 1992-11-04 | フレーム間予測符号化復号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29503292A JP2819971B2 (ja) | 1992-11-04 | 1992-11-04 | フレーム間予測符号化復号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06153184A JPH06153184A (ja) | 1994-05-31 |
| JP2819971B2 true JP2819971B2 (ja) | 1998-11-05 |
Family
ID=17815442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29503292A Expired - Lifetime JP2819971B2 (ja) | 1992-11-04 | 1992-11-04 | フレーム間予測符号化復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819971B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002142217A (ja) * | 2000-11-01 | 2002-05-17 | Hitachi Kokusai Electric Inc | 画像伝送方法 |
-
1992
- 1992-11-04 JP JP29503292A patent/JP2819971B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06153184A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7865024B2 (en) | Encoding apparatus, video camera | |
| KR100272817B1 (ko) | 동화상 복호화 장치 | |
| KR0134871B1 (ko) | 고능률 부호화 복호화 시스템 | |
| JP3268306B2 (ja) | 画像符号化方法 | |
| AU672812B2 (en) | Apparatus for coding and decoding a digital video signal derived from a motion picture film source | |
| EP0897241B1 (en) | Coding and decoding digital video signal having duplicate pictures and frames with fields originating from different film source frames | |
| EP0920214B1 (en) | Apparatus and method of coding/decoding moving picture | |
| KR950035446A (ko) | 비디오 데이타를 가지는 비트 스트림의 트랜스코딩 방법 및 장치 | |
| JP2001211455A (ja) | 画像符号化方法及び画像符号化装置 | |
| KR100772343B1 (ko) | 데이터 재생 전송 장치 및 데이터 재생 전송 방법 | |
| JP2000059790A (ja) | 動画像符号列変換装置及びその方法 | |
| US5333137A (en) | Coding system having data controlling mechanism activated when error is detected | |
| KR100239007B1 (ko) | 데이터 축적 및 출력장치 | |
| JP2819971B2 (ja) | フレーム間予測符号化復号化装置 | |
| US5719628A (en) | Video signal coding method and apparatus | |
| JPH05153574A (ja) | 動画像データ復号化装置 | |
| JPH10191331A (ja) | 画像データの符号化方法及び装置 | |
| US6094224A (en) | Moving image coding device | |
| JP2943516B2 (ja) | 動画像符号化復号化装置 | |
| EP0735770B1 (en) | Signal processing apparatus | |
| KR0123083B1 (ko) | 패킷 동영상 부호기 및 복호기에 있어서의 패킷 데이터 구조 | |
| JPH0810933B2 (ja) | 画像符号化伝送方式 | |
| JPH0237748B2 (ja) | ||
| JPH05227516A (ja) | 二画面多重化動画像の符号化装置及び復号化装置 | |
| JPH08265774A (ja) | 画像圧縮方法及び画像圧縮装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |