JPH06153184A - フレーム間予測符号化復号化装置 - Google Patents
フレーム間予測符号化復号化装置Info
- Publication number
- JPH06153184A JPH06153184A JP29503292A JP29503292A JPH06153184A JP H06153184 A JPH06153184 A JP H06153184A JP 29503292 A JP29503292 A JP 29503292A JP 29503292 A JP29503292 A JP 29503292A JP H06153184 A JPH06153184 A JP H06153184A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- buffer memory
- signal
- transmission
- coded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】フレーム間予測符号化復号化装置において、符
号化装置と復号化装置の処理周波数が異なる場合に、受
信バッファメモリのオーバーフローおよびアンダーフロ
ーの発生を回避し、誤りなく画像信号を復号化する。 【構成】周期的に1フレーム間フレーム内符号化を挿入
する手段と、送信バッファメモリでの遅延時間を測定し
フレーム内予測復号化装置に伝送する手段とを有するフ
レーム内予測符号化装置を備える。また、受信バッファ
メモリでの遅延時間を測定し送受バッファメモリでの総
合遅延時間があらかじめ定めた値を越えたときはフレー
ム内符号化されたフレームの直前のフレームの復号化を
間引き、また送受バッファメモリでの総合遅延時間があ
らかじめ定めた値を下回ったときは、復号化処理を1フ
レーム時間停止する手段とを有するフレーム内予測復号
化装置を備える。
号化装置と復号化装置の処理周波数が異なる場合に、受
信バッファメモリのオーバーフローおよびアンダーフロ
ーの発生を回避し、誤りなく画像信号を復号化する。 【構成】周期的に1フレーム間フレーム内符号化を挿入
する手段と、送信バッファメモリでの遅延時間を測定し
フレーム内予測復号化装置に伝送する手段とを有するフ
レーム内予測符号化装置を備える。また、受信バッファ
メモリでの遅延時間を測定し送受バッファメモリでの総
合遅延時間があらかじめ定めた値を越えたときはフレー
ム内符号化されたフレームの直前のフレームの復号化を
間引き、また送受バッファメモリでの総合遅延時間があ
らかじめ定めた値を下回ったときは、復号化処理を1フ
レーム時間停止する手段とを有するフレーム内予測復号
化装置を備える。
Description
【0001】
【産業上の利用分野】本発明は、動画像信号を符号化す
るクロックと復号化するクロックが非同期である場合
に、動画像信号をフレーム間予測符号化方式により高能
率符号化するフレーム間予測符号化復号化装置に関す
る。
るクロックと復号化するクロックが非同期である場合
に、動画像信号をフレーム間予測符号化方式により高能
率符号化するフレーム間予測符号化復号化装置に関す
る。
【従来の技術】フレーム間予測符号化を行う場合に、適
応量子化あるいはエントロピー符号化を用いた場合には
符号化データの発生頻度が一定とならず、入力信号の性
質に応じて時間とともに変化する。このような符号化方
式を用いた符号化復号化装置においては、送信側の符号
化装置に送信バッファメモリおよび受信側の復号化装置
に受信バッファメモリを備えて符号化部と伝送路および
伝送路と復号化部との間で速度平滑を行うとともにクロ
ックの乗り換えを行う。この場合、送信および受信バッ
ファメモリにおいて符号化データの欠落あるいは重複な
しに速度変換される必要がある。もし符号化データの欠
落あるいは重複が発生した場合には復号誤りが発生し、
フレーム間予測符号化方式においては何らかの方法でフ
レーム間予測値をリフレシュするまでこの復号誤りが継
続することになる。このため、例えば「特開昭58−5
9641号公報」に示されるように、受信バッファメモ
リで符号化データの欠落および重複が発生しないように
送信バッファメモリでのデータ遅延時間を測定してこれ
を復号化装置へ伝送し、復号化装置においても受信バッ
ファメモリでのデータ遅延時間を測定して送信および受
信バッファメモリ双方での総合遅延時間が一定になるよ
うに受信バッファメモリのデータ読み出しを制御してい
る。
応量子化あるいはエントロピー符号化を用いた場合には
符号化データの発生頻度が一定とならず、入力信号の性
質に応じて時間とともに変化する。このような符号化方
式を用いた符号化復号化装置においては、送信側の符号
化装置に送信バッファメモリおよび受信側の復号化装置
に受信バッファメモリを備えて符号化部と伝送路および
伝送路と復号化部との間で速度平滑を行うとともにクロ
ックの乗り換えを行う。この場合、送信および受信バッ
ファメモリにおいて符号化データの欠落あるいは重複な
しに速度変換される必要がある。もし符号化データの欠
落あるいは重複が発生した場合には復号誤りが発生し、
フレーム間予測符号化方式においては何らかの方法でフ
レーム間予測値をリフレシュするまでこの復号誤りが継
続することになる。このため、例えば「特開昭58−5
9641号公報」に示されるように、受信バッファメモ
リで符号化データの欠落および重複が発生しないように
送信バッファメモリでのデータ遅延時間を測定してこれ
を復号化装置へ伝送し、復号化装置においても受信バッ
ファメモリでのデータ遅延時間を測定して送信および受
信バッファメモリ双方での総合遅延時間が一定になるよ
うに受信バッファメモリのデータ読み出しを制御してい
る。
【発明が解決しようとする課題】この従来のフレーム間
符号化復号化装置では、バッファメモリの制御方式は画
像信号の符号化クロックと復号化クロックとが同期して
いるという前提のもとに成り立つものであり、この前提
が成り立たない場合、例えば符号化クロックよりも復号
化クロックの周波数が低い場合には復号化処理が間に合
わず、受信バッファメモリに蓄積される符号化データが
徐々に増大してオーバーフローを起こし、データの欠落
が生じて復号誤りを発生させる。
符号化復号化装置では、バッファメモリの制御方式は画
像信号の符号化クロックと復号化クロックとが同期して
いるという前提のもとに成り立つものであり、この前提
が成り立たない場合、例えば符号化クロックよりも復号
化クロックの周波数が低い場合には復号化処理が間に合
わず、受信バッファメモリに蓄積される符号化データが
徐々に増大してオーバーフローを起こし、データの欠落
が生じて復号誤りを発生させる。
【課題を解決するための手段】本発明のフレーム間符号
化復号化装置は、動画像信号の高能率符号化装置であっ
て、フレーム間予測符号化方式とフレーム内符号化方式
とを有し、高能率符号化されランダムに発生する信号を
平滑化するとともに伝送路のクロックに乗り換えるため
の送信バッファメモリを有するフレーム間予測符号化装
置において、前記送信バッファメモリでの遅延時間を検
出してフレーム毎に伝送する手段と、あらかじめ定めた
周期以内にフレーム内符号化方式により1フレーム符号
化する手段と、高能率符号化された信号の各フレームの
先頭を示すフラッグを付加する手段と、前記フレーム内
符号化されたフレームの1フレーム前のフレームの先頭
以前に前記フレーム内符号化されたフレームが連続する
ことを示す情報を挿入する手段とを有するフレーム間予
測符号化装置を備える。
化復号化装置は、動画像信号の高能率符号化装置であっ
て、フレーム間予測符号化方式とフレーム内符号化方式
とを有し、高能率符号化されランダムに発生する信号を
平滑化するとともに伝送路のクロックに乗り換えるため
の送信バッファメモリを有するフレーム間予測符号化装
置において、前記送信バッファメモリでの遅延時間を検
出してフレーム毎に伝送する手段と、あらかじめ定めた
周期以内にフレーム内符号化方式により1フレーム符号
化する手段と、高能率符号化された信号の各フレームの
先頭を示すフラッグを付加する手段と、前記フレーム内
符号化されたフレームの1フレーム前のフレームの先頭
以前に前記フレーム内符号化されたフレームが連続する
ことを示す情報を挿入する手段とを有するフレーム間予
測符号化装置を備える。
【0002】また、本発明のフレーム間符号化復号化装
置は、請求項1記載のフレーム間予測符号化装置からの
送信符号化信号を受信し伝送路のクロックから動画像信
号に復号化するためのクロックに乗り換えるための受信
バッファメモリを有し前記高能率符号化された信号を前
記フレーム間予測符号化装置と非同期のクロックで復号
化する高能率復号化装置において、前記受信バッファメ
モリでの遅延時間を検出し前記送信バッファメモリでの
遅延時間と加算して総合遅延時間を検出する手段と、受
信信号から前記フレーム内符号化されたフレームを示す
情報を検出し検出されたときに前記総合遅延時間があら
かじめ定めた値を越えているときにはフレーム内符号化
されたフレームの直前のフレームの受信信号の受信バッ
ファメモリへの書き込みを禁止する手段と、前記総合遅
延時間があらかじめ定められた値に達していないときに
1フレーム時間復号化処理を停止する手段とを有するフ
レーム間予測復号化装置を備える。
置は、請求項1記載のフレーム間予測符号化装置からの
送信符号化信号を受信し伝送路のクロックから動画像信
号に復号化するためのクロックに乗り換えるための受信
バッファメモリを有し前記高能率符号化された信号を前
記フレーム間予測符号化装置と非同期のクロックで復号
化する高能率復号化装置において、前記受信バッファメ
モリでの遅延時間を検出し前記送信バッファメモリでの
遅延時間と加算して総合遅延時間を検出する手段と、受
信信号から前記フレーム内符号化されたフレームを示す
情報を検出し検出されたときに前記総合遅延時間があら
かじめ定めた値を越えているときにはフレーム内符号化
されたフレームの直前のフレームの受信信号の受信バッ
ファメモリへの書き込みを禁止する手段と、前記総合遅
延時間があらかじめ定められた値に達していないときに
1フレーム時間復号化処理を停止する手段とを有するフ
レーム間予測復号化装置を備える。
【0003】さらに、本発明のフレーム間符号化復号化
装置は、請求項1記載の前記フレーム間予測符号化装置
と、請求項2記載の前記フレーム間予測復号化装置とを
備え、前記フレーム間予測符号化装置で動画像信号を符
号化して送信し、前記フレーム間予測符号化装置からの
前記送信符号化信号を受信して前記動画像信号を復号化
する。
装置は、請求項1記載の前記フレーム間予測符号化装置
と、請求項2記載の前記フレーム間予測復号化装置とを
備え、前記フレーム間予測符号化装置で動画像信号を符
号化して送信し、前記フレーム間予測符号化装置からの
前記送信符号化信号を受信して前記動画像信号を復号化
する。
【実施例】次に本発明について図面を参照して説明す
る。本発明のフレーム間予測符号化装置の一実施例を示
す図1を参照すると、入力端子1を介して入力される動
画像のデジタル画像信号Mは減算器5および選択器6へ
供給される。減算器5は動画像のデジタル画像信号Mか
らフレームメモリ(FM)10からのフレーム間予測値
信号hにより減算して予測誤差信号kを出力し、選択器
6へ供給する。選択器6は制御回路11からの制御信号
mに応じて動画像のデジタル画像信号Mまたは予測誤差
信号kのいずれかを選択し、選択出力信号θとして出力
して量子化器(QNT)8へ供給する。量子化器(QN
T)8は選択器6からの選択出力信号θを量子化して等
長符号化し、等長符号化信号jとして可変長符号化回路
(VLC)13および加算器12へ供給する。加算器1
2は量子化器(QNT)8からの量子化信号jに選択器
9からの選択出力信号φを加えて動画像のデジタル画像
信号Mを復号化し、復号化画像信号iとして出力してフ
レームメモリ(FM)10へ供給する。フレームメモリ
(FM)10は加算器12からの復号化画像信号iを書
き込むとともに次のフレームの予測信号として1フレー
ム分時間遅延し、フレーム間予測値信号hとして減算器
5および選択器9へ供給する。選択器9は制御回路11
からの制御信号mに応じてフレーム間予測値信号hまた
は″0″値のいずれかを選択し、選択出力信号φとして
加算器12へ供給する。入力端子2を介して入力される
動画像のデジタル画像信号Mに同期したフレームパルス
Qは制御回路11へ供給される。制御回路11はフレー
ムパルスQを計数することにより、あらかじめ定めた周
期ごとに選択器6が動画像のデジタル画像信号Mを、お
よび選択器9が″0″値を1フレーム時間選択するよう
に制御するフレーム内符号化選択信号″S″εを発生し
て選択器6および選択器9を制御するとともに、このフ
レーム内符号化選択信号″S″εを多重回路(MUX)
15に対して選択器6へ供給する制御信号mよりも1フ
レーム前に供給する。可変長符号化回路(VLC)13
は量子化器(QNT)8からの等長符号化信号jを可変
長符号に変換して可変長符号化信号pとして出力し、多
重回路(MUX)15へ供給する。多重回路(MUX)
15は可変長符号化回路(VLC)13からの可変長符
号化信号pと制御回路11からのフレーム内符号化選択
信号″S″εおよび減算器16からの送信バッファメモ
リデータ蓄積量″BOC S″αとを多重化し、フレー
ムの先頭を示すフレームフラッグ″F″を付加して多重
化データrとして出力し、送信バッファメモリ(BM
S)17へ供給する。また、多重回路(MUX)15は
書き込みパルスnを書き込みアドレス発生回路(WA
GEN)14へ供給する。書き込みアドレス発生回路1
4は多重回路(MUX)15からの書き込みパルスnに
より書き込みアドレスeを発生して減算器16および送
信バッファメモリ(BM S)17へ供給する。読み出
しアドレス発生回路(RA GEN)18は入力端子3
を介して伝送路クロックRを入力されて読み出しアドレ
スfを発生し、減算器16および送信バッファメモリ
(BM S)17へ供給する。送信バッファメモリ(B
MS)17はアドレス発生回路(WA GEN)14か
らの書き込みアドレスeにより多重回路(MUX)15
からの多重化データrを書き込むとともに、この書き込
まれた多重化データrから読み出しアドレス発生回路
(RA GEN)18からの読み出しアドレスfにより
符号化データxを読み出し、送信符号化データNとして
出力端子4へ出力する。減算器16は書き込みアドレス
発生回路(WA GEN)14からの書き込みアドレス
eから読み出しアドレス発生回路(RA GEN)18
からの読み出しアドレスfを減算してバッファメモリ
(BM S)17の送信バッファメモリデータ蓄積量″
BOCS″αを算出し、多重回路(MUX)15および
制御回路7へ供給する。制御回路7は減算器16からの
送信バッファメモリデータ蓄積量″BOC S″αに応
じて制御信号μを出力し、量子化器(QNT)8を制御
する。量子化器(QNT)8は制御回路7からの制御信
号に応じて、書き込みアドレス発生回路(WAGEN)
14から出力する書き込みアドレスeの発生情報量を制
御して送信バッファメモリ(BM S)17に書き込ま
れる符号化データrの情報量を制御するように量子化特
性を切り替える。図2に図1で示したフレーム間予測符
号化装置における送信符号化データのデータ列を示す。
この送信符号化データ列はフレームフラッグ″F″、フ
レーム内符号化選択信号″S″ε、送信バッファメモリ
データ蓄積量″BOC S″αおよび符号化データxか
ら構成される。このフレーム構成により第iフレームに
フレーム内符号化が選択されたことを示すフレームフラ
ッグ″S″=1が多重化され、また第(i+1)フレー
ムの符号化データxがフレーム内符号化されて伝送され
る。次に、本発明のフレーム間予測復号化装置の一実施
例を示す図3を参照すると、入力端子22を介して入力
される受信符号化データXは制御回路24および受信バ
ッファメモリ(BM R)27へ供給される。受信バッ
ファメモリ(BMR)27は書き込みアドレス発生回路
(WA GEN)26からの書き込みアドレスgにより
入力端子22を介して入力される受信符号化データXを
書き込むとともに、この書き込まれた受信符号化データ
Zを読み出しアドレス発生回路(RAGEN)30から
の読み出しアドレスqにより読み出し、受信符号化デー
タwとして分離回路(D MUX)31へ供給する。分
離回路(D MUX)31は受信バッファメモリ(BM
R)27からの受信符号化データwからフレームフラ
ッグ″F″,フレーム内符号化選択信号″S″ε,送信
バッファメモリデータ蓄積量″BOC S″αおよび符
号化データxをそれぞれ分離し、フレーム内符号化選択
信号″S″εは選択器35へ、送信バッファメモリデー
タ蓄積量″BOC S″αは加算器29へ、および符号
化データxは可変長復号化回路(VLD)33へそれぞ
れ供給する。可変長復号化回路(VLD)33は分離回
路(DMUX)31からの符号化データxを等長符号に
変換し、等長符号化信号yとして出力して加算器34へ
供給する。加算器34は可変長復号化回路(VLD)3
3からの等長符号化信号yに選択器35からの予測値t
を加算して符号化信号xを復号し、復号信号zとして出
力してフレームメモリ(FM)36および選択器37へ
供給する。フレームメモリ(FM)36は加算器34か
らの復号信号zを書き込むとともに、この書き込んだ復
号信号zを1フレーム分時間遅延し、復号信号uとして
選択器35および選択器37へ供給する。選択器37は
制御回路32からの制御信号bに制御されて加算器34
からの復号信号zあるいはフレームメモリ(FM)36
からの復号信号uのいずれかを選択し、復号画像信号Y
として出力端子23へ出力する。選択器35は分離回路
(D MUX)31からのフレーム内符号化選択信号″
S″εに制御され、フレームメモリ(FM)36からの
復号信号uあるいは″0″値のいずれかを選択して出力
する。分離回路(DMUX)31から出力されるフレー
ム内符号化選択信号″S″εは、予め分離回路(D M
UX)31内で時間遅延され符号化データxと同期化さ
れて選択器35へ供給され、フレーム内符号化された符
号化データxが等長符号化信号yとして加算器34で復
号化される間″0″値を選択して加算器34へ供給する
ように選択器35を制御する。また、選択器35におい
てフレームメモリ(FM)36からの復号信号uが選択
されると、この復号信号uは次のフレームの予測値信号
tとして選択器35から加算器34へ供給される。制御
回路24は入力端子21を介して伝送路クロックZを入
力され、入力端子22を介して入力される受信符号化デ
ータXを監視し、フレームの先頭を示すフレームフラッ
グ″F″を検出することによりフレーム内符号化選択信
号″S″εを監視する。また、制御回路24はフレーム
内符号化選択信号″S″εが「1」として検出され、か
つ制御回路32からの制御信号aが「1」のときは、そ
のフレームの受信符号化データXが受信バッファメモリ
(BM R)27に書き込まれるのを禁止するため制御
信号vを出力して論理積回路25へ供給し、論理積回路
25から入力端子21からの伝送路クロックZがアドレ
ス発生回路(WA GEN)26へ出力されるのを禁止
し、これにより書き込みアドレス発生回路(WA GE
N)26から書き込みアドレスgご出力されるのを停止
して受信バッファメモリ(BM R)27に受信符号化
データXが書き込まれるのを禁止する。ただしフレーム
フラッグ″F″およびフレーム内符号化選択信号″S″
εの書き込みは禁止しない。分離回路(D MUX)3
1は受信バッファメモリ27から読み出された受信符号
化データwのデータ列が、フレームフラッグ″F″,フ
レーム内符号化選択信号″S″,フレームフラッグ″
F″と連続した場合には符号化データxが間引かれたと
判断し、直ちに次のフレームの符号化データxの復号化
処理に入り、1フレームの復号化動作を早める。減算器
28は書き込みアドレス発生回路26からの書き込みア
ドレスgから読みだしアドレス発生回路(RA GE
N)30からの読みだしアドレスcを減算して受信バッ
ファメモリ(BM R)27の受信バッファメモリデー
タ蓄積量″BOC R″βを求めて加算器29へ供給す
る。加算器29は分離回路(D MUX)31からの送
信バッファメモリデータ蓄積量″BOCS″αと減算器
28からの受信バッファメモリデータ蓄積量″BOC
R″βを加算して受信バッファメモリ17および図1に
おける送信バッファメモリ17に蓄積されている送受バ
ッファメモリデータ総蓄積量″BOC″δを求めて制御
回路32へ供給する。制御回路32は加算器29からの
送受バッファメモリデータ総積積量″BOC″δの値に
応じて制御信号aおよび制御信号bを復号化フレームご
とに出力する。ここで、制御回路32に入力される送受
バッファメモリデータ総蓄積量″BOC″δの値が予め
定められた送受バッファメモリ総蓄積量″BOC″δの
値を越えたときは制御回路32は制御信号aとして
「1」を出力し、送受バッファメモリデータ総蓄積量″
BOC″δの値が予め定められた送受バッファメモリデ
ータ総蓄積量″BOC″δの値を下回ったときは制御信
号bとして「1」を出力する。また送受バッファメモリ
データ総蓄積量″BOC″δの値が予め定められた送受
バッファメモリデータ総蓄積量″BOC″δの値の範囲
内にある場合は制御信号aおよび制御信号bとしていず
れも「1」を出力する。制御回路32から制御信号bと
して「1」が出力された場合には、読み出しアドレス発
生回路(RA GEN)30は読み出しアドレスcの出
力を停止して受信バッファメモリ(BM R)27から
の受信符号化データwの読み出しを停止し、選択器37
はフレームメモリ(FM)36からの復号信号uを選択
して出力することにより復号化動作を1フレーム遅延さ
せる。図1のフレーム間予測符号化装置および図3のフ
レーム間予測復号化装置の実施例ではフレーム内符号化
選択信号″S″εはフレーム内符号化選択信号として伝
送する例について説明したが、フレーム内符号化フレー
ムを示す信号として伝送して図2に示される第iフレー
ムのデータ全てをバッファメモリに書き込むことを禁止
すれば、選択器35への選択制御信号としてのフレーム
内符号化選択信号″S″εはフレーム内符号化フレーム
を示す信号としてのフレーム内符号化選択信号″S″ε
による選択制御信号であることができる。送受バッファ
メモリデータ総蓄積量″BOC″δは、伝送速度が一定
の場合には送信バッファメモリ(BM S)17および
受信バッファメモリ(BM R)27における総合遅延
時間に対応する。従って、送受バッファメモリデータ総
蓄積量″BOC″δを監視して送受バッファメモリデー
タ総蓄積量″BOC″を一定の範囲内に制御することに
より受信バッファメモリ(BM R)27におけるデー
タの欠落あるいは重複を避けることができる。
る。本発明のフレーム間予測符号化装置の一実施例を示
す図1を参照すると、入力端子1を介して入力される動
画像のデジタル画像信号Mは減算器5および選択器6へ
供給される。減算器5は動画像のデジタル画像信号Mか
らフレームメモリ(FM)10からのフレーム間予測値
信号hにより減算して予測誤差信号kを出力し、選択器
6へ供給する。選択器6は制御回路11からの制御信号
mに応じて動画像のデジタル画像信号Mまたは予測誤差
信号kのいずれかを選択し、選択出力信号θとして出力
して量子化器(QNT)8へ供給する。量子化器(QN
T)8は選択器6からの選択出力信号θを量子化して等
長符号化し、等長符号化信号jとして可変長符号化回路
(VLC)13および加算器12へ供給する。加算器1
2は量子化器(QNT)8からの量子化信号jに選択器
9からの選択出力信号φを加えて動画像のデジタル画像
信号Mを復号化し、復号化画像信号iとして出力してフ
レームメモリ(FM)10へ供給する。フレームメモリ
(FM)10は加算器12からの復号化画像信号iを書
き込むとともに次のフレームの予測信号として1フレー
ム分時間遅延し、フレーム間予測値信号hとして減算器
5および選択器9へ供給する。選択器9は制御回路11
からの制御信号mに応じてフレーム間予測値信号hまた
は″0″値のいずれかを選択し、選択出力信号φとして
加算器12へ供給する。入力端子2を介して入力される
動画像のデジタル画像信号Mに同期したフレームパルス
Qは制御回路11へ供給される。制御回路11はフレー
ムパルスQを計数することにより、あらかじめ定めた周
期ごとに選択器6が動画像のデジタル画像信号Mを、お
よび選択器9が″0″値を1フレーム時間選択するよう
に制御するフレーム内符号化選択信号″S″εを発生し
て選択器6および選択器9を制御するとともに、このフ
レーム内符号化選択信号″S″εを多重回路(MUX)
15に対して選択器6へ供給する制御信号mよりも1フ
レーム前に供給する。可変長符号化回路(VLC)13
は量子化器(QNT)8からの等長符号化信号jを可変
長符号に変換して可変長符号化信号pとして出力し、多
重回路(MUX)15へ供給する。多重回路(MUX)
15は可変長符号化回路(VLC)13からの可変長符
号化信号pと制御回路11からのフレーム内符号化選択
信号″S″εおよび減算器16からの送信バッファメモ
リデータ蓄積量″BOC S″αとを多重化し、フレー
ムの先頭を示すフレームフラッグ″F″を付加して多重
化データrとして出力し、送信バッファメモリ(BM
S)17へ供給する。また、多重回路(MUX)15は
書き込みパルスnを書き込みアドレス発生回路(WA
GEN)14へ供給する。書き込みアドレス発生回路1
4は多重回路(MUX)15からの書き込みパルスnに
より書き込みアドレスeを発生して減算器16および送
信バッファメモリ(BM S)17へ供給する。読み出
しアドレス発生回路(RA GEN)18は入力端子3
を介して伝送路クロックRを入力されて読み出しアドレ
スfを発生し、減算器16および送信バッファメモリ
(BM S)17へ供給する。送信バッファメモリ(B
MS)17はアドレス発生回路(WA GEN)14か
らの書き込みアドレスeにより多重回路(MUX)15
からの多重化データrを書き込むとともに、この書き込
まれた多重化データrから読み出しアドレス発生回路
(RA GEN)18からの読み出しアドレスfにより
符号化データxを読み出し、送信符号化データNとして
出力端子4へ出力する。減算器16は書き込みアドレス
発生回路(WA GEN)14からの書き込みアドレス
eから読み出しアドレス発生回路(RA GEN)18
からの読み出しアドレスfを減算してバッファメモリ
(BM S)17の送信バッファメモリデータ蓄積量″
BOCS″αを算出し、多重回路(MUX)15および
制御回路7へ供給する。制御回路7は減算器16からの
送信バッファメモリデータ蓄積量″BOC S″αに応
じて制御信号μを出力し、量子化器(QNT)8を制御
する。量子化器(QNT)8は制御回路7からの制御信
号に応じて、書き込みアドレス発生回路(WAGEN)
14から出力する書き込みアドレスeの発生情報量を制
御して送信バッファメモリ(BM S)17に書き込ま
れる符号化データrの情報量を制御するように量子化特
性を切り替える。図2に図1で示したフレーム間予測符
号化装置における送信符号化データのデータ列を示す。
この送信符号化データ列はフレームフラッグ″F″、フ
レーム内符号化選択信号″S″ε、送信バッファメモリ
データ蓄積量″BOC S″αおよび符号化データxか
ら構成される。このフレーム構成により第iフレームに
フレーム内符号化が選択されたことを示すフレームフラ
ッグ″S″=1が多重化され、また第(i+1)フレー
ムの符号化データxがフレーム内符号化されて伝送され
る。次に、本発明のフレーム間予測復号化装置の一実施
例を示す図3を参照すると、入力端子22を介して入力
される受信符号化データXは制御回路24および受信バ
ッファメモリ(BM R)27へ供給される。受信バッ
ファメモリ(BMR)27は書き込みアドレス発生回路
(WA GEN)26からの書き込みアドレスgにより
入力端子22を介して入力される受信符号化データXを
書き込むとともに、この書き込まれた受信符号化データ
Zを読み出しアドレス発生回路(RAGEN)30から
の読み出しアドレスqにより読み出し、受信符号化デー
タwとして分離回路(D MUX)31へ供給する。分
離回路(D MUX)31は受信バッファメモリ(BM
R)27からの受信符号化データwからフレームフラ
ッグ″F″,フレーム内符号化選択信号″S″ε,送信
バッファメモリデータ蓄積量″BOC S″αおよび符
号化データxをそれぞれ分離し、フレーム内符号化選択
信号″S″εは選択器35へ、送信バッファメモリデー
タ蓄積量″BOC S″αは加算器29へ、および符号
化データxは可変長復号化回路(VLD)33へそれぞ
れ供給する。可変長復号化回路(VLD)33は分離回
路(DMUX)31からの符号化データxを等長符号に
変換し、等長符号化信号yとして出力して加算器34へ
供給する。加算器34は可変長復号化回路(VLD)3
3からの等長符号化信号yに選択器35からの予測値t
を加算して符号化信号xを復号し、復号信号zとして出
力してフレームメモリ(FM)36および選択器37へ
供給する。フレームメモリ(FM)36は加算器34か
らの復号信号zを書き込むとともに、この書き込んだ復
号信号zを1フレーム分時間遅延し、復号信号uとして
選択器35および選択器37へ供給する。選択器37は
制御回路32からの制御信号bに制御されて加算器34
からの復号信号zあるいはフレームメモリ(FM)36
からの復号信号uのいずれかを選択し、復号画像信号Y
として出力端子23へ出力する。選択器35は分離回路
(D MUX)31からのフレーム内符号化選択信号″
S″εに制御され、フレームメモリ(FM)36からの
復号信号uあるいは″0″値のいずれかを選択して出力
する。分離回路(DMUX)31から出力されるフレー
ム内符号化選択信号″S″εは、予め分離回路(D M
UX)31内で時間遅延され符号化データxと同期化さ
れて選択器35へ供給され、フレーム内符号化された符
号化データxが等長符号化信号yとして加算器34で復
号化される間″0″値を選択して加算器34へ供給する
ように選択器35を制御する。また、選択器35におい
てフレームメモリ(FM)36からの復号信号uが選択
されると、この復号信号uは次のフレームの予測値信号
tとして選択器35から加算器34へ供給される。制御
回路24は入力端子21を介して伝送路クロックZを入
力され、入力端子22を介して入力される受信符号化デ
ータXを監視し、フレームの先頭を示すフレームフラッ
グ″F″を検出することによりフレーム内符号化選択信
号″S″εを監視する。また、制御回路24はフレーム
内符号化選択信号″S″εが「1」として検出され、か
つ制御回路32からの制御信号aが「1」のときは、そ
のフレームの受信符号化データXが受信バッファメモリ
(BM R)27に書き込まれるのを禁止するため制御
信号vを出力して論理積回路25へ供給し、論理積回路
25から入力端子21からの伝送路クロックZがアドレ
ス発生回路(WA GEN)26へ出力されるのを禁止
し、これにより書き込みアドレス発生回路(WA GE
N)26から書き込みアドレスgご出力されるのを停止
して受信バッファメモリ(BM R)27に受信符号化
データXが書き込まれるのを禁止する。ただしフレーム
フラッグ″F″およびフレーム内符号化選択信号″S″
εの書き込みは禁止しない。分離回路(D MUX)3
1は受信バッファメモリ27から読み出された受信符号
化データwのデータ列が、フレームフラッグ″F″,フ
レーム内符号化選択信号″S″,フレームフラッグ″
F″と連続した場合には符号化データxが間引かれたと
判断し、直ちに次のフレームの符号化データxの復号化
処理に入り、1フレームの復号化動作を早める。減算器
28は書き込みアドレス発生回路26からの書き込みア
ドレスgから読みだしアドレス発生回路(RA GE
N)30からの読みだしアドレスcを減算して受信バッ
ファメモリ(BM R)27の受信バッファメモリデー
タ蓄積量″BOC R″βを求めて加算器29へ供給す
る。加算器29は分離回路(D MUX)31からの送
信バッファメモリデータ蓄積量″BOCS″αと減算器
28からの受信バッファメモリデータ蓄積量″BOC
R″βを加算して受信バッファメモリ17および図1に
おける送信バッファメモリ17に蓄積されている送受バ
ッファメモリデータ総蓄積量″BOC″δを求めて制御
回路32へ供給する。制御回路32は加算器29からの
送受バッファメモリデータ総積積量″BOC″δの値に
応じて制御信号aおよび制御信号bを復号化フレームご
とに出力する。ここで、制御回路32に入力される送受
バッファメモリデータ総蓄積量″BOC″δの値が予め
定められた送受バッファメモリ総蓄積量″BOC″δの
値を越えたときは制御回路32は制御信号aとして
「1」を出力し、送受バッファメモリデータ総蓄積量″
BOC″δの値が予め定められた送受バッファメモリデ
ータ総蓄積量″BOC″δの値を下回ったときは制御信
号bとして「1」を出力する。また送受バッファメモリ
データ総蓄積量″BOC″δの値が予め定められた送受
バッファメモリデータ総蓄積量″BOC″δの値の範囲
内にある場合は制御信号aおよび制御信号bとしていず
れも「1」を出力する。制御回路32から制御信号bと
して「1」が出力された場合には、読み出しアドレス発
生回路(RA GEN)30は読み出しアドレスcの出
力を停止して受信バッファメモリ(BM R)27から
の受信符号化データwの読み出しを停止し、選択器37
はフレームメモリ(FM)36からの復号信号uを選択
して出力することにより復号化動作を1フレーム遅延さ
せる。図1のフレーム間予測符号化装置および図3のフ
レーム間予測復号化装置の実施例ではフレーム内符号化
選択信号″S″εはフレーム内符号化選択信号として伝
送する例について説明したが、フレーム内符号化フレー
ムを示す信号として伝送して図2に示される第iフレー
ムのデータ全てをバッファメモリに書き込むことを禁止
すれば、選択器35への選択制御信号としてのフレーム
内符号化選択信号″S″εはフレーム内符号化フレーム
を示す信号としてのフレーム内符号化選択信号″S″ε
による選択制御信号であることができる。送受バッファ
メモリデータ総蓄積量″BOC″δは、伝送速度が一定
の場合には送信バッファメモリ(BM S)17および
受信バッファメモリ(BM R)27における総合遅延
時間に対応する。従って、送受バッファメモリデータ総
蓄積量″BOC″δを監視して送受バッファメモリデー
タ総蓄積量″BOC″を一定の範囲内に制御することに
より受信バッファメモリ(BM R)27におけるデー
タの欠落あるいは重複を避けることができる。
【0004】図4を参照すると、送受バッファメモリデ
ータ総蓄積量″BOC″δが総合遅延時間「d3」を越
えたら受信バッファメモリ(BM R)27への受信符
号化データXの書き込みを禁止し、総合遅延時間「d
2」を下回ったら受信バッファメモリ(BM R)27
からの受信符号化データwの読み出しを禁止することに
より制御が可能である。図4において、Aはフレーム間
予測復号化装置における復号化クロックの周波数がフレ
ーム間予測符号化装置における符号化クロックの周波数
よりも高い場合、およびBは符号化クロックの周波数が
復号化クロックの周波数よりも高い場合の送受バッファ
メモリデータ総蓄積量″BOC″δの変化を総合遅延時
間で表したものであり、「d2」〜「d3」の区間は1
フレーム時間に相当する。また、受信バッファメモリ
(BM R)27への書き込みを禁止しデータが欠落し
ても、次のフレームにフレーム内符号化された符号化デ
ータXが連続するため、復号画像信号Yにおける誤りは
発生しない。符号化クロックおよび復号化クロックの周
波数差を最大100ppmおよび最大遅延差を1フレー
ム時間(33ms)とすれば、最大約2.7分間隔のフ
レーム内符号化で符号化すればよい。上述の実施例にお
けるフレーム間予測符号化装置のフレーム化間予測符号
化部100およびフレーム間予測復号化装置におけるフ
レーム間予測復号化部200は、直行変換符号化や動き
補償フレーム間予測符号化等の符号化と組み合わされた
ハイブリッド符号化にも適用できる。
ータ総蓄積量″BOC″δが総合遅延時間「d3」を越
えたら受信バッファメモリ(BM R)27への受信符
号化データXの書き込みを禁止し、総合遅延時間「d
2」を下回ったら受信バッファメモリ(BM R)27
からの受信符号化データwの読み出しを禁止することに
より制御が可能である。図4において、Aはフレーム間
予測復号化装置における復号化クロックの周波数がフレ
ーム間予測符号化装置における符号化クロックの周波数
よりも高い場合、およびBは符号化クロックの周波数が
復号化クロックの周波数よりも高い場合の送受バッファ
メモリデータ総蓄積量″BOC″δの変化を総合遅延時
間で表したものであり、「d2」〜「d3」の区間は1
フレーム時間に相当する。また、受信バッファメモリ
(BM R)27への書き込みを禁止しデータが欠落し
ても、次のフレームにフレーム内符号化された符号化デ
ータXが連続するため、復号画像信号Yにおける誤りは
発生しない。符号化クロックおよび復号化クロックの周
波数差を最大100ppmおよび最大遅延差を1フレー
ム時間(33ms)とすれば、最大約2.7分間隔のフ
レーム内符号化で符号化すればよい。上述の実施例にお
けるフレーム間予測符号化装置のフレーム化間予測符号
化部100およびフレーム間予測復号化装置におけるフ
レーム間予測復号化部200は、直行変換符号化や動き
補償フレーム間予測符号化等の符号化と組み合わされた
ハイブリッド符号化にも適用できる。
【0005】また、上述ではフレーム間予測符号化装置
およびフレーム間予測復号化装置の一実施例について説
明したが、このフレーム間予測符号化装置とフレーム間
予測復号化装置とを伝送路を介して接続し、フレーム間
予測符号化装置の出力端子4からの送信符号化データN
をフレーム間予測復号化装置の入力端子22を介して受
信符号化データXとして入力することにより、フレーム
間予測符号化装置で符号化された動画像のデジタル画像
信号Mをフレーム間予測復号化装置で復号画像信号Yに
復号化するフレーム間予測符号化復号化装置として機能
する。
およびフレーム間予測復号化装置の一実施例について説
明したが、このフレーム間予測符号化装置とフレーム間
予測復号化装置とを伝送路を介して接続し、フレーム間
予測符号化装置の出力端子4からの送信符号化データN
をフレーム間予測復号化装置の入力端子22を介して受
信符号化データXとして入力することにより、フレーム
間予測符号化装置で符号化された動画像のデジタル画像
信号Mをフレーム間予測復号化装置で復号画像信号Yに
復号化するフレーム間予測符号化復号化装置として機能
する。
【0006】
【発明の効果】以上説明したように本発明によれば、フ
レーム間予測符号化装置にフレーム内符号化の符号化デ
ータを周期的に挿入し、送信バッファメモリおよび受信
バッファメモリでの総合遅延量が一定値を越えた場合
に、フレーム内予測符号化されたフレームの直前のフレ
ームの復号化処理を間引くことにより受信バッファメモ
リのオーバーフローを回避するとともに遅延時間を制御
し、フレーム間予測符号化装置とフレーム間予測復号化
装置のクロックが非同期の場合でも、復号画像信号に誤
りが発生しない。
レーム間予測符号化装置にフレーム内符号化の符号化デ
ータを周期的に挿入し、送信バッファメモリおよび受信
バッファメモリでの総合遅延量が一定値を越えた場合
に、フレーム内予測符号化されたフレームの直前のフレ
ームの復号化処理を間引くことにより受信バッファメモ
リのオーバーフローを回避するとともに遅延時間を制御
し、フレーム間予測符号化装置とフレーム間予測復号化
装置のクロックが非同期の場合でも、復号画像信号に誤
りが発生しない。
【図1】 本発明のフレーム間予測符号化装置の一実施
例を示すブロック図である。
例を示すブロック図である。
【図2】 送信符号化データ列の一例を示す図である。
【図3】 本発明のフレーム間予測復号化装置の一実施
例を示すブロック図である。
例を示すブロック図である。
【図4】 送受バッファメモリにおける総合遅延時間の
変化を示す図である。
変化を示す図である。
100 フレーム間予測符号化部 200 フレーム間予測復号化部 1,2,3 入力端子 4 出力端子 5 減算器 6 選択器 7 制御回路 8 量子化器(QNT) 9 選択器 10 フレームメモリ(FM) 11 制御回路 12 加算器 13 可変長符号化回路(VLC) 14 書き込みアドレス発生回路(WA GEN) 15 多重回路(MUX) 16 減算器 17 送信バッファメモリ(BM S) 18 読み出しアドレス発生回路(RA GEN) 21,22 入力端子 23 出力端子 24 制御回路 25 論理積回路 26 書き込みアドレス発生回路(WA GEN) 27 受信バッファメモリ(BM R) 28 減算器 29 加算器 30 読みだしアドレス発生回路(RA GEN) 31 分離回路(D MUX) 32 制御回路 33 可変長復号化回路(VLD) 34 加算器 35 選択器 36 フレームメモリ(FM) 37 選択器 M 画像信号 N 送信符号化データ Q フレームパルス R 伝送路クロック X 受信符号化データ Y 復号画像信号 Z 伝送路クロック a,b 制御信号 c 読み出しアドレス e 書き込みアドレス f 読み出しアドレス g 書き込みアドレス h フレーム間予測値信号 i 符号化画像信号 j 等長符号化信号 k 予測誤差信号 m 制御信号 n 書き込みパルス p 可変長符号化信号 q 読み出しアドレス r 多重化データ t 予測値信号 u 復号信号 v 制御信号 w 受信符号化データ x 符号化データ y 等長符号化信号 z 復号信号 α 送信バッファメモリデータ蓄積量″BOC S″ β 受信バッファメモリデータ蓄積量″BOC R″ δ 送受バッファメモリデータ総蓄積量″BOC″ ε フレーム内符号化選択信号″S″ θ 選択出力信号 μ 制御信号 φ 選択出力信号
Claims (3)
- 【請求項1】 動画像信号の高能率符号化装置であっ
て、フレーム間予測符号化方式とフレーム内符号化方式
とを有し、高能率符号化されランダムに発生する信号を
平滑化するとともに伝送路のクロックに乗り換えるため
の送信バッファメモリを有するフレーム間予測符号化装
置において、 前記送信バッファメモリでの遅延時間を検出してフレー
ム毎に伝送する手段と、 あらかじめ定めた周期以内にフレーム内符号化方式によ
り1フレーム符号化する手段と、 高能率符号化された信号の各フレームの先頭を示すフラ
ッグを付加する手段と、 前記フレーム内符号化されたフレームの1フレーム前の
フレームの先頭以前に前記フレーム内符号化されたフレ
ームが連続することを示す情報を挿入する手段と、 を有することを特徴とするフレーム間予測符号化装置。 - 【請求項2】 請求項1記載のフレーム間予測符号化装
置からの送信符号化信号を受信し伝送路のクロックから
動画像信号に復号化するためのクロックに乗り換えるた
めの受信バッファメモリを有し前記高能率符号化された
信号を前記フレーム間予測符号化装置と非同期のクロッ
クで復号化する高能率復号化装置において、 前記受信バッファメモリでの遅延時間を検出し前記送信
バッファメモリでの遅延時間と加算して総合遅延時間を
検出する手段と、 受信信号から前記フレーム内符号化されたフレームを示
す情報を検出し検出されたときに前記総合遅延時間があ
らかじめ定めた値を越えているときにはフレーム内符号
化されたフレームの直前のフレームの受信信号の受信バ
ッファメモリへの書き込みを禁止する手段と、 前記総合遅延時間があらかじめ定められた値に達してい
ないときに1フレーム時間復号化処理を停止する手段
と、 を有することを特徴とするフレーム間予測復号化装置。 - 【請求項3】 請求項1記載の前記フレーム間予測符号
化装置と、請求項2記載の前記フレーム間予測復号化装
置とを備え、前記フレーム間予測符号化装置で動画像信
号を符号化して送信し、前記フレーム間予測符号化装置
からの前記送信符号化信号を受信して前記動画像信号を
復号化することを特徴とするフレーム間予測符号化復号
化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29503292A JP2819971B2 (ja) | 1992-11-04 | 1992-11-04 | フレーム間予測符号化復号化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29503292A JP2819971B2 (ja) | 1992-11-04 | 1992-11-04 | フレーム間予測符号化復号化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06153184A true JPH06153184A (ja) | 1994-05-31 |
JP2819971B2 JP2819971B2 (ja) | 1998-11-05 |
Family
ID=17815442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29503292A Expired - Lifetime JP2819971B2 (ja) | 1992-11-04 | 1992-11-04 | フレーム間予測符号化復号化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2819971B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002142217A (ja) * | 2000-11-01 | 2002-05-17 | Hitachi Kokusai Electric Inc | 画像伝送方法 |
-
1992
- 1992-11-04 JP JP29503292A patent/JP2819971B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002142217A (ja) * | 2000-11-01 | 2002-05-17 | Hitachi Kokusai Electric Inc | 画像伝送方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2819971B2 (ja) | 1998-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7865024B2 (en) | Encoding apparatus, video camera | |
JP2661738B2 (ja) | ビデオコーダ | |
KR100272817B1 (ko) | 동화상 복호화 장치 | |
EP0920214B1 (en) | Apparatus and method of coding/decoding moving picture | |
JP2000059790A (ja) | 動画像符号列変換装置及びその方法 | |
JPH09187007A (ja) | 誤りを含むデータストリームへの再同期の方法と、符号化器及び復号化器 | |
EP1599047A3 (en) | Video (de)coding device with frequency band retransmission | |
KR100239007B1 (ko) | 데이터 축적 및 출력장치 | |
JP2602550B2 (ja) | フレーム間符号化装置 | |
JP2819971B2 (ja) | フレーム間予測符号化復号化装置 | |
JPH05153574A (ja) | 動画像データ復号化装置 | |
JPH10191331A (ja) | 画像データの符号化方法及び装置 | |
JP2943516B2 (ja) | 動画像符号化復号化装置 | |
JP3102260B2 (ja) | 動画像符号化装置 | |
JPH11136680A (ja) | 画像符号化方法及び装置 | |
JPH05227516A (ja) | 二画面多重化動画像の符号化装置及び復号化装置 | |
JPH0744686B2 (ja) | 可変伝送速度画像符号化装置 | |
JPS58150383A (ja) | テレビジヨン用フレ−ム間符号化復号化装置 | |
JPH06189295A (ja) | 動画像符号化装置 | |
JPH0810933B2 (ja) | 画像符号化伝送方式 | |
JP2661122B2 (ja) | フレーム間予測符号化復号化装置 | |
KR0123083B1 (ko) | 패킷 동영상 부호기 및 복호기에 있어서의 패킷 데이터 구조 | |
KR0148146B1 (ko) | 중요영상데이타의 손실방지장치 | |
JP3617652B2 (ja) | 画像符号化装置および画像符号化方法 | |
KR100237307B1 (ko) | 엠펙(mpeg) 비디오 신호 복호화기의 2배속 재생장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |