JP2819955B2 - 装置内誤り監視回路 - Google Patents
装置内誤り監視回路Info
- Publication number
- JP2819955B2 JP2819955B2 JP4225443A JP22544392A JP2819955B2 JP 2819955 B2 JP2819955 B2 JP 2819955B2 JP 4225443 A JP4225443 A JP 4225443A JP 22544392 A JP22544392 A JP 22544392A JP 2819955 B2 JP2819955 B2 JP 2819955B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- write
- circuit
- plo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Communication Control (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は装置内誤り監視回路に関
し、特にディジタル伝送を利用する装置内のデータ誤り
を監視する装置内誤り監視回路に関する。
し、特にディジタル伝送を利用する装置内のデータ誤り
を監視する装置内誤り監視回路に関する。
【０００２】
【従来の技術】従来の装置内誤り監視回路は、図３に示
すように、書込みデータ１のパリティを演算し、空きビ
ットにパリティビットを挿入するパリティ演算付加回路
１８と、パリティビットを付加された書込みデータを書
込み制御パルス２によって制御し、書込みクロック３に
より入力して読出し制御パルス６によって制御し、読出
しクロック７によって読出しデータ５を出力するエラス
ティックストア４と、読出しデータ５を入力し、パリテ
ィ演算を行い、パリティ演算付加回路１８で付加したパ
リティビットと比較してデータの誤り有り、無しを判定
してデータ誤り情報１７を出力するパリティ誤り検出回
路１９とを備えた構成を有している。
すように、書込みデータ１のパリティを演算し、空きビ
ットにパリティビットを挿入するパリティ演算付加回路
１８と、パリティビットを付加された書込みデータを書
込み制御パルス２によって制御し、書込みクロック３に
より入力して読出し制御パルス６によって制御し、読出
しクロック７によって読出しデータ５を出力するエラス
ティックストア４と、読出しデータ５を入力し、パリテ
ィ演算を行い、パリティ演算付加回路１８で付加したパ
リティビットと比較してデータの誤り有り、無しを判定
してデータ誤り情報１７を出力するパリティ誤り検出回
路１９とを備えた構成を有している。
【０００３】
【発明が解決しようとする課題】この従来の装置内誤り
監視回路は、データ誤り検出を行うためにパリティ演算
結果を付加する余剰ビットを必要とし、適用範囲が限定
された。
監視回路は、データ誤り検出を行うためにパリティ演算
結果を付加する余剰ビットを必要とし、適用範囲が限定
された。
【０００４】また、パリティを用いた誤り検出方式のた
め、複数ビットの誤りに対しては誤りが検出出来ないと
いう問題点があった。
め、複数ビットの誤りに対しては誤りが検出出来ないと
いう問題点があった。
【０００５】本発明の目的は、上述した問題点を解決
し、データ誤り検出のための余剰ビットを必要とせず、
かつ複数ビットの誤りに対しても確実に誤り検出を行な
うことができる装置内誤り監視回路を提供することにあ
る。
し、データ誤り検出のための余剰ビットを必要とせず、
かつ複数ビットの誤りに対しても確実に誤り検出を行な
うことができる装置内誤り監視回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の装置内誤り監視
回路は、書込みデータを書込み制御パルスによって制御
して書込みクロックにより入力し、読出しデータを読出
し制御パルスによって制御して読出しクロックによって
出力するとともに、前記書込みクロックと前記読出しク
ロックはＰＬＯによって周波数同期を確保されたデータ
書込み／読出し手段と、前記データ書込み／読出し手段
におけるデータの書込みから読出しまでの遅延時間を検
出する遅延量検出手段と、前記書込み制御パルスと前記
読出し制御パルスを監視し前記ＰＬＯの安定／非安定動
作情報を出力するＰＬＯ監視手段と、前記書込みデータ
を入力し前記遅延時間の遅延を付与する可変遅延手段
と、前記可変遅延手段の出力データと前記読出しデータ
とを１ビットずつ比較して一致および不一致を確認し不
一致のときはデータ誤り情報を出力するデータ比較手段
と、前記ＰＬＯの安定／非安定動作情報を受け安定動作
情報入力時のみ前記データ比較手段から前記データ誤り
情報を出力せしめる出力制御手段とを備えた構成を有す
る。
回路は、書込みデータを書込み制御パルスによって制御
して書込みクロックにより入力し、読出しデータを読出
し制御パルスによって制御して読出しクロックによって
出力するとともに、前記書込みクロックと前記読出しク
ロックはＰＬＯによって周波数同期を確保されたデータ
書込み／読出し手段と、前記データ書込み／読出し手段
におけるデータの書込みから読出しまでの遅延時間を検
出する遅延量検出手段と、前記書込み制御パルスと前記
読出し制御パルスを監視し前記ＰＬＯの安定／非安定動
作情報を出力するＰＬＯ監視手段と、前記書込みデータ
を入力し前記遅延時間の遅延を付与する可変遅延手段
と、前記可変遅延手段の出力データと前記読出しデータ
とを１ビットずつ比較して一致および不一致を確認し不
一致のときはデータ誤り情報を出力するデータ比較手段
と、前記ＰＬＯの安定／非安定動作情報を受け安定動作
情報入力時のみ前記データ比較手段から前記データ誤り
情報を出力せしめる出力制御手段とを備えた構成を有す
る。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は、本発明の一実施例の装置内誤り監
視回路の基本的構成を示すブロック図である。
視回路の基本的構成を示すブロック図である。
【０００９】図１に示す実施例は、データ書込み／読出
し手段としてのエラスティックストア４と、エラスティ
ックストア４におけるデータ書込み制御パルスを読出し
制御パルスの時間軸上の距離測定によりデータ書込みか
ら読出しまでの遅延量を計測する遅延量検出手段として
の遅延量検出回路８と、ＰＬＯの同期および非同期状態
を監視するＰＬＯ監視手段としてのＰＬＯ監視回路９
と、入力する書込みデータにデータ書込みから読出しま
での遅延量を与える可変遅延手段としての可変遅延回路
９と、エラスティックストア４の読出しデータと可変遅
延回路１０の出力する遅延データとのビットバイビット
のデータ比較を行ない、一致を見ないときはデータ誤り
情報を出力するデータ比較手段としてのデータ比較回路
１４と、ＰＬＯが動作非安定状態のときはデータ比較回
路１４の出力するデータ誤り情報の出力を抑止する出力
制御手段としての出力制御回路１６とを備えた構成を有
する。
し手段としてのエラスティックストア４と、エラスティ
ックストア４におけるデータ書込み制御パルスを読出し
制御パルスの時間軸上の距離測定によりデータ書込みか
ら読出しまでの遅延量を計測する遅延量検出手段として
の遅延量検出回路８と、ＰＬＯの同期および非同期状態
を監視するＰＬＯ監視手段としてのＰＬＯ監視回路９
と、入力する書込みデータにデータ書込みから読出しま
での遅延量を与える可変遅延手段としての可変遅延回路
９と、エラスティックストア４の読出しデータと可変遅
延回路１０の出力する遅延データとのビットバイビット
のデータ比較を行ない、一致を見ないときはデータ誤り
情報を出力するデータ比較手段としてのデータ比較回路
１４と、ＰＬＯが動作非安定状態のときはデータ比較回
路１４の出力するデータ誤り情報の出力を抑止する出力
制御手段としての出力制御回路１６とを備えた構成を有
する。
【００１０】図２は、本発明の一実施例の装置内誤り監
視回路の具体的構成例を示すブロック図である。
視回路の具体的構成例を示すブロック図である。
【００１１】図２に示す構成は、図１と同じエラスティ
ックストア４と、図１の遅延量検出回路８を具体的に形
成するＰＬＯ２０，書込み側フレームカウンタ２２，読
出し側フレームカウンタ２３と、図１の遅延量検出回路
８に対応する遅延量演算回路２１と、図１のＰＬＯ監視
回路９を具体的に形成するスリップ検出回路２４，フリ
ップフロップ２５，２６、一致検出回路２７およびＯＲ
回路２８と、図１と同じ可変遅延回路１０、データ比較
回路１４および出力制御回路１６とを備えた構成を有す
る。
ックストア４と、図１の遅延量検出回路８を具体的に形
成するＰＬＯ２０，書込み側フレームカウンタ２２，読
出し側フレームカウンタ２３と、図１の遅延量検出回路
８に対応する遅延量演算回路２１と、図１のＰＬＯ監視
回路９を具体的に形成するスリップ検出回路２４，フリ
ップフロップ２５，２６、一致検出回路２７およびＯＲ
回路２８と、図１と同じ可変遅延回路１０、データ比較
回路１４および出力制御回路１６とを備えた構成を有す
る。
【００１２】次に、図２を参照して本実施例の動作につ
いて説明する。
いて説明する。
【００１３】エラスティックストア４には、書込みデー
タ１が書込み制御パルス２の制御のもとに書込みクロッ
ク３で書き込まれる。
タ１が書込み制御パルス２の制御のもとに書込みクロッ
ク３で書き込まれる。
【００１４】書込みデータ１は、読出し制御パルス５の
制御のもとに、読出しクロック７により読み出される。
制御のもとに、読出しクロック７により読み出される。
【００１５】書込みクロック３と読出しクロック７と
は、ＰＬＯ２０により周波数同期が確保されているた
め、ＰＬＯ２０が安定動作状態では、エラスティックス
トア４のデータ入力からデータ出力までの遅延量は、書
き込みクロック３により動作する書込み側フレームカウ
ンタ２２と、読出しクロック７により動作する読出し側
フレームカウンタ２３のそれぞれの出力にもとづいて遅
延量演算回路２１により算出さた値の固定値となる。
は、ＰＬＯ２０により周波数同期が確保されているた
め、ＰＬＯ２０が安定動作状態では、エラスティックス
トア４のデータ入力からデータ出力までの遅延量は、書
き込みクロック３により動作する書込み側フレームカウ
ンタ２２と、読出しクロック７により動作する読出し側
フレームカウンタ２３のそれぞれの出力にもとづいて遅
延量演算回路２１により算出さた値の固定値となる。
【００１６】従って、この遅延量を可変遅延回路１０に
設定し、エラスティックストア４の入力データを可変遅
延回路１０を通して出力されたデータと、エラスティッ
クストア４の出力データとを１ビットずつ、ビットバイ
ビットでデータ比較回路１４で比較することにより誤り
検出ができる。
設定し、エラスティックストア４の入力データを可変遅
延回路１０を通して出力されたデータと、エラスティッ
クストア４の出力データとを１ビットずつ、ビットバイ
ビットでデータ比較回路１４で比較することにより誤り
検出ができる。
【００１７】一方、ＰＬＯ２０が非安定動作状態の場
合、すなわち同期引込み動作中や定常位相誤差の変化中
には、エラスティックストア４のデータ入力からデータ
出力までの遅延量は時時刻刻と変化しており、データ比
較回路１４にて正しく誤り検出を行うことができない。
この場合には、出力制御回路１６によりデータ誤り情報
１７を出力しないように制御する。
合、すなわち同期引込み動作中や定常位相誤差の変化中
には、エラスティックストア４のデータ入力からデータ
出力までの遅延量は時時刻刻と変化しており、データ比
較回路１４にて正しく誤り検出を行うことができない。
この場合には、出力制御回路１６によりデータ誤り情報
１７を出力しないように制御する。
【００１８】ＰＬＯ２０の同期引込中状態は、書込み制
御パルス２と読出し制御パルス６の衝突をスリップ検出
に着目してスリップ検出回路２４にて監視し、衝突が発
生している時には同期引込中と判断する。
御パルス２と読出し制御パルス６の衝突をスリップ検出
に着目してスリップ検出回路２４にて監視し、衝突が発
生している時には同期引込中と判断する。
【００１９】また、定常位相誤差変化中状態について
は、書込み側フレームカウンタ２２と読出し側フレーム
カウンタ２３それぞれの出力を遅延量演算回路２１で算
出された値が、サンプリングされる連続する２つの時刻
で異なるか否かを、フリップフロップ２５，２６を通し
た結果について一致検出回路２７で検出し、異っていれ
ば、定常位相誤差変化中と判断する。
は、書込み側フレームカウンタ２２と読出し側フレーム
カウンタ２３それぞれの出力を遅延量演算回路２１で算
出された値が、サンプリングされる連続する２つの時刻
で異なるか否かを、フリップフロップ２５，２６を通し
た結果について一致検出回路２７で検出し、異っていれ
ば、定常位相誤差変化中と判断する。
【００２０】スリップ検出回路２４の検出出力および一
致検出回路２７の検出出力はいずれもＯＲ回路２８に供
給され、いずれか一方の検出出力でも存在すれば出力制
御回路１６の制御情報として提供し、データ誤り情報１
７６の送出を抑止させる。
致検出回路２７の検出出力はいずれもＯＲ回路２８に供
給され、いずれか一方の検出出力でも存在すれば出力制
御回路１６の制御情報として提供し、データ誤り情報１
７６の送出を抑止させる。
【００２１】
【発明の効果】以上説明したように本発明は、エラステ
ィックストアを通した後のデータを１ビットずつビット
バイビットで基準データと比較することにより誤り検出
を行うことにより、パリティビットを付加するための余
剰ビットを必要とせず、また複数ビットの誤りに対して
も確実に誤り検出ができるという効果を有する。
ィックストアを通した後のデータを１ビットずつビット
バイビットで基準データと比較することにより誤り検出
を行うことにより、パリティビットを付加するための余
剰ビットを必要とせず、また複数ビットの誤りに対して
も確実に誤り検出ができるという効果を有する。
【図１】本発明の一実施例の装置内誤り監視回路の基本
構成を示すブロック図である。
構成を示すブロック図である。
【図２】本発明の一実施例の装置内誤り監視回路の具体
的構成例を示すブロック図である。
的構成例を示すブロック図である。
【図３】従来の装置内誤り監視回路の構成を示すブロッ
ク図である。
ク図である。
１ 書込みデータ ２ 書込み制御パルス ３ 書込みクロック ４ エラスティックストア ５ 読出しデータ ６ 読出し制御パス ７ 読出しクロック ８ 遅延量検出回路 ９ ＰＬＯ監視回路 １０ 可変遅延回路 １１ 遅延量情報 １２ ＰＬＯ安定／非安定動作情報 １３ 遅延データ １４ データ比較回路 １５ データ誤り生情報 １６ 出力制御回路 １７ データ誤り情報 １８ パリティ演算付加回路 １９ パリティ誤り検出回路 ２０ ＰＬＯ ２１ 遅延量演算回路 ２２ 書込み側フレームカウンタ ２３ 読出し側フレームカウンタ ２４ スリップ検出回路 ２５ フリップフロップ ２６ フリップフロップ ２７ 一致検出回路 ２８ ＯＲ回路 ２９ 不一致情報
Claims (1)
- 【請求項１】 書込みデータを書込み制御パルスによっ
て制御して書込みクロックにより入力し、読出しデータ
を読出し制御パルスによって制御して読出しクロックに
よって出力するとともに、前記書込みクロックと前記読
出しクロックはＰＬＯによって周波数同期を確保された
データ書込み／読出し手段と、前記データ書込み／読出
し手段におけるデータの書込みから読出しまでの遅延時
間を検出する遅延量検出手段と、前記書込み制御パルス
と前記読出し制御パルスを監視し前記ＰＬＯの安定／非
安定動作情報を出力するＰＬＯ監視手段と、前記書込み
データを入力し前記遅延時間の遅延を付与する可変遅延
手段と、前記可変遅延手段の出力データと前記読出しデ
ータとを１ビットずつ比較して一致および不一致を確認
し不一致のときはデータ誤り情報を出力するデータ比較
手段と、前記ＰＬＯの安定／非安定動作情報を受け安定
動作情報入力時のみ前記データ比較手段から前記データ
誤り情報を出力せしめる出力制御手段とを備えることを
特徴とする装置内誤り監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225443A JP2819955B2 (ja) | 1992-08-25 | 1992-08-25 | 装置内誤り監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225443A JP2819955B2 (ja) | 1992-08-25 | 1992-08-25 | 装置内誤り監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0678015A JPH0678015A (ja) | 1994-03-18 |
| JP2819955B2 true JP2819955B2 (ja) | 1998-11-05 |
Family
ID=16829445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4225443A Expired - Lifetime JP2819955B2 (ja) | 1992-08-25 | 1992-08-25 | 装置内誤り監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819955B2 (ja) |
-
1992
- 1992-08-25 JP JP4225443A patent/JP2819955B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0678015A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11061432B2 (en) | Data handoff between two clock domains sharing a fundamental beat | |
| US7724669B2 (en) | High speed bus with flow control and extended burst enhancements | |
| US4835728A (en) | Deterministic clock control apparatus for a data processing system | |
| US7546480B1 (en) | High speed bus with alignment, re-timing and buffer underflow/overflow detection enhancements | |
| GB2080658A (en) | Input data synchronizing circuit | |
| CA1090888A (en) | Data buffer retiming circuit | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| JP2819955B2 (ja) | 装置内誤り監視回路 | |
| JPWO2008152755A1 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
| JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
| JP3156273B2 (ja) | ポインタ処理回路 | |
| JPH0431211B2 (ja) | ||
| US7752506B1 (en) | FIFO memory error circuit and method | |
| JPH03171945A (ja) | ディジタルシステム | |
| JPH04178047A (ja) | スキュー補償方式 | |
| US4212038A (en) | Double density read recovery | |
| JPH08139711A (ja) | 非同期データの受信回路 | |
| JP2783495B2 (ja) | クロック乗せ換え回路 | |
| KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
| JPS60200631A (ja) | 符号誤り検出回路 | |
| JP2560516B2 (ja) | ディジタル信号処理装置 | |
| US6260153B1 (en) | Automatic compensation circuit for no margin input data | |
| JPH08138369A (ja) | メモリ制御回路 | |
| JP2864779B2 (ja) | パルス入力回路 | |
| JP2001016190A (ja) | デジタルデータ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |