JP2815561B2 - 低電圧トリガーシリコン制御整流器を使用したcmos静電放電保護回路 - Google Patents
低電圧トリガーシリコン制御整流器を使用したcmos静電放電保護回路Info
- Publication number
- JP2815561B2 JP2815561B2 JP7291548A JP29154895A JP2815561B2 JP 2815561 B2 JP2815561 B2 JP 2815561B2 JP 7291548 A JP7291548 A JP 7291548A JP 29154895 A JP29154895 A JP 29154895A JP 2815561 B2 JP2815561 B2 JP 2815561B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrostatic discharge
- controlled rectifier
- silicon controlled
- thin oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 23
- 229910052710 silicon Inorganic materials 0.000 title claims description 23
- 239000010703 silicon Substances 0.000 title claims description 23
- 230000001960 triggered effect Effects 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 48
- 230000015556 catabolic process Effects 0.000 claims description 20
- 230000003647 oxidation Effects 0.000 claims 3
- 238000007254 oxidation reaction Methods 0.000 claims 3
- 239000002253 acid Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 24
- 230000003071 parasitic effect Effects 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 17
- 230000006378 damage Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000007667 floating Methods 0.000 description 6
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 description 4
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 description 4
- 229910052774 Proactinium Inorganic materials 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 229910052745 lead Inorganic materials 0.000 description 3
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 2
- 101150105073 SCR1 gene Proteins 0.000 description 2
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241001663154 Electron Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Thyristors (AREA)
Description
化金属半導体)チップ上の静電放電防護回路に関するも
のである。本発明の静電放電防護回路には四個の低圧ト
リガーシリコン制御整流器が含まれており、四個の静電
放電の電流経路を提供することにより、直接的に集積回
路中の内部回路を保護し、各種モードの静電放電から防
護する。
に伴い、エレメントの寸法はすでにサブミクロン段階に
達している。サブミクロン段階の技術では、所謂ホット
キャリア問題を克服するため、LDD(Light-Doped Dr
ain)製造工程と構造が発展してきた。またMOSデバイ
スのRs, Rdなどの直列抵抗を低下させるため、シリ
サイド製造工程が発展してきた。現在の0.8 ミクロン以
下の最先端の製造工程では、その大部分で上記の2種類
の重要技術を使用し、集積回路の演算速度及び信頼性の
向上を図っている。
端技術及び更に小さくなったデバイス寸法が原因し、サ
ブミクロンCMOS IC の静電放電(ESD) に対する防護
能力は非常に低下している(参考文献:C.Duvvury and
A.Amerasekera,“ESD:A pervasive reliability concer
n for IC technologies ”,Proc.of IEEE Vol.81,No.5,
pp.690-702,May 1993)。外部環境中で発生する静電気は
それほど減少していないため、サブミクロンCMOS
ICがESDが原因となって損傷を受けるという事態は
より深刻となり、多くの製造工程がその発展過程で、こ
の重大な問題にぶつかっている。
し出力パッドの近傍にくるよう設計され、内部回路が静
電放電により破壊されないよう保護している。CMOS
製造工程中では静電放電デバイスとして、ダイオード、
MOS デバイス、フィールド酸化膜、バイポーラトランジ
スタ及びシリコン制御整流器(SCR)などを使用して
いる。この内SCRデバイスの抗静電放電防護能力が最
高である(この点はでに報告されている。占有する単位
面積当たりで最高のESD耐圧能力を有す)。しかし純
粋SCR(p−n−p−n構造) はサブミクロン製造工
程に於いて、その導通開始電圧は30〜50V に達するた
め、これを単独で使用し150 〜180 オングストロームし
かない薄いゲート酸化膜(入力装置のゲート電極上)を
保護する方法はない。最近、LVTSCR(低電圧トリ
ガーSCR)構造でSCRデバイスの導通電圧を低下さ
せようという提案がある。 (参考文献:A.Chatterjee and T.Polgreen,“A low-vo
ltage triggering SCR for on-chip ESD protection at
output and inputpads ”,IEEE Electron Device Lett
ers,Vol.12,No.1,pp.21-22,Jan.1991;及びA.Chatterjee
and T.Polgreen,“A low-voltage triggering SCR for
on-chip ESD protection at output andinputpads ”,
IEEE 1990 Symposium on VLSI Technology,pp.75-76) しかしSCRの導通(ターンオン)開始電圧の低下以外
に、CMOS集積回路は予想外の静電損傷にも直面する
こととなった。(参考文献:C.Duvvury,R.N.Rountree,an
d O.Adams,“Internal chip ESD phenkmena beyond the
protection circuit,”IEEE Trans.Electron Devices,
Vol.3.5,No12,pp2133-2139,Dec.1988;H.Terletzki,W.Ni
kutta,and W.Reczek, “Influence of the series resi
stance of on-chip power supply buses on internal d
evice failure after ESD stress, ”IEEE Trans.Elect
ron Devices,Vol.40,No11,pp.2081-2083,Nov.1993;及び
C.Johnson,T.J.Maloney,and S.Qawami, “Two unusual
HBM ESD failure mechanisms on a mature CMOS proce
ss, ”1993 EOS/ESD Symposium proceeding,EOS-15,PP.
225-231)、これらのESD損傷は静電放電保護回路を持
つ集積回路の内部回路中で発生し、静電放電保護回路自
体で発生するのではない。任意のICピンに対する静電
放電はプラスまたはマイナスの電圧極性を持っており、
放電に対応するピンはおそらくVDD またはVSS ピンであ
るため、静電放電は四種類の放電モードを持つことにな
る: (1) PSモード:VDD バスは浮き状態の時に、プラス電
圧に対応するESDがある入力ピンで発生し、VSS バス
に対して放電する。 (2) NSモード:VDD バスは浮き状態の時に、マイナス
電圧に対応するESDがある入力ピンで発生し、VSS バ
スに対して放電する。 (3) PDモード:VSS バスは浮き状態の時に、プラス電
圧に対応するESDがある入力ピンで発生し、VDD バス
に対して放電する。 (4) NDモード:VSS バスは浮き状態の時に、マイナス
電圧に対応するESDがある入力ピンで発生し、VDD バ
スに対して放電する。
回路が上記の四種類の放電モードを効果的に防護でき
て、初めて集積回路は静電放電防護回路の保護の下で予
想外の損傷を免れるのである。
放電による破壊から免れるよう新しい構造を提案し、全
方位的にサブミクロン集積回路を保護することである。
本発明では、低電圧トリガーのSCRデバイスを静電放
電防護デバイスとして利用している。本構造中では、合
計四個の低電圧トリガーSCRが一対一で上記四種類の
静電放電モードに対する防護措置を提供しており、効果
的にサブミクロン集積回路の静電気防護能力を向上させ
ている。またその占有面積(そのESD耐圧能力と対応
する)は旧来の静電放電防護回路と比べ小さくなってい
る。従って本発明の静電放電防護回路は高密度で、ピン
数の多い超大型や極めて大きいCMOS集積回路に非常
に適している。
路は、旧来の静電放電防護回路中の直接的でない静電放
電経路が引起こす内部回路の損傷問題を効果的に克服し
ている。本発明では最高の静電放電防護能力を具えたS
CRデバイスを静電放電デバイスとして採用して集積回
路を保護し、サブミクロンCMOS技術の全方位的静電
放電防護措置を提供している。またその占有面積もより
小さくなっている。
OSトリガーラテラルSCRデバイス( PTLSCR)
及び2個のNMOSトリガーラテラルSCRデバイス(
NTLSCR) が含まれている。これらのPTLSCR
及びNTLSCRデバイスは適宜接続され、四種類の静
電放電モードによる入力装置や内部回路の破壊を一対一
で防護している。また集積回路中の異常な静電放電によ
る損傷も防止している。
SCR1 及びPTLSCR2 と称する)はVDD (第一の
電源) と出力パッド間に接続され、PDモード及びND
モードの静電放電を防止している。2個のNTLSCR
デバイス(NTLSCR1 及びNTLSCR2 という)
は出力パッドとVSS (第二の電源)間に接続され、PS
モード及びNSモードの静電放電を防止している。
イスはそれぞれラテラルSCR中に短チャネルゲート酸
化膜PMOSデバイスを組込み、それを構成している。
NTLSCR1 とNTLSCR2 デバイスもそれぞれラ
テラルSCR中に短チャネルゲート酸化膜NMOSデバ
イスを組込み、それを構成している。そして組込まれた
これら短チャネルゲート酸化膜のPMOS及びNMOS
デバイスがラテラルSCRをトリガーするのである。
(静電放電が発生の際)。従ってPTLSCRとNTL
SCRデバイスのトリガー電圧はサブミクロンCMOS
集積回路入力装置中の短チャネル薄酸化膜PMOSデバ
イスとNMOSデバイスのゲート酸化膜の降伏電圧を下
回るまで低下させられるのである。
の低電圧トリガーSCRで構成された静電放電防護回路
の構造は、どのようなCMOSまたはバイポーラCMO
S(BiCMOS) 技術中でも実現することが可能であ
る。これにはN型ウエル/P型基板、P型ウエル/N型
基板または双領域の製造工程も含まれている。本発明の
静電放電防護回路は製造工程上に於いてCMOS及びB
iCMOS技術に完全に適合するものである。またサブ
ミクロンCMOS集積回路の静電放電防護能力を効果的
に向上させることもでき、旧来の静電放電防護回路に加
えられていた第二段階の防護エレメントは必要とはしな
いのである。
り四種類のモードの静電放電を防護するよう提案してい
る。本発明では静電放電防護能力が最高のSCRを利用
しているため、旧来の静電放電防護回路と比べより小さ
な占有面積でより大きな静電放電防護能力を提供するこ
とが可能なのである。
の低電圧トリガーSCRデバイスを利用した静電放電の
防護回路500 を示している。この回路500 とCMOS集
積回路は同一のチップ上に配置され、このチップの入力
装置を保護している。この静電放電防護回路500 は入力
パッド205 と入力装置210 の間に接続している。本発明
には2個のPMOSトリガーラテラルSCRPTLSC
R1 とPTLSCR2 デバイス及び2個のNMOSトリ
ガーラテラルSCRNTLSCR1 とNTLSCR2 デ
バイスが含まれている。このPTLSCR1 とPTL
SCR2 デバイスはVDD と入力パッド205 の端子420 の
間に接続されており、NTLSCR1 とNTLSCR2
デバイスは入力パッド205 の端子420 とVSS の間に接続
されている。
子420 と入力装置210 の端子355 間に接続されている。
入力信号は入力パッド205 からこの抵抗Rを経由し入力
装置210 に伝達される。この抵抗R には多結晶シリコン
(ポリシリコン)構造を採用している。静電放電防護回
路500 が導通を開始する前には、この抵抗Rは遅延作用
を発揮し、静電放電電圧の入力装置210 への伝達を遅延
させている。
PTLSCR1 、PTLSCR2 、NTLSCR1 及び
NTLSCR2 はプラスやマイナスの静電放電電圧また
は突発パルスがバイパスを通じてVDD 及びVSS に流れて
ゆくよう設計されている。図1に示す通り、PTLSC
R1 デバイスはPDモードの静電放電を防護するよう配
置されており、PTLSCR2 デバイスはNDモードの
静電放電に対して防護、NTLSCR1 デバイスはPS
モードの静電放電に対して防護、NTLSCR2 デバイ
スはNSモードの静電放電に対して防護するよう配置さ
れている。従って入力ピンの静電放電の四種類のモード
は四個の低電圧トリガーSCRデバイスにより一対一で
防護されているのであり、本発明では効果的で、直接的
な静電放電の放電経路を提供し、静電放電電流が早急に
バイパスに流れるようになっている。つまり本発明の静
電放電防護回路500 はCMOS集積回路の入力ピンに全
方位的な防護措置を提供し、異常な静電放電によるCM
OS集積回路の内部回路の損傷を回避している。 B.N 型領域/P型基板のCMOS構造中に制作した場合
のデバイス構造: 1.PTLSCR1 デバイス 図1に示す通り、PTLSCR1 デバイスは入力パッド
205 とVDD 電源回線の間に接続されており、その陽極51
0 は入力パッド205 に接続され、陰極520 はVDD に接続
されている。このPTLSCR1 デバイスは2個のバイ
ポーラ接合トランジスタ(BJT)Q1aとQ1bでラ
テラルのSCRを構成しており、PMOSデバイスPa
を使用してこのラテラルのSCRのトリガー電圧を低下
させる。
あり、そのエミッタ552 は入力パッド205 の端子420 に
接続され、ベース554 は抵抗Rw1aに接続されてい
る。抵抗Rw1aのもう一方の端は入力パッド205 の端
子420 に接続されている。そしてコレクタ556 は抵抗R
sub1を経由して接地されている。Q1bはPNPバ
イポーラトランジスタであり、そのエミッタ558 は抵抗
Rw1bを経由してVDD に接続されている。ベース560
はQ1aのコレクタ556 に接続され、コレクタ562 はQ
1aのベース554 に接続されている。
Sデバイスであり、そのドレイン564 はQ1bのベース
560 に接続され、ソース566 はQ1aのエミッタ552 に
接続され、ゲート電極568 はVDD 接続されている。そし
てバルク(bulk)570 はQ1aのベース554 に接続されて
いる。 2.PTLSCR1 のデバイス構造 図2に示したのはPTLSCR1 とPTLSCR2 デバ
イスのデバイス構造の断面図600 である。この構造はN
型ウエル/P型基盤のCMOS構造中で実現されてい
る。本節では図1中の回路図及び図2のデバイス断面図
に於けるPTLSCR1 デバイスについて記述する。
(Q1aとQ1bで構成)に短チャネル薄酸化膜PMO
SデバイスPaを組込んで構成されている。Q1aは寄
生垂直P−N−Pバイポーラ接合トランジスタである。
Q1aはP型のキャリア濃度の高い領域552 をそのエミ
ッタ552 としており、N型ウエル554 をベース554 と
し、P型基板556 をコレクタ556 としている。
ラ接合トランジスタである。Q1bはN型のキャリア濃
度の高い領域610 がN型ウエル558 中でエミッタ558 を
構成しており、P型基板556 をベース560 としている。
またN型ウエル554 をコレクタ562 としている。薄酸化
膜PMOSデバイスPaはP型のキャリア濃度の高い領
域552 がN型領域554 中でそのソース566 となってい
る。またP型のキャリア濃度の高い領域564 がN型ウエ
ル554 とP型基板556 の接合面を横に跨ぎ、そのドレイ
ン564 となっている。N型ウエル554 はそのバルク570
となっている。Paのゲート電極568 はVDD に接続され
ている。従ってこのPMOSデバイスPaはCMOS集積
回路が正常に作動している場合には、オフ状態を維持し
ている。
に元のラテラルSCRのトリガー電圧(約30〜50V )で
はなく、PMOSデバイスPaの導通電圧に変化してい
る。この電圧はVDD+(絶対値)Vthpである。この内Vthp
はPMOSデバイスPaの臨界電圧である。従ってPD
モードの静電放電の際、そのPDモードの静電放電電圧
がVDD+(絶対値)Vthpを超過すれば、PTLSCR1 内
のラテラルSCRはPMOSデバイスPaによってトリ
ガーされるのである。PTLSCR1 デバイスが導通す
る場合、その保持電圧は元のラテラルSCRの保持電圧
と同じであり(約1V)、その導通抵抗は非常に低いため
(約2〜5オーム)、非常に効果的に静電放電電流をバ
イパスに流すことができるのである。
中に寄生する寄生抵抗であり、Rsub1はP型基板55
6 の寄生抵抗である。これらの抵抗についても図1及び
図2中に記載している。 3.PTLSCR2 デバイス 図1に示す通り、PTLSCR2 デバイスはVDD と入力
パッド205 間に接続されており、その陽極515 はVDD に
接続され、陰極525 は入力パッド205 に接続されてい
る。このPTLSCR2 デバイスは2個のバイポーラ接
合トランジスタQ2aとQ2b及び短チャネル薄酸化膜
PMOSデバイスPbで構成されている。Q2aとQ2
bはラテラルSCRを構成しており、PMOSデバイス
Pbを使用してこのラテラルSCRのトリガー電圧を低
下させるのである。
タであり、そのエミッタ572 はVDDに接続され、ベース5
74 は抵抗Rw2aに接続されている。この抵抗Rw2
aのもう一方の端はVDD に接続されている。コレクタ57
6 は抵抗Rsub2を経由して接地されている。Q2b
はNPNバイポーラ接合トランジスタであり、そのエミ
ッタ578 は抵抗Rw2bを経由して入力パッド205 の端
子420 に接続されている。ベース580 はQ2aのコレク
タ576 に接続され、コレクタ582 はQ2aのベース574
に接続されている。
スであり、そのドレイン584 はQ2bのベース580 に接
続され、ソース586 はQ2aのエミッタ572 に接続さ
れ、ゲート電極588 はVDD に接続され、バルク(bulk)59
0 はQ2aのベース574 に接続されている。 4.PTLSCR2 のデバイス構造 本節では図1及び図2中の回路見取図及びデバイス断面
図に於けるPTLSCR2 デバイスについて記述する。
図2に示す通りPTLSCR2 デバイスはラテラルSC
R(Q2aとQ2bで構成)に短チャネル薄酸化膜PM
OSデバイスPbを組入れて構成されている。このPb
デバイスをラテラルSCRに組入れる目的は、Pbデバ
イスのドレインがスナップバック降伏した場合に、ラテ
ラルSCRをトリガーし、導通させることである。
合トランジスタであり、P型のキャリア濃度の高い領域
572 をそのエミッタ572 としており、N型ウエル574 を
ベース574 とし、P型基板556 をコレクタ576 としてい
る。Q2bは寄生ラテラルN−P−Nバイポーラ接合ト
ランジスタであり、N型のキャリア濃度の高い領域615
がN型ウエル578 中でエミッタ578 を構成しており、P
型基板556 をベース580 としている。またN型領域574
をコレクタ582 としている。
度の高い領域572 がN型ウエル574中でそのソース586
となっている。またP型のキャリア濃度の高い領域584
がN型ウエル574 とP型基板556 の接合面を横に跨ぎ、
そのドレイン584 となっている。N型ウエル574 はその
バルク590 となっている。Pbデバイスのゲート電極58
8 はVDD に接続されている。従ってこのPbデバイスは
CMOS集積回路が正常に作動している場合には、オフ
状態を維持している。
に元のラテラルSCRのトリガー電圧(約-30 〜-50V)
ではなく、PMOSデバイスPbのスナップバック降伏
電圧に変化している。この電圧は0.8 サブミクロンCM
OS技術中ではおよそ-13 〜-15Vである。従ってNDモ
ードの静電放電が発生した際、PTLSCR2 内のラテ
ラルSCRはその電圧が-13 〜-15Vであれば、導通さ
れ、静電放電電流をバイパスに流し、内部回路を保護す
るのである。PTLSCR2 デバイスの導通後、その保
持電圧は元のラテラルSCRの保持電圧と同じであり
(約1V)、その導通抵抗は非常に低いため(約2〜5オ
ーム)、効果的に静電放電電流をバイパスに流すことが
できる。
8 中に寄生する寄生抵抗であり、Rsub2はP型基板
556 の寄生抵抗である。これらの抵抗についても図1及
び図2中に記載している。図2中では、2個の分離され
たN型ウエル554 と578 が同時に入力パッド205に接続
されている。この内N型ウエル554 はPTLSCR1 デ
バイス中で使用され、もう一方のN型領域578 はPTL
SCR2 デバイス中で使用される。この2個のN型ウエ
ルを一つに統合し占有面積の節減を図ることは可能であ
り、その場合のデバイス構造は図3に示す通りである。
図3に示したデバイス断面図700 はPTLSCR1 とP
TLSCR2 を一つに統合し、より一歩その占有面積の
節減を図ったものである。 5.NTLSCR1 デバイス 図1に示す通り、NTLSCR1 デバイスは入力パッド
205 とVSS の間に接続されており、その陽極530 は入力
パッド205 に接続され、陰極はVSS に接続されている。
このNTLSCR1 デバイスは2個のバイポーラ接合ト
ランジスタQ3aとQ3b及び短チャネル薄酸化膜NM
OSデバイスNaで構成されている。Q3aとQ3bは
ラテラルSCRを構成しており、NMOSデバイスNa
を使用してこのラテラルSCRのトリガー電圧を低下さ
せる。
ラ接合トランジスタであり、そのエミッタ722 は入力パ
ッド205 の端子420 に接続され、ベース724 は抵抗Rw
3aに接続されている。この抵抗のもう一方の端は入力
パッド205 の端子420 に接続されている。コレクタ726
は抵抗Rsub3を経由してVSS に接続されている。Q
3bはNPNバイポーラ接合トランジスタであり、その
エミッタ728 は抵抗Rw3bを経由してVSS に接続され
ている。ベース730 はQ3aのコレクタ726に接続さ
れ、コレクタ732 はQ3aのベース724 に接続されてい
る。
スであり、そのドレイン734 はQ3aのベース724 に接
続され、ソース736 はQ3bのエミッタ728 に接続さ
れ、ゲート電極738 はVSS に接続され、バルク740 はQ
3bのベース730 に接続されている。 6.NTLSCR1 のデバイス構造 図4に示したのは半導体構造の断面図800 であり、NT
LSCR1 とNTLSCR2 デバイスの断面図である。
この構造はN型ウエル/P型基盤のCMOS構造の製造
工程中で実現される。本節では次にNTLSCR1 デバ
イスについて記述する。
ラテラルSCR(Q3aとQ3bで構成)に短チャネル
薄酸化膜NMOSデバイスNaを組入れて構成されてい
る。このNaデバイスをラテラルSCRに組入れる目的
は、Naデバイスがスナップバック降伏した場合に、こ
のラテラルSCRをトリガーし、静電放電電流をバイパ
スに流すことである。
合トランジスタである。Q3aはP型のキャリア濃度の
高い領域722 をそのエミッタ722 としており、N型ウエ
ル724 をベース724 とし、P型基板726 をコレクタ726
としている。Q3bは寄生ラテラルN−P−Nバイポー
ラ接合トランジスタである。Q3bはN型のキャリア濃
度の高い領域736 がN型ウエル728 中でエミッタ728 と
なっており、P型基板726 をベース730 としている。ま
たN型ウエル724 をコレクタ732 としている。
ャリア濃度の高い領域736 がN型ウエル728 中でそのソ
ース736 となっている。またN型のキャリア濃度の高い
領域734 がN型ウエル724 とP型基板726 の接合面を横
に跨ぎ、そのドレイン734 となっている。P型基板726
がバルク740 となっている。このNaデバイスは2個の
隣合うN型ウエル724 と728 の間にあり、Naデバイス
のゲート電極738 はVSS に接続されている。従ってこの
NaデバイスはCMOS集積回路が正常に作動している
場合にはオフとされている。
に元のラテラルSCRのトリガー電圧(約30〜50V )で
はなく、Naデバイスのドレインのスナップバック降伏
電圧(約13〜15V )と等価である。従ってPSモードの
静電放電が発生した場合、NTLSCR1 は比較的低い
電圧で導通し、静電放電電流をバイパスに流し、CMO
S集積回路の内部回路を保護する。
持電圧は元のラテラルSCRの保持電圧と同じであり
(約1V)、NTLSCR1 の導通抵抗は元のラテラルS
CRと同様に低いため(約2〜5オーム)、NTLSC
R1 デバイスは効果的かつ早急に静電放電電流をバイパ
スに流すことができるのである。Rw3aとRw3bは
N型ウエル724 と728 中に寄生する寄生抵抗であり、R
sub3はP型基板726 に寄生する寄生抵抗である。こ
れらの寄生抵抗についてもNTLSCR1 デバイスを表
示した図1及び図4中に示されている。 7.NTLSCR2 デバイス 図1に示す通り、NTLSCR2 デバイスは入力パッド
205 とVSS の間に接続されており、その陽極535 はVSS
に接続され、陰極は入力パッド205 に接続されている。
このNTLSCR2 デバイスは2個のバイポーラ接合ト
ランジスタQ4aとQ4b及び短チャネル薄酸化膜NM
OSデバイスNbで構成されている。Q4aとQ4bはラ
テラルSCRを構成しており、NMOSデバイスNBを使
用してこのラテラルSCRのトリガー電圧を低下させ
る。
タであり、そのエミッタ752 はVSSに接続され、ベース7
54 は抵抗Rw4aに接続されている。この抵抗のもう
一方の端はVSS に接続されている。コレクタ756 は抵抗
Rsub4を経由してVSS に接続されている。Q4bは
NPNバイポーラ接合トランジスタであり、そのエミッ
タ758 は抵抗Rw4bを経由して入力パッド205 の端子
420 に接続されている。ベース760 はQ4aのコレクタ
756 に接続され、コレクタ762 はQ4aのベース754 に
接続されている。
スであり、そのドレイン764 はQ4aのベース754 に接
続され、ソース766 はQ4bのエミッタ758 に接続さ
れ、ゲート電極768 はVSS に接続され、Naデバイスの
バルク770 はQ4bのベース760 に接続されている。 8.NTLSCR2 のデバイス構造 本節ではNTLSCR2 デバイスについて記述する。図
1の回路見取図及び図4の断面図を参照のこと。
はラテラルSCR(Q4aとQ4bで構成)に短チャネ
ル薄酸化膜NMOSデバイスNbを組入れて構成されて
いる。このNbデバイスをラテラルSCRに組入れる目
的は、ラテラルSCRの導通電圧を低下させることであ
る。図4に示す通り、Q4aは寄生垂直P−N−Pバイ
ポーラ接合トランジスタである。Q4aはP型のキャリ
ア濃度の高い領域752 をN型ウエル754 内でそのエミッ
タ752 としており、N型ウエル754 をベース754 とし、
P型基板726 をコレクタ756 としている。
ラ接合トランジスタである。Q4bはN型のキャリア濃
度の高い領域766 をN型ウエル758 内でそのエミッタ75
8 としており、P型基板726 をベース760 としている。
またN型ウエル754 をコレクタ762 としている。薄酸化
膜NMOSデバイスNbはN型のキャリア濃度の高い領
域766 をそのソース766 としており、またN型のキャリ
ア濃度の高い領域764 がN型ウエル754とP型基板726
の接合面を横に跨ぎ、そのドレインとなっている。また
P型基板726 がバルク770 となっている。このNbデバ
イスは2個の隣合うN型ウエル754 と758 の間にあり、
Nbデバイスのゲート電極768 はVSS に接続されてい
る。従ってこのNbデバイスはCMOS集積回路が正常
に作動している場合にはオフとなっている。
に元のラテラルSCRのトリガー電圧(約30〜50V )で
はなく、Nbデバイスの正常な導通電圧である。この正
常な導通電圧はVSS-Vthnである。このVthnは薄酸化膜N
MOSデバイスNbの臨界電圧である。従ってNTLS
CR2 デバイスはNbデバイスが導通するとトリガーさ
れ、導通状態に入り、静電放電電流をバイパスに流すの
である。
持電圧は元のラテラルSCRの保持電圧と同じであり
(約1V)、NTLSCR2 の導通抵抗は元のラテラルS
CRと同様に低いため(約2 〜5 オーム)、NTLSC
R2 デバイスは効果的かつ早急に静電放電電流をバイパ
スに流すことができる。Rw4aとRw4bはN型ウエ
ル754 と758 中に寄生する寄生抵抗であり、Rsub4
はP型基板726 に寄生する寄生抵抗である。これらの寄
生抵抗についてもNTLSCR2 デバイスを表示した図
1及び図4中に示されている。
724 と758 が同時に入力パッド205に接続されている。
この内N型ウエル724 はNTLSCR1 デバイス中で使
用され、もう一方のN型ウエル758 はPTLSCR2 デ
バイス中で使用される。この2 個のN型ウエルは一つに
統合し占有面積の節減を図ることは可能であり、その場
合のデバイス構造は図5に示す通りである。図5に示し
たデバイス断面図900はNTLSCR1 とNTLSCR2
を一つに統合し、より一歩その占有面積の節減を図っ
たものである。
デバイス)の導通電圧は短チャネル薄酸化膜PMOS(
NMOS) デバイスPb(Na)のスナップバック降伏
電圧と等価である。そしてPMOS( NMOS) デバイ
スのスナップバック降伏電圧は0.8 サブミクロンCMO
S技術中では約-13 〜-15V(+13〜+15V) である。従って
PTLSCR2 とNTLSCR1 デバイスの導通電圧は
低下させることができ、元のラテラルSCRの30〜50V
の高さのトリガー電圧ではない。
R2 デバイス)の導通電圧は共に短チャネル薄酸化膜P
MOS( NMOS) デバイスPa(Na)の正常導通電
圧と等価である。このPMOS( NMOS) デバイスP
a(Na)の正常導通電圧は0.8 サブミクロンCMOS
技術中ではVDD+(絶対値)Vthp( VSS-Vthn)Vである。こ
の内Vthp(Vthn)はPa(Nn)の臨界電圧である。従っ
てPTLSCR1 とNTLSCR2 デバイスの導通電圧
は大幅に低下させることができ、元のラテラルSCRの
高いトリガー電圧(約30〜50V )ではない。
及びNMOSデバイスNaのスナップバック降伏電圧は
CMOS構造の製造技術に伴い変化する。一般的に言っ
て、このスナップバック降伏電圧はCMOSデバイスの
ゲート酸化膜の降伏電圧より低くなっている。従って本
発明では四個の低電圧トリガーSCRを静電放電防護回
路として利用し、効果的にCMOS集積回路の入力装置
及びその内部回路を保護できるのであり、異常な静電放
電による損傷からも免れているのである。本発明では効
果的に入力装置を保護することができるため、旧来の静
電放電回路によく見られる第二段階の防護デバイスは必
要とはしないのである。 9.レイアウトの実施例:図6と図7は、本発明を0.6 ミ
クロン双領域/P型基板CMOS技術中に利用したレイ
アウトの実施例である。図6のレイアウト910 と図7の
レイアウト920中ではそれぞれ内部防護ループ930 と外
部防護ループ935 を示している。これら内外の防護ルー
プはやはりVDD からVSS へのラッチアップ現象の発生を
防止するものである。
SCR2 デバイスの平面図である。この内A−A´横断
線は図3の断面図に対応している。図7に示したのはN
TLSCR1 とNTLSCR2 デバイスの平面図であ
る。この内B−B´横断線は図5の断面図に対応してい
る。本発明のレイアウト方式は図6と図7の実施例に限
られるものではなく、その他のレイアウト方式によって
も本発明は実現可能である。 C.P型ウエル/N型基板のCMOS構造中に制作した場
合のデバイス構造:本発明はP型ウエル/N型基板のC
MOS構造の製造工程技術中で実現することも可能であ
る。その等価回路の見取図は図8に示す通りである。図
8はPTLSCR1 ´、PTLSCR2 ´、NTLSC
R1 ´及びNTLSCR2 ´デバイスを含む本発明につ
いて示している。その作動原理及びデバイス構成は図1
の記載と類似しており、製造工程技術をN型ウエル/P
型基板からP型ウエル/N型基板のCMOS技術に変更
しただけである。その作動原理は類似しているため、こ
こでは再度重複して詳細に記述することはしない。
イスの断面図は図9中に示している。その稼働原理は図
2中のPTLSCR1 とPTLSCR2 デバイスと類似
しているため、ここでは再度重複して詳細に記述しな
い。図9中のPTLSCR1 ´、PTLSCR2 ´デバ
イスを更に統合することにより占有面積の節減は可能で
ある。統合後の断面図は図10中に示す通りである。
イスの断面図は図11に示される。その稼働原理は図4
中のNTLSCR1 とNTLSCR2 デバイスと類似し
ているため、ここでは再度重複して説明しない。図11
中のNTLSCR1 ´、NTLSCR2 ´デバイスを更
に統合することにより占有面積の節減は可能である。統
合後の断面図は図12中に示す通りである。
用してPDモードの静電放電を防護しており、PTLS
CR2 ´デバイスを使用してNDモードの静電放電を防
護、NTLSCR1 ´デバイスを使用してPSモードの
静電放電を防護、NTLSCR2 ´デバイスを使用して
NSモードの静電放電を防護している。従ってCMOS
集積回路は本発明の静電放電回路によって全面的に保護
される。 D.回路の稼働原理:本節で記述する内容をやはり図1に
示した回路に基づき説明する。図1は本発明をN型ウエ
ル/P型基板CMOS構造の技術中に実現した回路の見
取図である。図8の回路稼働原理も図1と類似している
ため、ここで再度重複して説明しない。図8も本発明を
P型ウエル/N型基板CMOS構造の技術中に実現した
回路の見取図である。 1.CMOS集積回路が正常に作動している場合 CMOS集積回路が正常に作動している場合、VDD はバ
イアス電圧5Vであり、VSS はバイアス電圧0Vである。図
1中のPMOSデバイスPaとPbのゲート電極568 と
588 はVDD に接続しており、この2個のデバイスはオフ
となっている。PaとPbデバイスがオフとなっている
ため、正常な作動状態では、PTLSCR1 とPTLS
CR2 デバイスもオフ状態にある。またNaとNbデバ
イスのゲート電極738 と768 はVSS に接続されており、
この2個のデバイスはオフとなっているため、正常な作
動状態では、NTLSCR1 とNTLSCR2 デバイス
もオフ状態にある。従って本発明による四個の低電圧ト
リガーSCRを静電放電防護回路内に利用した四個の低
電圧トリガーSCRデバイスは、CMOS集積回路が正
常に作動している場合、オフ状態にあり、正常な回路信
号の操作には影響を及ぼさない。
い値に対する電圧しきい値固定作用も含まれている。図
1図中でQ2bとQ4bのベースからエミッタへの接合
面は1個のダイオードであるが、このダイオードの陽極
はVSS に接続されており、陰極は入力パッド205 に接続
されている。従って入力信号の低電圧しきい値は約VSS-
0.6Vに固定される。
イスPaは入力信号の高電圧しきい値を固定する。入力
信号の電圧しきい値がVDD+( 絶対値)Vthp を超過する場
合、Paデバイスは導通し、この高電圧を固定する。Vt
hpはPMOSデバイスPaの臨界電圧である。従って一
般の5VのCMOS集積回路中で、本発明の静電放電防護
回路は入力信号の電圧しきい値を約6 〜-0.6V の間に固
定する。 2.静電放電している場合 入力パッド205 で発生する静電放電には四種類のモード
があり、それぞれプラスまたはマイナスの静電電圧がVD
D とVSS に対して放電される。放電モードはPD,ND,PS及
びNSモードに分れている。本発明中では、この四種類
の放電モードはすべて一対一で以下のように防護されて
いる: PDモード<-->PTLSCR1(PTLSCR1 ´) NDモード<-->PTLSCR2(PTLSCR2 ´) PSモード<-->NTLSCR1(NTLSCR1 ´) NSモード<-->NTLSCR2(NTLSCR2 ´) この内PTLSCR1 、PTLSCR2 、NTLSCR
1 及びNTLSCR2は図1に示す通り本発明をN型領
域/P型基板CMOS製造工程技術中に実現したもので
あり、PTLSCR1 ´、PTLSCR2 ´、NTLS
CR1 ´及びNTLSCR2 ´は図8に示す通り本発明
をP型領域/N型基板CMOS製造工程技術中に実現し
たものである。
理について説明する。図8の回路作動原理は図1に示し
たものと類似しているため、ここでは重複して説明はし
ない。 2.a.PSモード:NTLSCR1 が防護 図1に示す通り、PSモードの静電放電が発生する場合
には、プラスの静電電圧がNTLSCR1 の陽極530 に
加わり、その後プラスに導通したP型のキャリア濃度の
高い領域722 とN 型ウエル724 の接合面を経由して、N
MOSデバイスNaのドレイン734 に伝達される。この
Naデバイスはまず最初にプラスの静電電圧がそのドレ
イン734 にかかるため、スナップバック降伏が発生す
る。そしてこのNaデバイスのスナップバック降伏が初
歩的に入力パッド205 上のプラス電圧のしきい値を13〜
15V 前後に固定する。
ック降伏が発生後、静電放電電流はNaデバイスにより
N型ウエル724(Q3のベース724)からNaデバイスのドレ
イン734 を経由してP型基板726(Q3bのベース730)に
流れる。そしてこの静電電流は隣合うN型ウエル728 内
のN型のキャリア濃度の高い領域736 に流れ込み、再度
VSS ピンを経由して集積回路の外に流れ出す。
型基板726 に流れ、NTLSCR1デバイス内のラテラ
ルSCRの正のフィードバック・ラッチアップ現象を引
起こすため、NTLSCR1 デバイスを導通状態にさせ
る。NTLSCR1 デバイスが一旦導通すると、入力パ
ッド205 からVSS に抵抗が極めて小さな導通経路が開か
れ、静電放電電流はこの経路を経由して早急にバイパス
に流れ去る。その上入力パッド205 上の電圧はNTLS
CR1 デバイスの保持電圧によって約1V前後に固定され
ているため、入力パッド205 に接続されている入力装置
210 は効果的かつ早急に保護される。
伝達特性を持っているため、NTLSCR1 デバイスは
比較的小さな占有面積で相対的に大きな静電放電電流を
受容できる。 2.b.NSモード:NTLSCR2 が防護 NSモードの静電放電が発生する場合には、マイナスの
静電電圧がNTLSCR2 デバイスの陰極545 に加わ
り、その後再びNMOSデバイスNbのソース766 に伝
達される。この場合、Nbデバイスのドレイン764 とゲ
ート電極768 は相対接地しているVSS に接続している。
従ってNbデバイスはVgs 電圧がそのVthn臨界電圧を上
回るため、まずプラスに導通する。そしてこの導通した
Nbデバイスは初歩的に入力パッド205 上のマイナスの
静電電圧を固定する。
型ウエル754 からP型基板726 に流し、NTLSCR2
デバイス内のラテラルSCRの正のフィードバック・ラ
ッチアップ現象を引起こす。そしてNTLSCR2 デバ
イスは導通し、併せてVSS から入力パッド205 間に抵抗
が極めて小さな導通経路が開かれ、静電放電電流をバイ
パスに流す。従って静電放電電流は主に、NTLSCR
2 デバイスを経由してVSS までバイパスを流れ、入力パ
ッド205 上のマイナス電圧はNTLSCR2 デバイスに
よってその保持電圧のしきい値、約-1V 前後に固定され
る。 2.c.PDモード:PTLSCR1 が防護 PDモードの静電放電が発生する場合には、まずプラス
の静電電圧がPTLSCR1 デバイスの陽極510 に加わ
る。この時VDD ピンは相対接地しており、VSSピンは浮
いている。このプラスの静電電圧はPMOSデバイスP
aのソース566とバルク570 にも伝達される。Paデバ
イスのドレイン564 とゲート電極568 はこの時相対接地
している。従ってPaデバイスはVgs 電圧がそのVthn臨
界電圧(Vthnはマイナス電圧)を下回るため、まずプラ
スに導通する。そしてこの導通したPaデバイスが初歩
的に入力パッド205 上のプラスの静電電圧を固定する。
1 内のSCRをトリガーして導通させ、静電放電電圧を
バイパスに流す。PTLSCR1 デバイスの導通後、入
力パッド205 からVDD に抵抗が極めて小さな導通経路が
開かれ、大部分の静電放電電流はこの経路を通じてVDD
まで流れ、集積回路の外に流れ去ってゆく。入力パッド
205 上のプラスの静電放電電圧はPTLSCR1 デバイ
スによってその保持電圧が約1V前後に固定されるため、
この入力パッド205 に接続されている入力装置210 は効
果的かつ早急に保護される。 2.d.NDモード:PTLSCR2 が防護 NDモードの静電放電が発生する場合には、まずマイナ
スの静電電圧がPTLSCR2 デバイスの陰極525 に加
わる。この時VDD は相対接地しており、VSS は浮いてい
る。このマイナスの静電電圧はプラスに導通したN 型ウ
エル578 とP型基板556 の接合面を経由してPMOSデ
バイスPbのドレイン584 に伝達される。
はまずマイナスの静電電圧が原因し、そのドレインでス
ナップバック降伏が発生する。このスナップバック降伏
したPbデバイスは入力パッド205 上のマイナスの静電
放電電圧をそのスナップバック降伏電圧のしきい値前後
に固定する。スナップバック降伏電圧は約-13 〜-15Vで
ある。
したPbデバイスを経由してN型ウエル574 からP型基
板556 に流れ、PTLSCR2 デバイス内のラテラルS
CRをトリガーして導通させる。PTLSCR2 デバイ
スが導通した後、VDD から入力パッド205 に抵抗が極め
て小さな導通経路が開かれ、大部分の静電放電電流はこ
の経路を通じてVDD ピンまでバイパスを流れ、集積回路
の外に流れ去ってゆく。入力パッド205 上のマイナスの
静電放電電圧はPTLSCR2 デバイスによってその保
持電圧、約-1V 前後に固定されるため、この入力パッド
205 に接続されている入力装置210 は効果的かつ早急に
保護される。まとめて言えば、本発明は四個の低電圧ト
リガーSCRを利用して静電放電防護回路を形成し、入
力ピンでの静電放電の四種類のモードを、すべて一対一
で対応する形でこの四個の低電圧トリガーSCRで防護
する。SCRは電気エネルギーの電導特性が優れている
ため、本発明では比較的小さな占有面積で(旧来の静電
放電防護回路と比較)全方位的かつ耐圧能力の高い静電
放電防護回路を提供できるのである。
クロンの占有面積で5000V 前後に達する人体放電モード
の静電放電防護能力を提供することが可能である。この
占有面積内にはVDD からVSS へのラッチアップ現象を防
止するための内外の防護ループもその中に含んでいる。
また本発明では静電放電防護措置を提供するばかりでは
なく、CMOS集積回路が正常に作動している場合の入
力信号電圧のしきい値固定作用も提供している。この固
定作用は外部からの低すぎるかまたは高すぎる電圧の集
積回路に対する干渉をフィルタにかけることができるた
め、その雑音信号に対する免疫力は比較的優れている。
入れた短チャネル薄酸化膜PMOSデバイスまたはNM
OSデバイスによりトリガーされ導通するのであり、容
量結合作用によりトリガーされ導通するのではない。本
発明はデバイスの直流特性を利用し、静電放電防護回路
を導通させるのであり、一時的な容量結合効果を利用す
るのではないのである。従って本発明に基づくと各種の
異なったサブミクロン製造工程技術中で、非常に簡単か
つ正確に設計及び制御することができるのである。
回路はVDD からVSS へのラッチアップ現象の発生からも
免れている。本発明は比較的小さな占有面積で相対的に
高い静電放電防護能力を提供できるため、本発明は各種
の最先端のサブミクロンCMOS集積回路の高密度及び
高速度方面への応用にも非常に適している。また本発明
はどのようなCMOSまたはバイポーラCMOS製造工
程技術中でも実現可能である。これにはN型ウエル/P
型基板、P型ウエル/N型基板または双領域の製造工程
が含まれている。
に適用したNTLSCR1 、NTLSCR2 、PTLS
CR1 及びPTLSCR2 デバイスを含む回路図であ
る。
イスをN型ウエル/P型基板のCMOS構造中に制作し
た断面図である。
イスを一つに統合した断面図である。
メントをN型ウエル/P型基板のCMOS構造中に制作
した断面図である。
イスを一つに統合した断面図である。
イスのレイアウトの平面図で、A−A´の横断線は図3
に示した断面に対応する図である。
イスのレイアウトの平面図で、内B−B´の横断線は図
5に示した断面に対応する図である。
に適用した回路図で、PTLSCR1 、PTLSCR2
、NTLSCR1 及びNTLSCR2 デバイスが含ま
れている図である。
イスをP型ウエル/N型基板のCMOS構造中に設けた
断面図である。
バイスを一つに統合した断面図である。
バイスをP型ウエル/N型基板のCMOS構造中に設け
た断面図である。
デバイスを一つに統合した断面図である。
された図12に示されたPTLSCR1 、PTLSCR
2デバイスの断面図である。
CR2を統合した構造を示す図である。
された図12に示されたNTLSCR1 及びNTLSC
R2デバイスの断面図である。
CR2を統合した構造を示す図である。
TLSCR2 PTLSCR1 、PTLSCR2 、NT
LSCR1 、NTLSCR2 シリコン制御整流器 355, 420 端子 510,1210 陽極 520,1220 陰極 Q1a、Q1b、Q2a、Q2b、Q3a、Q3b、Q
4a、Q4b、Q1a’、Q1b’、Q2a’、Q2
b' 、Q3a' 、Q3b' 、Q4a' 、Q4b'トラン
ジスタ Pa, Pb PMOSデバイス Na, Nb NMOSデバイス
Claims (6)
- 【請求項1】第一の電源に接続された陰極とパッドに接
続された陽極と第一の薄層酸化物PMOSデバイスとを
有し、第一の薄酸化膜PMOSデバイスのオン電圧で該
第一のPMOSデバイスがトリガーする第一のラテラル
シリコン制御整流器と、 第一の電源に接続された陽極とパッドに接続された陰極
と第二の薄層酸化物PMOSデバイスとを有し、第二の
薄酸化膜PMOSデバイスのスナップバック降伏電圧で
該第二のPMOSデバイスがトリガーする第二のラテラ
ルシリコン制御整流器と、 第二の電源に接続された陰極とパッドに接続された陽極
と第一の薄層酸化物NMOSデバイスとを有し、第一の
薄酸化膜NMOSデバイスのスナップバック降伏電圧で
該第一のNMOSデバイスがトリガーする第三のラテラ
ルシリコン制御整流器と、 第二の電源に接続された陽極とパッドに接続された陰極
と第二の薄層酸化物NMOSデバイスとを有し、第二の
薄酸化膜NMOSデバイスのオン電圧で第二の該NMO
Sデバイスがトリガーする第四のラテラルシリコン制御
整流器とからなる CMOS静電放電防護回路。 - 【請求項2】 N型ウエル/P型基板構造である請求項
1記載のCMOS静電放電防護回路。 - 【請求項3】 P型ウエル/N型基板構造である請求項
1記載のCMOS静電放電防護回路。 - 【請求項4】 該第一のラテラルシリコン制御整流器の
該陰極はP型基板内のN型ウエルに形成されたN + 領域
からなる請求項1記載のCMOS静電放電防護回路。 - 【請求項5】 該第一のラテラルシリコン制御整流器は
更に該第一のラテラルシリコン制御整流器の該アノード
であるエミッタを有し、該第一の薄酸化膜PMOSデバ
イスに接続された第一のバイポーラ型トランジスタと、
該第一の薄酸化膜PMOSデバイスのドレインに接続さ
れたベースを有する第二のバイポーラ型トランジスタと
からなり、該第一のバイポーラトランジスタのベースは
該第二 のバイポーラトランジスタのコレクタに接続され
る請求項1記載のCMOS静電放電防護回路。 - 【請求項6】 VDDとパッドとの間に接続された第一
の低電圧トリガーシリコン制御整流デバイスと、VDD
とパッドとの間に接続された第二の低電圧トリガーシリ
コン制御整流デバイスと、パッドとVSSとの間に接続
された第三の低電圧トリガーシリコン制御整流デバイス
と、パッドとVSSとの間に接続された第四の低電圧ト
リガーシリコン制御整流デバイスとからなり、 第一の低電圧トリガーシリコン制御整流デバイスはVD
Dと接続された陰極とパッドと接続された陽極とを有す
る第一のラテラルシリコン制御整流と、第一の薄酸化膜
PMOSデバイスのオン電圧で第一のラテラルシリコン
制御整流をトリガーするよう配置される第一の薄酸化膜
PMOSデバイスとからなり、 第二の低電圧トリガーシリコン制御整流デバイスはVD
Dと接続された陽極とパッドと接続された陰極とを有す
る第二のラテラルシリコン制御整流器と、第二の薄酸化
膜PMOSデバイスのオン電圧で第二のラテラルシリコ
ン制御整流器をトリガーするよう配置される第二の薄酸
化膜PMOSデバイスとからなり、 第三の低電圧トリガーシリコン制御整流デバイスはVS
Sと接続された陰極とパッドと接続された陽極とを有す
る第三のラテラルシリコン制御整流器と、第三の薄酸化
膜NMOSデバイスのスナップバック降伏電圧で第三の
ラテラルシリコン制御整流器をトリガーするよう配置さ
れる第三の薄酸化膜NMOSデバイスとからなり、 第四の低電圧トリガーシリコン制御整流デバイスはVS
Sと接続された陽極とパッドと接続された陰極とを有す
る第四のラテラルシリコン制御整流器と、第四の薄酸化
膜NMOSデバイスのスナップバック降伏電圧で第四の
ラテラルシリコン制御整流器をトリガーするよう配置さ
れる第四の薄酸化膜NMOSデバイスとからなる CMO
S静電放電防護回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US419650 | 1995-04-06 | ||
US08/419,650 US5572394A (en) | 1995-04-06 | 1995-04-06 | CMOS on-chip four-LVTSCR ESD protection scheme |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08288403A JPH08288403A (ja) | 1996-11-01 |
JP2815561B2 true JP2815561B2 (ja) | 1998-10-27 |
Family
ID=23663143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7291548A Expired - Fee Related JP2815561B2 (ja) | 1995-04-06 | 1995-11-09 | 低電圧トリガーシリコン制御整流器を使用したcmos静電放電保護回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5572394A (ja) |
JP (1) | JP2815561B2 (ja) |
CN (1) | CN1053066C (ja) |
DE (1) | DE19518549C2 (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2850801B2 (ja) * | 1995-07-28 | 1999-01-27 | 日本電気株式会社 | 半導体素子 |
US6108181A (en) * | 1996-04-23 | 2000-08-22 | Motorola Inc. | Electrostatic discharge (ESD) circuit |
US5814865A (en) * | 1996-10-31 | 1998-09-29 | Texas Instruments Incorporated | Bimodal ESD protection for DRAM power supplies and SCRs for DRAMs and logic circuits |
WO1999017369A1 (de) * | 1997-09-30 | 1999-04-08 | Infineon Technologies Ag | Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung |
JP3237110B2 (ja) | 1998-03-24 | 2001-12-10 | 日本電気株式会社 | 半導体装置 |
US5959820A (en) * | 1998-04-23 | 1999-09-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cascode LVTSCR and ESD protection circuit |
US6365924B1 (en) | 1998-06-19 | 2002-04-02 | National Semiconductor Corporation | Dual direction over-voltage and over-current IC protection device and its cell structure |
US7327541B1 (en) | 1998-06-19 | 2008-02-05 | National Semiconductor Corporation | Operation of dual-directional electrostatic discharge protection device |
JP2002524878A (ja) * | 1998-09-03 | 2002-08-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Esd保護のための低いトリガ電圧及び低い保持電圧のscr装置 |
US6063672A (en) * | 1999-02-05 | 2000-05-16 | Lsi Logic Corporation | NMOS electrostatic discharge protection device and method for CMOS integrated circuit |
US6268992B1 (en) | 1999-04-15 | 2001-07-31 | Taiwan Semiconductor Manufacturing Company | Displacement current trigger SCR |
US6628493B1 (en) * | 1999-04-15 | 2003-09-30 | Texas Instruments Incorporated | System and method for electrostatic discharge protection using lateral PNP or PMOS or both for substrate biasing |
US6188088B1 (en) * | 1999-07-08 | 2001-02-13 | Maxim Integrated Products, Inc. | Electrostatic discharge protection for analog switches |
JP3317345B2 (ja) | 1999-07-23 | 2002-08-26 | 日本電気株式会社 | 半導体装置 |
US6512662B1 (en) * | 1999-11-30 | 2003-01-28 | Illinois Institute Of Technology | Single structure all-direction ESD protection for integrated circuits |
TW511268B (en) * | 2000-04-21 | 2002-11-21 | Winbond Electronics Corp | Output buffer with excellent electrostatic discharge protection effect |
US6594132B1 (en) * | 2000-05-17 | 2003-07-15 | Sarnoff Corporation | Stacked silicon controlled rectifiers for ESD protection |
US6358781B1 (en) | 2000-06-30 | 2002-03-19 | Taiwan Semiconductor Manufacturing Company | Uniform current distribution SCR device for high voltage ESD protection |
US6538266B2 (en) * | 2000-08-11 | 2003-03-25 | Samsung Electronics Co., Ltd. | Protection device with a silicon-controlled rectifier |
US6671153B1 (en) | 2000-09-11 | 2003-12-30 | Taiwan Semiconductor Manufacturing Company | Low-leakage diode string for use in the power-rail ESD clamp circuits |
US7067852B1 (en) * | 2000-09-12 | 2006-06-27 | National Semiconductor Corporation | Electrostatic discharge (ESD) protection structure |
US6448123B1 (en) * | 2001-02-20 | 2002-09-10 | Taiwan Semiconductor Manufacturing Company | Low capacitance ESD protection device |
US7943958B1 (en) * | 2001-08-30 | 2011-05-17 | National Semiconductor Corporation | High holding voltage LVTSCR-like structure |
US6414532B1 (en) | 2001-09-27 | 2002-07-02 | Taiwan Semiconductor Manufacturing Company | Gate ground circuit approach for I/O ESD protection |
US6635931B1 (en) | 2002-04-02 | 2003-10-21 | Illinois Institute Of Technology | Bonding pad-oriented all-mode ESD protection structure |
US6784029B1 (en) * | 2002-04-12 | 2004-08-31 | National Semiconductor Corporation | Bi-directional ESD protection structure for BiCMOS technology |
US6838707B2 (en) * | 2002-05-06 | 2005-01-04 | Industrial Technology Research Institute | Bi-directional silicon controlled rectifier for electrostatic discharge protection |
DE10227836B4 (de) * | 2002-06-21 | 2006-02-09 | Mikrowellen-Systeme Mws Gmbh | Verfahren, Verwendung des Verfahrens sowie Verwendung eines Mikrowellenheizgeräts zum Mischen und zur Auslösung von chemischen Reaktionen von Feststoffgemischen oder Suspensionen in einem Mikrowellenfeld |
US7092227B2 (en) * | 2002-08-29 | 2006-08-15 | Industrial Technology Research Institute | Electrostatic discharge protection circuit with active device |
CN100416822C (zh) * | 2002-10-25 | 2008-09-03 | 联发科技股份有限公司 | 静电放电保护电路 |
US7243317B2 (en) * | 2003-05-30 | 2007-07-10 | Illinios Institute Of Technology | Parameter checking method for on-chip ESD protection circuit physical design layout verification |
JP4176564B2 (ja) * | 2003-06-23 | 2008-11-05 | 株式会社東芝 | ウェハ移載装置及びこれを用いた半導体装置の製造方法 |
US6989572B2 (en) | 2003-07-09 | 2006-01-24 | Semiconductor Components Industries, L.L.C. | Symmetrical high frequency SCR structure |
DE102004009981B4 (de) * | 2004-03-01 | 2005-12-29 | Infineon Technologies Ag | ESD-Schutzschaltkreis mit Kollektorstrom-gesteuerter Zündung für eine monolithisch integrierte Schaltung |
US7643258B2 (en) * | 2005-05-31 | 2010-01-05 | Macronix International Co., Ltd. | Methods and apparatus for electrostatic discharge protection in a semiconductor circuit |
CN101587890B (zh) * | 2008-05-23 | 2011-05-04 | 中芯国际集成电路制造(北京)有限公司 | 静电放电保护结构的布图方法 |
US8350329B2 (en) | 2010-10-19 | 2013-01-08 | International Business Machines Corporation | Low trigger voltage electrostatic discharge NFET in triple well CMOS technology |
CN102222669B (zh) * | 2011-04-28 | 2012-10-24 | 浙江大学 | 一种用于静电防护的可控硅 |
CN102544001B (zh) * | 2012-03-15 | 2014-04-09 | 电子科技大学 | 一种为集成电路i/o端口提供全模式esd保护的scr结构 |
US9035352B2 (en) * | 2012-04-30 | 2015-05-19 | Texas Instruments Incorporated | Twin-well lateral silicon controlled rectifier |
US9281682B2 (en) * | 2013-03-12 | 2016-03-08 | Micron Technology, Inc. | Apparatuses and method for over-voltage event protection |
JP2014229624A (ja) * | 2013-05-17 | 2014-12-08 | ソニー株式会社 | 半導体装置および電子機器 |
US9287254B2 (en) * | 2014-01-30 | 2016-03-15 | Stmicroelectronics S.A. | Electronic device and protection circuit |
US20170126002A1 (en) * | 2015-10-28 | 2017-05-04 | Macom Technology Solutions Holdings, Inc. | Esd protection and limiter circuit |
US10411006B2 (en) * | 2016-05-09 | 2019-09-10 | Infineon Technologies Ag | Poly silicon based interface protection |
CN107331662B (zh) * | 2017-07-28 | 2018-10-23 | 深圳市汇春科技股份有限公司 | 一种基于cmos工艺的esd防护电路及结构 |
US20200194459A1 (en) * | 2018-12-18 | 2020-06-18 | Vanguard International Semiconductor Corporation | Semiconductor devices and methods for fabricating the same |
US11322414B2 (en) | 2019-12-19 | 2022-05-03 | Globalfoundries U.S. Inc. | Concurrent manufacture of field effect transistors and bipolar junction transistors with gain tuning |
EP4020551A4 (en) | 2020-05-12 | 2022-12-28 | Changxin Memory Technologies, Inc. | ELECTROSTATIC PROTECTION CIRCUIT |
CN113658945B (zh) * | 2020-05-12 | 2023-10-13 | 长鑫存储技术有限公司 | 静电保护电路 |
CN113140558A (zh) * | 2021-04-28 | 2021-07-20 | 上海华虹宏力半导体制造有限公司 | 一种用于多端口esd保护的器件结构 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4605980A (en) * | 1984-03-02 | 1986-08-12 | Zilog, Inc. | Integrated circuit high voltage protection |
US4745450A (en) * | 1984-03-02 | 1988-05-17 | Zilog, Inc. | Integrated circuit high voltage protection |
US4692781B2 (en) * | 1984-06-06 | 1998-01-20 | Texas Instruments Inc | Semiconductor device with electrostatic discharge protection |
US4734752A (en) * | 1985-09-27 | 1988-03-29 | Advanced Micro Devices, Inc. | Electrostatic discharge protection device for CMOS integrated circuit outputs |
US5012317A (en) * | 1986-04-11 | 1991-04-30 | Texas Instruments Incorporated | Electrostatic discharge protection circuit |
JPS62263670A (ja) * | 1986-05-12 | 1987-11-16 | Hitachi Ltd | 半導体装置 |
JPH065749B2 (ja) * | 1986-05-22 | 1994-01-19 | 日本電気株式会社 | 半導体装置 |
US5077591A (en) * | 1986-09-30 | 1991-12-31 | Texas Instruments Incorporated | Electrostatic discharge protection for semiconductor input devices |
US5166089A (en) * | 1986-09-30 | 1992-11-24 | Texas Instruments Incorporated | Method of making electrostatic discharge protection for semiconductor input devices |
US4807080A (en) * | 1987-06-15 | 1989-02-21 | Zilog, Inc. | Integrated circuit electrostatic discharge input protection |
US5019888A (en) * | 1987-07-23 | 1991-05-28 | Texas Instruments Incorporated | Circuit to improve electrostatic discharge protection |
US4939616A (en) * | 1988-11-01 | 1990-07-03 | Texas Instruments Incorporated | Circuit structure with enhanced electrostatic discharge protection |
US4896243A (en) * | 1988-12-20 | 1990-01-23 | Texas Instruments Incorporated | Efficient ESD input protection scheme |
JPH061802B2 (ja) * | 1989-03-14 | 1994-01-05 | 株式会社東芝 | 半導体装置 |
US5270565A (en) * | 1989-05-12 | 1993-12-14 | Western Digital Corporation | Electro-static discharge protection circuit with bimodal resistance characteristics |
EP0472592B1 (en) * | 1989-05-17 | 1995-09-27 | David Sarnoff Research Center, Inc. | Low trigger voltage scr protection device and structure |
GB8911360D0 (en) * | 1989-05-17 | 1989-07-05 | Sarnoff David Res Center | Electronic charge protection devices |
US5274262A (en) * | 1989-05-17 | 1993-12-28 | David Sarnoff Research Center, Inc. | SCR protection structure and circuit with reduced trigger voltage |
US5272586A (en) * | 1991-01-29 | 1993-12-21 | National Semiconductor Corporation | Technique for improving ESD immunity |
US5140401A (en) * | 1991-03-25 | 1992-08-18 | United Microelectronics Corporation | CMOS ESD protection circuit with parasitic SCR structures |
JPH04311065A (ja) * | 1991-04-09 | 1992-11-02 | Seiko Epson Corp | 静電保護抵抗 |
EP0517391A1 (en) * | 1991-06-05 | 1992-12-09 | STMicroelectronics, Inc. | ESD protection circuit |
US5272371A (en) * | 1991-11-19 | 1993-12-21 | Sgs-Thomson Microelectronics, Inc. | Electrostatic discharge protection structure |
US5182220A (en) * | 1992-04-02 | 1993-01-26 | United Microelectronics Corporation | CMOS on-chip ESD protection circuit and semiconductor structure |
US5400202A (en) * | 1992-06-15 | 1995-03-21 | Hewlett-Packard Company | Electrostatic discharge protection circuit for integrated circuits |
US5336908A (en) * | 1992-08-26 | 1994-08-09 | Micron Semiconductor, Inc. | Input EDS protection circuit |
US5218222A (en) * | 1992-09-16 | 1993-06-08 | Micron Semiconductor, Inc. | Output ESD protection circuit |
US5343053A (en) * | 1993-05-21 | 1994-08-30 | David Sarnoff Research Center Inc. | SCR electrostatic discharge protection for integrated circuits |
-
1995
- 1995-04-06 US US08/419,650 patent/US5572394A/en not_active Expired - Lifetime
- 1995-05-19 DE DE19518549A patent/DE19518549C2/de not_active Expired - Fee Related
- 1995-11-09 JP JP7291548A patent/JP2815561B2/ja not_active Expired - Fee Related
- 1995-11-10 CN CN95118273A patent/CN1053066C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1132936A (zh) | 1996-10-09 |
US5572394A (en) | 1996-11-05 |
JPH08288403A (ja) | 1996-11-01 |
CN1053066C (zh) | 2000-05-31 |
DE19518549A1 (de) | 1996-10-10 |
DE19518549C2 (de) | 1999-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2815561B2 (ja) | 低電圧トリガーシリコン制御整流器を使用したcmos静電放電保護回路 | |
JP3058203U (ja) | ラッチアップのない完全に保護されたcmosオンチップesd保護回路 | |
US7106562B2 (en) | Protection circuit section for semiconductor circuit system | |
US5895940A (en) | Integrated circuit buffer devices having built-in electrostatic discharge protection thyristors | |
US5576557A (en) | Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits | |
US6011681A (en) | Whole-chip ESD protection for CMOS ICs using bi-directional SCRs | |
US5754380A (en) | CMOS output buffer with enhanced high ESD protection capability | |
US8049250B2 (en) | Circuit and method for power clamp triggered dual SCR ESD protection | |
US7825473B2 (en) | Initial-on SCR device for on-chip ESD protection | |
US5905288A (en) | Output ESD protection with high-current-triggered lateral SCR | |
US6081002A (en) | Lateral SCR structure for ESD protection in trench isolated technologies | |
US6426665B2 (en) | Semiconductor device | |
US6964883B2 (en) | Bi-directional silicon controlled rectifier for electrostatic discharge protection | |
US10068893B2 (en) | Diode-based ESD concept for DEMOS protection | |
US6747861B2 (en) | Electrostatic discharge protection for a mixed-voltage device using a stacked-transistor-triggered silicon controlled rectifier | |
US6777721B1 (en) | SCR device for ESD protection | |
US7217980B2 (en) | CMOS silicon-control-rectifier (SCR) structure for electrostatic discharge (ESD) protection | |
US7408754B1 (en) | Fast trigger ESD device for protection of integrated circuits | |
JP2007012864A (ja) | 静電放電保護回路 | |
US6455898B1 (en) | Electrostatic discharge input protection for reducing input resistance | |
US7023676B2 (en) | Low-voltage triggered PNP for ESD protection in mixed voltage I/O interface | |
US5998245A (en) | Method for making seal-ring structure with ESD protection device | |
US7782579B2 (en) | Semiconductor integrated circuit | |
JPH1084098A (ja) | 三重井戸技術を用いた高密度dramのesd保護 | |
US6288884B1 (en) | MOS buffer immun to ESD damage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100814 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100814 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110814 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |