JP2815264B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2815264B2 JP2815264B2 JP16793092A JP16793092A JP2815264B2 JP 2815264 B2 JP2815264 B2 JP 2815264B2 JP 16793092 A JP16793092 A JP 16793092A JP 16793092 A JP16793092 A JP 16793092A JP 2815264 B2 JP2815264 B2 JP 2815264B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- liquid crystal
- crystal display
- input bus
- data driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えばアクティブマト
リクス型液晶表示パネルと、ビデオ信号等のアナログデ
ータ信号を該液晶表示パネルに入力するためのバスライ
ンを有するデータドライバとからなる液晶表示装置に関
する。
リクス型液晶表示パネルと、ビデオ信号等のアナログデ
ータ信号を該液晶表示パネルに入力するためのバスライ
ンを有するデータドライバとからなる液晶表示装置に関
する。
【０００２】
【従来の技術】上述した液晶表示装置は、従来、図４に
示すように構成されたものが知られている。この液晶表
示装置は、液晶表示パネル３１とデータドライバ３０と
からなり、データドライバ３０は、シフトレジスタ回路
１と、このシフトレジスタ回路１に一端が接続された複
数のシフトレジスタ出力バスライン２を備える。各シフ
トレジスタ出力バスライン２の他端には、アナログスイ
ッチである薄膜トランジスタ７が接続されている。
示すように構成されたものが知られている。この液晶表
示装置は、液晶表示パネル３１とデータドライバ３０と
からなり、データドライバ３０は、シフトレジスタ回路
１と、このシフトレジスタ回路１に一端が接続された複
数のシフトレジスタ出力バスライン２を備える。各シフ
トレジスタ出力バスライン２の他端には、アナログスイ
ッチである薄膜トランジスタ７が接続されている。
【０００３】各薄膜トランジスタ７は、シフトレジスタ
回路１からの出力信号による制御により２端子間がオン
・オフされる。その２端子の一方の端子にはＲ，Ｇ，Ｂ
ビデオ信号入力用バスライン３、４、５のいずれか一つ
がアナログスイッチ入力用バスライン６を介して接続さ
れ、他方の端子にはサンプリングコンデンサ８と、液晶
表示パネル３１の表示用バスライン１０とが並列接続さ
れている。サンプリングコンデンサ８の他端は共通電極
９に接続されている。上記薄膜トランジスタ７とサンプ
リングコンデンサ８とは、サンプル・ホールド回路を構
成する。
回路１からの出力信号による制御により２端子間がオン
・オフされる。その２端子の一方の端子にはＲ，Ｇ，Ｂ
ビデオ信号入力用バスライン３、４、５のいずれか一つ
がアナログスイッチ入力用バスライン６を介して接続さ
れ、他方の端子にはサンプリングコンデンサ８と、液晶
表示パネル３１の表示用バスライン１０とが並列接続さ
れている。サンプリングコンデンサ８の他端は共通電極
９に接続されている。上記薄膜トランジスタ７とサンプ
リングコンデンサ８とは、サンプル・ホールド回路を構
成する。
【０００４】一方、液晶表示パネル３１は、上述した表
示用バスライン１０と、この表示用バスライン１０に交
差する状態に配線されたスキャン側の表示用バスライン
１１とを備える。表示用バスライン１０と１１で囲まれ
た領域には絵素電極１４が設けられ、表示用バスライン
１０、１１と絵素電極１４との間にはアナログスイッチ
である薄膜トランジスタ１２が設けられており、薄膜ト
ランジスタ１２と上記共通電極９との間には蓄積容量１
３が設けられている。
示用バスライン１０と、この表示用バスライン１０に交
差する状態に配線されたスキャン側の表示用バスライン
１１とを備える。表示用バスライン１０と１１で囲まれ
た領域には絵素電極１４が設けられ、表示用バスライン
１０、１１と絵素電極１４との間にはアナログスイッチ
である薄膜トランジスタ１２が設けられており、薄膜ト
ランジスタ１２と上記共通電極９との間には蓄積容量１
３が設けられている。
【０００５】
【発明が解決しようとする課題】ところで、従来の液晶
表示装置においては、入力用バスライン３、４、５がそ
の間を接近させて形成されているので、各入力用バスラ
イン３と４、４と５の間にはそれぞれ寄生容量１６、１
６が生じる。また、シフトレジスタ出力バスライン２と
アナログスイッチ入力用バスライン６との間には寄生容
量１９が生じる。更に、相互に接近する絵素電極１４と
表示用バスライン１０との間、および同様の絵素電極１
４とスキャン側の表示用バスライン１１との間に、それ
ぞれ寄生容量２１と２２が生じる。
表示装置においては、入力用バスライン３、４、５がそ
の間を接近させて形成されているので、各入力用バスラ
イン３と４、４と５の間にはそれぞれ寄生容量１６、１
６が生じる。また、シフトレジスタ出力バスライン２と
アナログスイッチ入力用バスライン６との間には寄生容
量１９が生じる。更に、相互に接近する絵素電極１４と
表示用バスライン１０との間、および同様の絵素電極１
４とスキャン側の表示用バスライン１１との間に、それ
ぞれ寄生容量２１と２２が生じる。
【０００６】加えて、シフトレジスタ出力バスライン２
と入力用バスライン３、４、５とが交差する配線部分、
入力用バスライン５とアナログスイッチ入力用バスライ
ン６とが交差する配線部分、及び表示用バスライン１０
とスキャン側の表示用バスライン１１とが交差する配線
部分等においては、通常、層間絶縁膜を設けて多層配線
が行われているが、層間絶縁膜の膜厚が薄い場合には、
上述した交差する配線部分にも無視できない程の寄生容
量が生じてくる。具体的には、シフトレジスタ出力バス
ライン２と入力用バスライン３、４、５との間ではそれ
ぞれ寄生容量１７、１７、１７が生じ、入力用バスライ
ン５とアナログスイッチ入力用バスライン６との間では
寄生容量１８が生じ、更に表示用バスライン１０とスキ
ャン側の表示用バスライン１１との間では寄生容量２０
が生じてくる。
と入力用バスライン３、４、５とが交差する配線部分、
入力用バスライン５とアナログスイッチ入力用バスライ
ン６とが交差する配線部分、及び表示用バスライン１０
とスキャン側の表示用バスライン１１とが交差する配線
部分等においては、通常、層間絶縁膜を設けて多層配線
が行われているが、層間絶縁膜の膜厚が薄い場合には、
上述した交差する配線部分にも無視できない程の寄生容
量が生じてくる。具体的には、シフトレジスタ出力バス
ライン２と入力用バスライン３、４、５との間ではそれ
ぞれ寄生容量１７、１７、１７が生じ、入力用バスライ
ン５とアナログスイッチ入力用バスライン６との間では
寄生容量１８が生じ、更に表示用バスライン１０とスキ
ャン側の表示用バスライン１１との間では寄生容量２０
が生じてくる。
【０００７】このため、従来の液晶表示装置において
は、上述した寄生容量が発生するにも拘らず、入力用バ
スラインや表示用バスラインには互いに位相及び振幅の
異なる信号が入力されており、これによりアナログデー
タ信号にクロストークが発生し、液晶表示パネルでの画
質が劣化するという問題があった。
は、上述した寄生容量が発生するにも拘らず、入力用バ
スラインや表示用バスラインには互いに位相及び振幅の
異なる信号が入力されており、これによりアナログデー
タ信号にクロストークが発生し、液晶表示パネルでの画
質が劣化するという問題があった。
【０００８】本発明は、かかる従来技術の課題を解決す
べくなされたものであり、寄生容量の発生を防止して、
クロストークの発生および液晶表示パネルの画質劣化を
抑制することができる液晶表示装置を提供することを目
的とする。
べくなされたものであり、寄生容量の発生を防止して、
クロストークの発生および液晶表示パネルの画質劣化を
抑制することができる液晶表示装置を提供することを目
的とする。
【０００９】
【課題を解決するための手段】本発明の液晶表示装置
は、絵素電極がマトリクス状に配設されていると共に、
該絵素電極を含む表示領域内に表示用バスラインが形成
されたアクティブマトリクス型液晶表示パネルと、アナ
ログデータ信号を該液晶表示パネルに入力する入力用バ
スラインを有するデータドライバとからなる液晶表示装
置において、該データドライバの入力用バスラインと該
液晶表示パネルの表示用バスラインの一部又は全部の両
側に、該バスラインと同層に形成され、かつ接地された
シールド配線を設けており、そのことにより上記目的が
達成される。前記入力用バスラインと前記表示用バスラ
インの一部又は全部を絶縁膜を介して覆い、かつ前記シ
ールド配線に前記絶縁膜を介して接続された他のシール
ド配線を有してもよい。
は、絵素電極がマトリクス状に配設されていると共に、
該絵素電極を含む表示領域内に表示用バスラインが形成
されたアクティブマトリクス型液晶表示パネルと、アナ
ログデータ信号を該液晶表示パネルに入力する入力用バ
スラインを有するデータドライバとからなる液晶表示装
置において、該データドライバの入力用バスラインと該
液晶表示パネルの表示用バスラインの一部又は全部の両
側に、該バスラインと同層に形成され、かつ接地された
シールド配線を設けており、そのことにより上記目的が
達成される。前記入力用バスラインと前記表示用バスラ
インの一部又は全部を絶縁膜を介して覆い、かつ前記シ
ールド配線に前記絶縁膜を介して接続された他のシール
ド配線を有してもよい。
【００１０】前記シールド配線としては、前記表示用バ
スラインおよび前記絵素電極に対して付設され、該表示
用バスラインおよび該絵素電極に対して間に層間絶縁膜
を挟み、かつ１μｍ以上１０μｍ以下で重なるように形
成してもよい。
スラインおよび前記絵素電極に対して付設され、該表示
用バスラインおよび該絵素電極に対して間に層間絶縁膜
を挟み、かつ１μｍ以上１０μｍ以下で重なるように形
成してもよい。
【００１１】また、前記表示用バスラインと前記絵素電
極とに接続して薄膜トランジスタを設け、かつ、アナロ
グデータを液晶表示パネルに入力するためのデータドラ
イバを構成する薄膜トランジスタ群、及び前記入力用バ
スラインと該表示用バスラインとに接続して別の薄膜ト
ランジスタを設け、該薄膜トランジスタとデータドライ
バを構成する薄膜トランジスタ群と該別の薄膜トランジ
スタのそれぞれを多結晶Ｓｉを用いて形成してもよい。
極とに接続して薄膜トランジスタを設け、かつ、アナロ
グデータを液晶表示パネルに入力するためのデータドラ
イバを構成する薄膜トランジスタ群、及び前記入力用バ
スラインと該表示用バスラインとに接続して別の薄膜ト
ランジスタを設け、該薄膜トランジスタとデータドライ
バを構成する薄膜トランジスタ群と該別の薄膜トランジ
スタのそれぞれを多結晶Ｓｉを用いて形成してもよい。
【００１２】
【作用】本発明にあっては、データドライバの入力用バ
スラインと液晶表示パネルの表示用バスラインとの一部
又は全部に対し、接地されたシールド配線が付設されて
いる。このため、寄生容量の影響を排除することが可能
となり、アナログデータ信号のクロストーク発生を防ぐ
ことが可能になる。
スラインと液晶表示パネルの表示用バスラインとの一部
又は全部に対し、接地されたシールド配線が付設されて
いる。このため、寄生容量の影響を排除することが可能
となり、アナログデータ信号のクロストーク発生を防ぐ
ことが可能になる。
【００１３】また、シールド配線を、表示用バスライン
および絵素電極に対して間に層間絶縁膜を挟み、かつ１
μｍ以上１０μｍ以下で重なるように形成すると、絵素
電極の周辺の電界分布の歪により生じた光の漏れが防止
される。
および絵素電極に対して間に層間絶縁膜を挟み、かつ１
μｍ以上１０μｍ以下で重なるように形成すると、絵素
電極の周辺の電界分布の歪により生じた光の漏れが防止
される。
【００１４】更に、多結晶Ｓｉを用いてアナログデータ
を液晶表示パネルに入力するためのデータドライバを同
一基板上に一体形成する場合においては、データドライ
バを動作させるための制御信号及びデータドライバの出
力信号等の影響によりクロストークが発生するが、シー
ルド配線をデータドライバとアナログデータ信号線との
間に形成することにより、寄生容量の影響を排除するこ
とが可能となり、クロストークの発生を防ぐことが可能
になる。
を液晶表示パネルに入力するためのデータドライバを同
一基板上に一体形成する場合においては、データドライ
バを動作させるための制御信号及びデータドライバの出
力信号等の影響によりクロストークが発生するが、シー
ルド配線をデータドライバとアナログデータ信号線との
間に形成することにより、寄生容量の影響を排除するこ
とが可能となり、クロストークの発生を防ぐことが可能
になる。
【００１５】
【実施例】以下、本発明の実施例を具体的に説明する。
【００１６】図１は、本実施例の液晶表示装置を示す等
価回路図である。この液晶表示装置は、同一の基板上に
形成された液晶表示パネル３１とデータドライバ３０と
からなり、データドライバ３０は、シフトレジスタ回路
１と、このシフトレジスタ回路１に一端が接続された複
数のシフトレジスタ出力バスライン２と、各シフトレジ
スタ出力バスライン２の他端に接続されたアナログスイ
ッチである薄膜トランジスタ７とを備える。
価回路図である。この液晶表示装置は、同一の基板上に
形成された液晶表示パネル３１とデータドライバ３０と
からなり、データドライバ３０は、シフトレジスタ回路
１と、このシフトレジスタ回路１に一端が接続された複
数のシフトレジスタ出力バスライン２と、各シフトレジ
スタ出力バスライン２の他端に接続されたアナログスイ
ッチである薄膜トランジスタ７とを備える。
【００１７】各薄膜トランジスタ７は、多結晶Ｓｉから
なる半導体層を挟んで一方にゲート電極が形成され、他
方にソース電極とドレイン電極とが形成されている。ゲ
ート電極にはシフトレジスタ出力バスライン２が接続さ
れ、ソース電極にはアナログスイッチ入力用バスライン
６を介してＲ，Ｇ，Ｂビデオ信号入力用バスライン３、
４、５のいずれか一つと接続され、ドレイン電極にはサ
ンプリングコンデンサ８と、液晶表示パネル３１の表示
用バスライン１０とが並列接続されている。この薄膜ト
ランジスタ７は、シフトレジスタ回路１からの出力信号
による制御によりソース電極とドレイン電極との２端子
間がオン・オフされる。
なる半導体層を挟んで一方にゲート電極が形成され、他
方にソース電極とドレイン電極とが形成されている。ゲ
ート電極にはシフトレジスタ出力バスライン２が接続さ
れ、ソース電極にはアナログスイッチ入力用バスライン
６を介してＲ，Ｇ，Ｂビデオ信号入力用バスライン３、
４、５のいずれか一つと接続され、ドレイン電極にはサ
ンプリングコンデンサ８と、液晶表示パネル３１の表示
用バスライン１０とが並列接続されている。この薄膜ト
ランジスタ７は、シフトレジスタ回路１からの出力信号
による制御によりソース電極とドレイン電極との２端子
間がオン・オフされる。
【００１８】上記サンプリングコンデンサ８の他端は共
通電極９に接続されており、上記薄膜トランジスタ７と
サンプリングコンデンサ８とは、サンプル・ホールド回
路を構成する。
通電極９に接続されており、上記薄膜トランジスタ７と
サンプリングコンデンサ８とは、サンプル・ホールド回
路を構成する。
【００１９】上記入力用バスライン３、４、５の間に
は、図２に示すようにシールド配線１６ａ、１６ｂが形
成され、また入力用バスライン３、５の外側には、同様
にしてシールド配線１６ｃ、１６ｄが形成されており、
シールド配線１６ａ、１６ｂ、１６ｃ、１６ｄ及び入力
用バスライン３、４、５を覆って絶縁膜１７ａが形成さ
れている。また、図３に示すように、アナログスイッチ
入力用バスライン６に対しては、全長にわたりシールド
配線１６ｆが上下を層間絶縁膜１７ａ、１７ｂで挟まれ
て形成されている。同様に、シフトレジスタ出力バスラ
イン２に対しても、全長にわたりシールド配線１６ｅが
上下を図示しない層間絶縁膜で挟まれて形成されてい
る。シールド配線１６ａ、１６ｂ、１６ｃ、１６ｄ、１
６ｆ及び１６ｅはそれぞれの端部が接地されている。な
お、上述したシールド配線１６ｆ、１６ｅは、入力用バ
スライン３、４、５とが交差する部分には必ず設ける
が、他の部分においては省略しても支障はない。
は、図２に示すようにシールド配線１６ａ、１６ｂが形
成され、また入力用バスライン３、５の外側には、同様
にしてシールド配線１６ｃ、１６ｄが形成されており、
シールド配線１６ａ、１６ｂ、１６ｃ、１６ｄ及び入力
用バスライン３、４、５を覆って絶縁膜１７ａが形成さ
れている。また、図３に示すように、アナログスイッチ
入力用バスライン６に対しては、全長にわたりシールド
配線１６ｆが上下を層間絶縁膜１７ａ、１７ｂで挟まれ
て形成されている。同様に、シフトレジスタ出力バスラ
イン２に対しても、全長にわたりシールド配線１６ｅが
上下を図示しない層間絶縁膜で挟まれて形成されてい
る。シールド配線１６ａ、１６ｂ、１６ｃ、１６ｄ、１
６ｆ及び１６ｅはそれぞれの端部が接地されている。な
お、上述したシールド配線１６ｆ、１６ｅは、入力用バ
スライン３、４、５とが交差する部分には必ず設ける
が、他の部分においては省略しても支障はない。
【００２０】一方、液晶表示パネル３１は、上述した表
示用バスライン１０と、この表示用バスライン１０に交
差する状態に配線されたスキャン側の表示用バスライン
１１とを備える。表示用バスライン１０と１１で囲まれ
た領域には絵素電極１４が設けられ、表示用バスライン
１０、１１と絵素電極１４とに接続してアナログスイッ
チである薄膜トランジスタ１２が設けられている。薄膜
トランジスタ１２は多結晶Ｓｉからなる半導体層を挟ん
で一方にゲート電極が形成され、他方にソース電極とド
レイン電極とが形成された構成となっており、ゲート電
極には表示用バスライン１１が接続され、ソース電極に
は表示用バスライン１０が、ドレイン電極には絵素電極
１４がそれぞれ接続されている。この薄膜トランジスタ
１２と前記共通電極９との間には蓄積容量１３が設けら
れている。
示用バスライン１０と、この表示用バスライン１０に交
差する状態に配線されたスキャン側の表示用バスライン
１１とを備える。表示用バスライン１０と１１で囲まれ
た領域には絵素電極１４が設けられ、表示用バスライン
１０、１１と絵素電極１４とに接続してアナログスイッ
チである薄膜トランジスタ１２が設けられている。薄膜
トランジスタ１２は多結晶Ｓｉからなる半導体層を挟ん
で一方にゲート電極が形成され、他方にソース電極とド
レイン電極とが形成された構成となっており、ゲート電
極には表示用バスライン１１が接続され、ソース電極に
は表示用バスライン１０が、ドレイン電極には絵素電極
１４がそれぞれ接続されている。この薄膜トランジスタ
１２と前記共通電極９との間には蓄積容量１３が設けら
れている。
【００２１】上記表示用バスライン１０に対して、全長
にわたりシールド配線１６ｇが上下を図示しない層間絶
縁膜で挟まれて形成され、スキャン側の表示用バスライ
ン１１に対して、マトリクス状に絵素電極１４が配設さ
れた表示領域部分において、シールド配線１６ｈが上下
を図示しない層間絶縁膜で挟まれて形成されている。こ
れらシールド配線１６ｇ、１６ｈは、それぞれの端部が
接地されている。なお、上述したシールド配線１６ｇ、
１６ｈは、表示用バスライン１０とスキャン側の表示用
バスライン１１とが交差する部分と、絵素電極１４の近
傍を通る部分とには必ず設けるが、他の部分においては
省略しても支障はない。但し、絵素電極１４の近傍を通
る部分においては、これらシールド配線１６ｇ、１６ｈ
は、表示用バスライン１０、１１および絵素電極１４に
対して間に層間絶縁膜を挟み、かつ１μｍ以上１０μｍ
以下で重なるように形成する。
にわたりシールド配線１６ｇが上下を図示しない層間絶
縁膜で挟まれて形成され、スキャン側の表示用バスライ
ン１１に対して、マトリクス状に絵素電極１４が配設さ
れた表示領域部分において、シールド配線１６ｈが上下
を図示しない層間絶縁膜で挟まれて形成されている。こ
れらシールド配線１６ｇ、１６ｈは、それぞれの端部が
接地されている。なお、上述したシールド配線１６ｇ、
１６ｈは、表示用バスライン１０とスキャン側の表示用
バスライン１１とが交差する部分と、絵素電極１４の近
傍を通る部分とには必ず設けるが、他の部分においては
省略しても支障はない。但し、絵素電極１４の近傍を通
る部分においては、これらシールド配線１６ｇ、１６ｈ
は、表示用バスライン１０、１１および絵素電極１４に
対して間に層間絶縁膜を挟み、かつ１μｍ以上１０μｍ
以下で重なるように形成する。
【００２２】したがって、このように構成された液晶表
示装置においては、上述したように各入力用バスライン
３、４、５、及びシフトレジスタ出力バスライン２並び
にアナログスイッチ入力バスライン６に対し、接地した
シールド配線１６ａ、１６ｂ、１６ｃ、１６ｄが設けら
れているので、互いに位相および振幅の異なったアナロ
グデータ信号が入力されても、入力用バスライン３、
４、５間およびシフトレジスタ出力バスライン２とアナ
ログスイッチ入力バスライン６との間に寄生容量が形成
されずクロストークが生じない。
示装置においては、上述したように各入力用バスライン
３、４、５、及びシフトレジスタ出力バスライン２並び
にアナログスイッチ入力バスライン６に対し、接地した
シールド配線１６ａ、１６ｂ、１６ｃ、１６ｄが設けら
れているので、互いに位相および振幅の異なったアナロ
グデータ信号が入力されても、入力用バスライン３、
４、５間およびシフトレジスタ出力バスライン２とアナ
ログスイッチ入力バスライン６との間に寄生容量が形成
されずクロストークが生じない。
【００２３】また、表示用バスライン１０、１１と絵素
電極１４との間には、シールド配線１６ｇ、１６ｈが設
けられているので、表示用バスライン１０、１１の近傍
において寄生容量が発生せず、よってクロストークの発
生を防止できる。加えて、シールド配線１６ｇ、１６ｈ
が表示用バスライン１０、１１と絵素電極１４とに対し
１μｍ以上１０μｍ以下で重なるように形成されている
ので、絵素電極１４の周辺の電界分布の歪により生じた
光漏れが、シールド配線１６ｇ、１６ｈの存在により防
止される。
電極１４との間には、シールド配線１６ｇ、１６ｈが設
けられているので、表示用バスライン１０、１１の近傍
において寄生容量が発生せず、よってクロストークの発
生を防止できる。加えて、シールド配線１６ｇ、１６ｈ
が表示用バスライン１０、１１と絵素電極１４とに対し
１μｍ以上１０μｍ以下で重なるように形成されている
ので、絵素電極１４の周辺の電界分布の歪により生じた
光漏れが、シールド配線１６ｇ、１６ｈの存在により防
止される。
【００２４】更に、多結晶Ｓｉを用いてアナログデータ
を液晶表示パネルに入力するためのデータドライバを同
一基板上に一体形成する場合においては、データドライ
バを動作させるための制御信号及びデータドライバの出
力信号等の影響によりクロストークが発生するが、シー
ルド配線をデータドライバとアナログデータ信号線との
間に形成することにより、寄生容量の影響を排除するこ
とが可能となり、クロストークの発生を防ぐことが可能
になる。
を液晶表示パネルに入力するためのデータドライバを同
一基板上に一体形成する場合においては、データドライ
バを動作させるための制御信号及びデータドライバの出
力信号等の影響によりクロストークが発生するが、シー
ルド配線をデータドライバとアナログデータ信号線との
間に形成することにより、寄生容量の影響を排除するこ
とが可能となり、クロストークの発生を防ぐことが可能
になる。
【００２５】以上の理由により、本発明による場合は、
クロストークの発生を防止できるので、高画質な表示を
得ることが可能となる。
クロストークの発生を防止できるので、高画質な表示を
得ることが可能となる。
【００２６】
【発明の効果】以上説明したごとく、本発明による場合
には寄生容量の発生する虞れのある箇所にシールド配線
を設けているので、アナログデータ信号間におけるクロ
ストークの発生を防止でき、これにより表示品位を高画
質なものにできる。
には寄生容量の発生する虞れのある箇所にシールド配線
を設けているので、アナログデータ信号間におけるクロ
ストークの発生を防止でき、これにより表示品位を高画
質なものにできる。
【図１】本実施例の液晶表示装置を示す等価回路図。
【図２】図１の入力用バスラインの近傍を示す断面図。
【図３】図１の入力用バスライン（アナログスイッチ入
力用バスラインを含む）の近傍を示す断面図。
力用バスラインを含む）の近傍を示す断面図。
【図４】従来の液晶表示装置を示す等価回路図。
１ シフトレジスタ回路 ２ シフトレジスタ出力バスライン ３ Ｒビデオ信号入力用バスライン ４ Ｇビデオ信号入力用バスライン ５ Ｂビデオ信号入力用バスライン ６ アナログスイッチ入力用バスライン ７ 薄膜トランジスタ ８ サンプリングコンデンサ ９ 共通電極 １０ 表示用バスライン １１ スキャン側の表示用バスライン １２ 薄膜トランジスタ １３ 蓄積容量 １４ 絵素電極 １６ａ シールド配線 １６ｂ シールド配線 １６ｃ シールド配線 １６ｄ シールド配線 １６ｆ シールド配線 １６ｅ シールド配線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−213981（ＪＰ，Ａ) 特開 昭63−97919（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 G02F 1/133 G02F 1/1343 G02F 1/1345
Claims (2)
- 【請求項１】 絵素電極がマトリクス状に配設されてい
ると共に、該絵素電極を含む表示領域内に表示用バスラ
インが形成されたアクティブマトリクス型液晶表示パネ
ルと、アナログデータ信号を該液晶表示パネルに入力す
る入力用バスラインを有するデータドライバとからなる
液晶表示装置において、 該データドライバの入力用バスラインと該液晶表示パネ
ルの表示用バスラインの一部又は全部の両側に、該バス
ラインと同層に形成され、かつ接地されたシールド配線
を設けた液晶表示装置。 - 【請求項２】 前記入力用バスラインと前記表示用バス
ラインの一部又は全部を絶縁膜を介して覆い、かつ前記
シールド配線に前記絶縁膜を介して接続された他のシー
ルド配線を有する請求項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16793092A JP2815264B2 (ja) | 1992-06-25 | 1992-06-25 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16793092A JP2815264B2 (ja) | 1992-06-25 | 1992-06-25 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0611684A JPH0611684A (ja) | 1994-01-21 |
| JP2815264B2 true JP2815264B2 (ja) | 1998-10-27 |
Family
ID=15858697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16793092A Expired - Fee Related JP2815264B2 (ja) | 1992-06-25 | 1992-06-25 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2815264B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3624596B2 (ja) * | 1996-12-09 | 2005-03-02 | ソニー株式会社 | 画像表示装置 |
| JP5043072B2 (ja) * | 1997-10-14 | 2012-10-10 | 三星電子株式会社 | 液晶表示装置用基板、液晶表示装置及びその製造方法 |
| EP0950917B1 (en) | 1997-10-31 | 2003-12-03 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| KR100361333B1 (ko) * | 1999-03-08 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| JP3428511B2 (ja) * | 1999-07-02 | 2003-07-22 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| JP3583356B2 (ja) * | 1999-09-06 | 2004-11-04 | シャープ株式会社 | アクティブマトリクス型の液晶表示装置およびデータ信号線駆動回路、並びに、液晶表示装置の駆動方法 |
| KR100545021B1 (ko) * | 1999-12-31 | 2006-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시소자와 그 제조 방법 |
| KR100686223B1 (ko) * | 2000-04-28 | 2007-02-22 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100487358B1 (ko) * | 2002-12-10 | 2005-05-03 | 엘지.필립스 엘시디 주식회사 | 라인 온 글래스형 액정표시패널 및 그 제조방법 |
| JP4029802B2 (ja) | 2003-08-28 | 2008-01-09 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置及び電子機器 |
| KR100957574B1 (ko) * | 2003-09-17 | 2010-05-11 | 삼성전자주식회사 | 표시장치 |
| JP4501485B2 (ja) * | 2004-03-25 | 2010-07-14 | ソニー株式会社 | 表示装置 |
| JP2005316002A (ja) * | 2004-04-27 | 2005-11-10 | Sony Corp | 表示装置 |
| JP4049162B2 (ja) | 2004-06-18 | 2008-02-20 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| EP1717789B1 (en) * | 2005-04-26 | 2016-04-13 | LG Display Co., Ltd. | Electro luminescence display device |
| JP4640026B2 (ja) * | 2005-08-03 | 2011-03-02 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US8883128B2 (en) | 2007-06-06 | 2014-11-11 | L'oréal | Cosmetic compositions containing a propylphenylsilsesquioxane resin and a cosmetically-acceptable aromatic solvent |
| US9089503B2 (en) | 2007-06-06 | 2015-07-28 | L'oreal | Comfortable transfer-resistant colored cosmetic compositions containing a silsesquioxane wax |
| JP5262031B2 (ja) * | 2007-09-12 | 2013-08-14 | セイコーエプソン株式会社 | 電気光学装置、及びこれを備えた電子機器 |
| KR101427587B1 (ko) | 2008-01-25 | 2014-08-07 | 삼성디스플레이 주식회사 | 액정패널유닛, 디스플레이장치 및 그 제조방법 |
| JP5256938B2 (ja) * | 2008-08-27 | 2013-08-07 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5257531B2 (ja) * | 2012-05-11 | 2013-08-07 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP6131662B2 (ja) | 2013-03-22 | 2017-05-24 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
| JP6595180B2 (ja) * | 2014-01-08 | 2019-10-23 | パナソニック株式会社 | 表示装置 |
| WO2018042907A1 (ja) * | 2016-08-30 | 2018-03-08 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び電子機器 |
| KR102456317B1 (ko) * | 2018-06-27 | 2022-10-18 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
| JP7047861B2 (ja) * | 2020-05-07 | 2022-04-05 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| CN113917751B (zh) * | 2021-10-25 | 2023-05-02 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及液晶显示面板 |
-
1992
- 1992-06-25 JP JP16793092A patent/JP2815264B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0611684A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2815264B2 (ja) | 液晶表示装置 | |
| JP2907629B2 (ja) | 液晶表示パネル | |
| US5191451A (en) | Active matrix display device having drain electrodes of the pair of tfts being symmetrically formed with respect to the central plane to prevent the flicker due to the different parasitic capacitances | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| US5907379A (en) | In-plane switching liquid crystal display having high aperture ratio | |
| KR100351398B1 (ko) | 표시 장치 | |
| JP2760462B2 (ja) | アクティブマトリクス基板 | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2002040480A (ja) | 液晶表示装置 | |
| JP3750303B2 (ja) | 液晶表示装置 | |
| US6097457A (en) | Liquid crystal display | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| JP4058882B2 (ja) | 液晶表示装置 | |
| JP4370806B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JP3326832B2 (ja) | 液晶表示装置 | |
| JP2870072B2 (ja) | 液晶表示装置 | |
| JP3020568B2 (ja) | 液晶表示装置 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP3327508B2 (ja) | 液晶表示装置 | |
| KR20000011952A (ko) | 액정디스플레이패널 | |
| JP3228399B2 (ja) | 液晶表示装置 | |
| JPH10311988A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3113480B2 (ja) | 液晶表示装置 | |
| JPH09236812A (ja) | アクティブマトリクス基板及び液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980803 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070814 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |