JP3290744B2 - Crt表示装置の制御方式 - Google Patents
Crt表示装置の制御方式Info
- Publication number
- JP3290744B2 JP3290744B2 JP07304293A JP7304293A JP3290744B2 JP 3290744 B2 JP3290744 B2 JP 3290744B2 JP 07304293 A JP07304293 A JP 07304293A JP 7304293 A JP7304293 A JP 7304293A JP 3290744 B2 JP3290744 B2 JP 3290744B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- crt display
- digital data
- data
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【0001】
【産業上の利用分野】本発明は、各種情報処理装置のC
RT表示装置制御に係り、特にインターフェイス信号線
の本数を増加することなくCRT表示装置に種々の制御
データを供給することができるCRT表示装置の制御方
式に関する。
RT表示装置制御に係り、特にインターフェイス信号線
の本数を増加することなくCRT表示装置に種々の制御
データを供給することができるCRT表示装置の制御方
式に関する。
【0002】
【従来の技術】近年、半導体技術の進歩により、高性能
な情報処理が可能になったり、さらにはマンマシンイン
ターフェイスを改良して使い易い情報処理装置を実現す
べきとのニーズから、パーソナルコンピュータ等の情報
処理装置においても、グラフィック表示の高性能化が進
行する一方、同一の情報処理装置で低性能表示用として
作成されたアプリケーションが動作することも求められ
ている。そのため、例えば同一の表示装置で、解像度を
640 ×400 ドット或は640 ×200 ドット等と、異なった
解像度で表示可能な表示装置が増加している。また、省
電力のニーズに応える為、情報処理装置に電源が投入さ
れていても、その情報処理装置の表示装置が待機状態に
ある時は、解像度を低下させたり表示装置の表示機能を
下げることにより表示装置の消費電力を減らす機能を持
った表示装置についての要求も高まっている。その他に
も、表示装置を制御して多機能化を実現してほしいとい
う要求は多様である。
な情報処理が可能になったり、さらにはマンマシンイン
ターフェイスを改良して使い易い情報処理装置を実現す
べきとのニーズから、パーソナルコンピュータ等の情報
処理装置においても、グラフィック表示の高性能化が進
行する一方、同一の情報処理装置で低性能表示用として
作成されたアプリケーションが動作することも求められ
ている。そのため、例えば同一の表示装置で、解像度を
640 ×400 ドット或は640 ×200 ドット等と、異なった
解像度で表示可能な表示装置が増加している。また、省
電力のニーズに応える為、情報処理装置に電源が投入さ
れていても、その情報処理装置の表示装置が待機状態に
ある時は、解像度を低下させたり表示装置の表示機能を
下げることにより表示装置の消費電力を減らす機能を持
った表示装置についての要求も高まっている。その他に
も、表示装置を制御して多機能化を実現してほしいとい
う要求は多様である。
【0003】そのような状況の中で、同一の表示装置で
複数の解像度を実現するというニーズに応えたCRT表
示装置の制御方式について多数の提案がなされている。
この要求を満たす為の一つのポイントとして、情報処理
装置の本体とCRT表示装置を接続するインターフェイ
ス信号線の本数を増やさないことが重要である。即ち、
インタフェース信号線を増加すると、束線の大型化、コ
ネクタの増加等、装置の大型化と製造コストの増大を伴
う。そこで、解像度の切換えを、本体から表示装置へい
かにして通知するかということが重要な課題となってい
る。つまり、既存の同期信号線と画像データ信号線を使
って解像度の切換えをいかに通知するかということであ
る。
複数の解像度を実現するというニーズに応えたCRT表
示装置の制御方式について多数の提案がなされている。
この要求を満たす為の一つのポイントとして、情報処理
装置の本体とCRT表示装置を接続するインターフェイ
ス信号線の本数を増やさないことが重要である。即ち、
インタフェース信号線を増加すると、束線の大型化、コ
ネクタの増加等、装置の大型化と製造コストの増大を伴
う。そこで、解像度の切換えを、本体から表示装置へい
かにして通知するかということが重要な課題となってい
る。つまり、既存の同期信号線と画像データ信号線を使
って解像度の切換えをいかに通知するかということであ
る。
【0004】この課題を解決する手段の一つとして例え
ば特開昭61−100791号公報記載の提案がある。この方法
は図7に示すように、画像データ信号線(映像信号線)
の画像データ(映像信号)のブランキング期間に判別パ
ルスを重畳して解像度の切換えを通知している。つま
り、判別パルス重畳手段と、判別パルス検出手段と、解
像度切換え手段を備え、判別パルスが重畳されていれば
Aという解像度にし、判別パルスが重畳されていなけれ
ばBという解像度にするものである。また、特開昭61−
27585 号公報にて提案された手段は図8に示すように、
同期信号の極性を反転することによってA、Bいずれか
一方の解像度を指定選択するものであった。
ば特開昭61−100791号公報記載の提案がある。この方法
は図7に示すように、画像データ信号線(映像信号線)
の画像データ(映像信号)のブランキング期間に判別パ
ルスを重畳して解像度の切換えを通知している。つま
り、判別パルス重畳手段と、判別パルス検出手段と、解
像度切換え手段を備え、判別パルスが重畳されていれば
Aという解像度にし、判別パルスが重畳されていなけれ
ばBという解像度にするものである。また、特開昭61−
27585 号公報にて提案された手段は図8に示すように、
同期信号の極性を反転することによってA、Bいずれか
一方の解像度を指定選択するものであった。
【0005】
【発明が解決しようとする課題】しかしながら、上記か
ら明らかなように、従来提案された技術では解像度をA
またはBにするという2者択一の選択ができるのみで、
近年要求されているように3種類以上の中から所望の解
像度を選択する場合には適用不可能であった。更に表示
装置が待機状態にある時、表示装置を省電力状態にした
り、その他様々な指示を表示装置に与えて、様々な表示
装置制御をするといった要求にも応じられるものではな
かった。
ら明らかなように、従来提案された技術では解像度をA
またはBにするという2者択一の選択ができるのみで、
近年要求されているように3種類以上の中から所望の解
像度を選択する場合には適用不可能であった。更に表示
装置が待機状態にある時、表示装置を省電力状態にした
り、その他様々な指示を表示装置に与えて、様々な表示
装置制御をするといった要求にも応じられるものではな
かった。
【0006】
【発明の目的】本発明は上記のような従来技術の問題を
解決し、インターフェイス信号線の本数を増加すること
なくCRT表示装置に対し、外部から様々な指示を与
え、様々な制御を実現できるCRT表示装置の制御方式
を提供することを目的としている。
解決し、インターフェイス信号線の本数を増加すること
なくCRT表示装置に対し、外部から様々な指示を与
え、様々な制御を実現できるCRT表示装置の制御方式
を提供することを目的としている。
【0007】
【課題を解決するための手段】上記目的を達成する為、
本発明では、(1)同期信号線と複数本の画像データ信
号線を含むインターフェイス信号線を備えたCRT表示
装置の制御において、所望の画像データ信号線のブラン
キング期間にCRT表示装置を制御するデジタルデータ
を挿入し、他の画像データ信号線のブランキング期間に
クロック信号を挿入すること、さらに、(2)前記
(1)において、前記デジタルデータは、前記所望の画
像データ信号線のブランキング期間中に、複数のデジタ
ルデータを等時間間隔で挿入すること、さらに、(3)
前記(1)または(2)において、前記デジタルデータ
は、CRT表示装置の消費電力を制御するデータとし、
必要に応じてCRT表示装置を待機モードにすること、
さらに、(4)前記(1)、(2)または(3)におい
て、前記デジタルデータは、CRT表示装置の垂直同期
周波数、水平同期周波数、画面位置、輝度、コントラス
ト、電源を制御するデータのうち少なくとも一つを含
み、該含まれたデータによりCRT表示装置の制御を行
うことを特徴としている。
本発明では、(1)同期信号線と複数本の画像データ信
号線を含むインターフェイス信号線を備えたCRT表示
装置の制御において、所望の画像データ信号線のブラン
キング期間にCRT表示装置を制御するデジタルデータ
を挿入し、他の画像データ信号線のブランキング期間に
クロック信号を挿入すること、さらに、(2)前記
(1)において、前記デジタルデータは、前記所望の画
像データ信号線のブランキング期間中に、複数のデジタ
ルデータを等時間間隔で挿入すること、さらに、(3)
前記(1)または(2)において、前記デジタルデータ
は、CRT表示装置の消費電力を制御するデータとし、
必要に応じてCRT表示装置を待機モードにすること、
さらに、(4)前記(1)、(2)または(3)におい
て、前記デジタルデータは、CRT表示装置の垂直同期
周波数、水平同期周波数、画面位置、輝度、コントラス
ト、電源を制御するデータのうち少なくとも一つを含
み、該含まれたデータによりCRT表示装置の制御を行
うことを特徴としている。
【0008】
【作用】この方式によれば、画像データ信号線の画像デ
ータのブランキング期間に、CRT表示装置を制御する
デジタルデータを挿入したので、インターフェイス信号
線の本数を増やさずにCRT表示装置に対し、情報処理
装置本体から様々な指示を与えることができる。
ータのブランキング期間に、CRT表示装置を制御する
デジタルデータを挿入したので、インターフェイス信号
線の本数を増やさずにCRT表示装置に対し、情報処理
装置本体から様々な指示を与えることができる。
【0009】
【実施例】以下、図面により、本発明の実施例を詳細に
説明する。図1は本発明を適用した表示装置の基本的な
構成を示すブロック図である。同図において符号1は制
御されるCRT表示装置であって情報処理装置本体、例
えばパーソナルコンピュータの本体2と、インターフェ
イス信号線3によって接続されている。CRT表示装置
1は制御用デジタルデータ分離回路11、制御用電子回路
12及びCRT13から構成される。上記インターフェイス
信号線3は、一般的に垂直同期信号線、水平同期信号
線、1本以上の輝度信号線(画像データ信号線)から構
成される。
説明する。図1は本発明を適用した表示装置の基本的な
構成を示すブロック図である。同図において符号1は制
御されるCRT表示装置であって情報処理装置本体、例
えばパーソナルコンピュータの本体2と、インターフェ
イス信号線3によって接続されている。CRT表示装置
1は制御用デジタルデータ分離回路11、制御用電子回路
12及びCRT13から構成される。上記インターフェイス
信号線3は、一般的に垂直同期信号線、水平同期信号
線、1本以上の輝度信号線(画像データ信号線)から構
成される。
【0010】上記垂直同期信号線の垂直同期信号がオン
の期間はCRTの帰線期間に当っており、この期間はC
RT上に帰線が表示されないように、輝度信号にマスク
がかかる所謂ブランキング期間である。従って、このブ
ランキング期間の輝度信号(画像データ信号)にデジタ
ルデータを挿入してもそのデータが表示されることはな
い。本発明はこのような特性を利用して、輝度信号(画
像データ信号)のブランキング期間部分にCRT表示装
置を制御するための指示データである各種デジタルデー
タを挿入するものである。
の期間はCRTの帰線期間に当っており、この期間はC
RT上に帰線が表示されないように、輝度信号にマスク
がかかる所謂ブランキング期間である。従って、このブ
ランキング期間の輝度信号(画像データ信号)にデジタ
ルデータを挿入してもそのデータが表示されることはな
い。本発明はこのような特性を利用して、輝度信号(画
像データ信号)のブランキング期間部分にCRT表示装
置を制御するための指示データである各種デジタルデー
タを挿入するものである。
【0011】図2に垂直同期信号、水平同期信号及び輝
度信号(画像データ信号)の一例を示す。上記のよう
に、垂直同期信号がオンの期間(図のLOWの期間)が
輝度信号のブランキング期間である。図3は図2中に符
号tで示す水平同期信号の1周期分を拡大して示したタ
イミングチャートである。この例では輝度信号(画像デ
ータ信号)に水平同期信号に同期して(水平同期信号か
らT/2なる時間遅れて)周期TでCRT表示装置制御
用のデジタルデータを挿入する場合を示している。この
1周期当りの1個のデジタルデータを1ビットのデータ
とすると、8Tの期間では8個のデジタルデータ、つま
り1バイトのデジタルデータをビットシリアルに挿入す
ることができる。なお、このデジタルデータの挿入は情
報処理装置本体2で行われる。図3に示すサンプリング
クロックは後述するように輝度信号のブランキング期間
に挿入されたデジタルデータを分離する信号であり、図
5に示すような制御用デジタルデータ分離回路11で生成
される。この例は輝度信号が一つしかない( モノクロー
ム) 場合に有効である。
度信号(画像データ信号)の一例を示す。上記のよう
に、垂直同期信号がオンの期間(図のLOWの期間)が
輝度信号のブランキング期間である。図3は図2中に符
号tで示す水平同期信号の1周期分を拡大して示したタ
イミングチャートである。この例では輝度信号(画像デ
ータ信号)に水平同期信号に同期して(水平同期信号か
らT/2なる時間遅れて)周期TでCRT表示装置制御
用のデジタルデータを挿入する場合を示している。この
1周期当りの1個のデジタルデータを1ビットのデータ
とすると、8Tの期間では8個のデジタルデータ、つま
り1バイトのデジタルデータをビットシリアルに挿入す
ることができる。なお、このデジタルデータの挿入は情
報処理装置本体2で行われる。図3に示すサンプリング
クロックは後述するように輝度信号のブランキング期間
に挿入されたデジタルデータを分離する信号であり、図
5に示すような制御用デジタルデータ分離回路11で生成
される。この例は輝度信号が一つしかない( モノクロー
ム) 場合に有効である。
【0012】図4は輝度信号が2本以上ある(カラー)
表示装置に本発明を適用する場合の実施例のタイミング
チャートである。この例では図3に示すサンプリングク
ロックも情報処理装置本体2で生成され、図4に示す輝
度信号bとして、もう1本の輝度信号線のブランキング
期間に挿入されてCRT表示装置1に送られる。図4の
輝度信号aがブランキング期間に挿入された表示装置制
御用のデジタルデータである。この実施例によればCR
T表示装置側の制御用デジタルデータ分離回路が簡単に
なる利点がある。
表示装置に本発明を適用する場合の実施例のタイミング
チャートである。この例では図3に示すサンプリングク
ロックも情報処理装置本体2で生成され、図4に示す輝
度信号bとして、もう1本の輝度信号線のブランキング
期間に挿入されてCRT表示装置1に送られる。図4の
輝度信号aがブランキング期間に挿入された表示装置制
御用のデジタルデータである。この実施例によればCR
T表示装置側の制御用デジタルデータ分離回路が簡単に
なる利点がある。
【0013】図5は図1に示す制御用デジタルデータ分
離回路11の一実施例である。図において、21はnビッ
トシフトレジスタ、22はカウンタ、23はスイッチであ
る。本回路はスイッチ23を切換ることによりサンプリン
グクロックが本回路のカウンタ22から供給される場合に
も、またインターフェイスを介して情報処理装置本体2
から供給される場合にも対応できるように構成されてい
る。本回路におけるサンプリングクロックの生成は周期
Tの1/( 2n) 程度の周期の、速いクロックでカウン
タ22をフリーランさせ、水平同期信号でリセットして同
期を取るようにしている。つまり、カウンタ22のリセッ
ト入力端子に水平同期信号(LOWの信号)が入力して
いる間、カウンタの値は0であり、水平同期信号がHI
GHになってから図示していないクロック源からカウン
タ22のクロック入力端子に入力されるクロックパルスに
よって計数を開始し、カウンタがnになった時、LOW
からHIGHになるカウンタ22の出力端子からサンプリ
ングクロック信号を引出せば、その信号は次のn個のク
ロックの計数中HIGHになり、以下LOWとHIGH
を同様にくり返すので水平同期信号の後縁に同期した周
期Tのサンプリングクロックを生成することができる。
離回路11の一実施例である。図において、21はnビッ
トシフトレジスタ、22はカウンタ、23はスイッチであ
る。本回路はスイッチ23を切換ることによりサンプリン
グクロックが本回路のカウンタ22から供給される場合に
も、またインターフェイスを介して情報処理装置本体2
から供給される場合にも対応できるように構成されてい
る。本回路におけるサンプリングクロックの生成は周期
Tの1/( 2n) 程度の周期の、速いクロックでカウン
タ22をフリーランさせ、水平同期信号でリセットして同
期を取るようにしている。つまり、カウンタ22のリセッ
ト入力端子に水平同期信号(LOWの信号)が入力して
いる間、カウンタの値は0であり、水平同期信号がHI
GHになってから図示していないクロック源からカウン
タ22のクロック入力端子に入力されるクロックパルスに
よって計数を開始し、カウンタがnになった時、LOW
からHIGHになるカウンタ22の出力端子からサンプリ
ングクロック信号を引出せば、その信号は次のn個のク
ロックの計数中HIGHになり、以下LOWとHIGH
を同様にくり返すので水平同期信号の後縁に同期した周
期Tのサンプリングクロックを生成することができる。
【0014】輝度信号(輝度信号a)のブランキング期
間に挿入された制御用デジタルデータのn個のビット列
が同様に水平同期信号の後縁に同期し、周期Tの時間間
隔で図5のnビットシフトレジスタのシフト入力端子に
入力される。厳密には図3に示すように、水平同期信号
の後縁からT/2遅れて制御用デジタルデータの最初の
ビット(図3に示すデータ1)の前縁が来る。情報処理
装置本体2において上記のようなタイミングの制御用デ
ジタルデータの挿入を実現するためには図5と同様のn
ビットシフトレジスタとカウンタを備えた回路を用いれ
ばよいので図示を省略する。CRT表示装置1内のnビ
ットシフトレジスタ21への転送に先立ち、上記情報処理
装置本体2内のnビットシフトレジスタにはCRT表示
装置1に転送すべき制御用デジタルデータがセットされ
る。この時、nビットシフトレジスタのシリアル出力端
側に最初のビット(図3に示すデータ1)が位置してお
り、前記図5のカウンタ22の場合と同様に、水平同期信
号の後縁からT/2遅れて立上るクロック(図5のサン
プリングクロックに相当)により、最初のデジタルデー
タのビット(データ1)がCRT表示装置1に転送さ
れ、続いて、周期Tで立上る上記クロックによってnビ
ットシフトレジスタ内のデータがシフトしてCRT表示
装置1のnビットシフトレジスタ21に周期Tで次のデー
タビットに切換る制御用デジタルデータが次々に入力さ
れる。従って、カウンタ22からスイッチ23(その時点で
はB側に切換えられているとする)を介してnビットシ
フトレジスタ21のクロック入力に入るサンプリングクロ
ックは図3に示すように、立下がりが制御用デジタルデ
ータ1〜nの中央に位置し、この立下りによって、nビ
ットシフトレジスタ21に入力される制御用デジタルデー
タビット列はnビットシフトレジスタ21にセットされる
と共に、出力側へとシフトする。また、nビットシフト
レジスタ21のイネブル入力は必要に応じて制御される。
間に挿入された制御用デジタルデータのn個のビット列
が同様に水平同期信号の後縁に同期し、周期Tの時間間
隔で図5のnビットシフトレジスタのシフト入力端子に
入力される。厳密には図3に示すように、水平同期信号
の後縁からT/2遅れて制御用デジタルデータの最初の
ビット(図3に示すデータ1)の前縁が来る。情報処理
装置本体2において上記のようなタイミングの制御用デ
ジタルデータの挿入を実現するためには図5と同様のn
ビットシフトレジスタとカウンタを備えた回路を用いれ
ばよいので図示を省略する。CRT表示装置1内のnビ
ットシフトレジスタ21への転送に先立ち、上記情報処理
装置本体2内のnビットシフトレジスタにはCRT表示
装置1に転送すべき制御用デジタルデータがセットされ
る。この時、nビットシフトレジスタのシリアル出力端
側に最初のビット(図3に示すデータ1)が位置してお
り、前記図5のカウンタ22の場合と同様に、水平同期信
号の後縁からT/2遅れて立上るクロック(図5のサン
プリングクロックに相当)により、最初のデジタルデー
タのビット(データ1)がCRT表示装置1に転送さ
れ、続いて、周期Tで立上る上記クロックによってnビ
ットシフトレジスタ内のデータがシフトしてCRT表示
装置1のnビットシフトレジスタ21に周期Tで次のデー
タビットに切換る制御用デジタルデータが次々に入力さ
れる。従って、カウンタ22からスイッチ23(その時点で
はB側に切換えられているとする)を介してnビットシ
フトレジスタ21のクロック入力に入るサンプリングクロ
ックは図3に示すように、立下がりが制御用デジタルデ
ータ1〜nの中央に位置し、この立下りによって、nビ
ットシフトレジスタ21に入力される制御用デジタルデー
タビット列はnビットシフトレジスタ21にセットされる
と共に、出力側へとシフトする。また、nビットシフト
レジスタ21のイネブル入力は必要に応じて制御される。
【0015】上記nビットシフトレジスタ21内の制御用
デジタルデータを取出して最終的にCRT表示装置を制
御する方法としては、nビットシフトレジスタ21からパ
ラレルに制御用デジタルデータを取出す方法もあるが、
一般的には図6のように制御用デジタルデータ分離回路
11のシフトレジスタ21から制御用デジタルデータをビ
ット列としてマイクロコンピュータ31に取込み、マイク
ロコンピュータ31を用いて制御する。図6は上記制御用
デジタルデータによって電源の制御、待機モード(省電
力モード)制御、画面位置制御等をマイクロコンピュー
タ31を用いて実現した回路である。図において、32はC
RT制御回路、33はヒータ制御回路、34は電源である。
つまり、31〜33が図1における制御用電子回路12に相当
する。マイクロコンピュータ31はI/Oポート41を介し
て、マイクロコンピュータ31内のRAM(図示していな
い)に上記制御用デジタルデータを取込み、マイクロコ
ンピュータ31内のROM(図示していない)に内蔵され
たソフトウェアにより制御用デジタルデータの内容を解
読し、もし上記制御用デジタルデータがCRT表示装置
の垂直同期周波数、水平同期周波数、画面位置、輝度、
コントラスト等の制御であるならば、マイクロコンピュ
ータ31内のI/Oポート42の対応するビットに1をセッ
トし、それにより、該当する項目についてCRT制御回
路を制御する。また、上記制御用デジタルデータが待機
モード(省電力モード)制御及び電源制御の場合は、マ
イクロコンピュータ31内I/Oポート43の対応するビッ
トに1をセットして電源34を制御したり、I/Oポート
42の対応するビットに1をセットしてヒータ制御回路33
を制御する。
デジタルデータを取出して最終的にCRT表示装置を制
御する方法としては、nビットシフトレジスタ21からパ
ラレルに制御用デジタルデータを取出す方法もあるが、
一般的には図6のように制御用デジタルデータ分離回路
11のシフトレジスタ21から制御用デジタルデータをビ
ット列としてマイクロコンピュータ31に取込み、マイク
ロコンピュータ31を用いて制御する。図6は上記制御用
デジタルデータによって電源の制御、待機モード(省電
力モード)制御、画面位置制御等をマイクロコンピュー
タ31を用いて実現した回路である。図において、32はC
RT制御回路、33はヒータ制御回路、34は電源である。
つまり、31〜33が図1における制御用電子回路12に相当
する。マイクロコンピュータ31はI/Oポート41を介し
て、マイクロコンピュータ31内のRAM(図示していな
い)に上記制御用デジタルデータを取込み、マイクロコ
ンピュータ31内のROM(図示していない)に内蔵され
たソフトウェアにより制御用デジタルデータの内容を解
読し、もし上記制御用デジタルデータがCRT表示装置
の垂直同期周波数、水平同期周波数、画面位置、輝度、
コントラスト等の制御であるならば、マイクロコンピュ
ータ31内のI/Oポート42の対応するビットに1をセッ
トし、それにより、該当する項目についてCRT制御回
路を制御する。また、上記制御用デジタルデータが待機
モード(省電力モード)制御及び電源制御の場合は、マ
イクロコンピュータ31内I/Oポート43の対応するビッ
トに1をセットして電源34を制御したり、I/Oポート
42の対応するビットに1をセットしてヒータ制御回路33
を制御する。
【0016】
【発明の効果】以上説明したように、本発明によれば、
画像データ信号線の画像データのブランキング期間に、
CRT表示装置を制御する各種デジタルデータを挿入す
ることにより、インターフェイス信号線の本数を増加す
ることなくCRT表示装置に対し、情報処理装置本体か
ら様々な指示を与えることができるので、要求に対応し
た様々なCRT表示装置制御を安価に実現できる。例え
ば、情報処理装置本体からの指示によりCRT表示装置
を待機モード(省電力モード)にすることにより、CR
T表示装置の消費電力を低減し、或は解像度の複数切替
え、垂直・水平同期周波数制御、画面位置、輝度調整、
コントラスト調整等、多数の制御を行うことができる。
また、上記デジタルデータをCRT表示装置において分
離するためのクロックを情報処理装置本体から与えるこ
とができるので、CRT表示装置自体の回路が簡単にな
り、低コスト、小型化を図る上で有効である。
画像データ信号線の画像データのブランキング期間に、
CRT表示装置を制御する各種デジタルデータを挿入す
ることにより、インターフェイス信号線の本数を増加す
ることなくCRT表示装置に対し、情報処理装置本体か
ら様々な指示を与えることができるので、要求に対応し
た様々なCRT表示装置制御を安価に実現できる。例え
ば、情報処理装置本体からの指示によりCRT表示装置
を待機モード(省電力モード)にすることにより、CR
T表示装置の消費電力を低減し、或は解像度の複数切替
え、垂直・水平同期周波数制御、画面位置、輝度調整、
コントラスト調整等、多数の制御を行うことができる。
また、上記デジタルデータをCRT表示装置において分
離するためのクロックを情報処理装置本体から与えるこ
とができるので、CRT表示装置自体の回路が簡単にな
り、低コスト、小型化を図る上で有効である。
【図1】本発明に係る表示装置の基本的な構成を示すブ
ロック図である。
ロック図である。
【図2】本発明で使用されるインターフェイス信号のタ
イミングチャートの例を示す図である。
イミングチャートの例を示す図である。
【図3】輝度信号が1本である表示装置の場合のタイミ
ングチャートである。
ングチャートである。
【図4】輝度信号が2本以上ある表示装置の場合のタイ
ミングチャートである。
ミングチャートである。
【図5】図1に示す制御用デジタルデータ分離回路の一
実施例を示す具体的回路図である。
実施例を示す具体的回路図である。
【図6】図1に示す制御用電子回路の一実施例を示すブ
ロック図である。
ロック図である。
【図7】(a) 及び(b) は従来技術の一例を説明するため
の信号波形図である。
の信号波形図である。
【図8】(a) 及び(b) は従来技術の他の一例を説明する
ための信号波形図である。
ための信号波形図である。
1…CRT表示装置、2…情報処理装置本体、3インタ
ーフェイス信号線、11…制御用デジタルデータ分離回
路、12…制御用電子回路、13…CRT、21…nビットシ
フトレジスタ、22…カウンタ、23…スイッチ、31…マイ
クロコンピュータ、32…CRT制御回路、33…ヒータ制
御回路、34…電源。
ーフェイス信号線、11…制御用デジタルデータ分離回
路、12…制御用電子回路、13…CRT、21…nビットシ
フトレジスタ、22…カウンタ、23…スイッチ、31…マイ
クロコンピュータ、32…CRT制御回路、33…ヒータ制
御回路、34…電源。
Claims (4)
- 【請求項1】 同期信号線と複数本の画像データ信号線
を含むインターフェイス信号線を備えたCRT表示装置
の制御において、所望の画像データ信号線のブランキン
グ期間にCRT表示装置を制御するデジタルデータを挿
入し、他の画像データ信号線のブランキング期間にクロ
ック信号を挿入することを特徴とするCRT表示装置の
制御方式。 - 【請求項2】 前記デジタルデータは、前記所望の画像
データ信号線のブランキング期間中に、複数のデジタル
データを等時間間隔で挿入することを特徴とする請求項
1記載のCRT表示装置の制御方式。 - 【請求項3】 前記デジタルデータは、CRT表示装置
の消費電力を制御するデータとし、必要に応じてCRT
表示装置を待機モードにすることを特徴とする請求項1
または2記載のCRT表示装置の制御方式。 - 【請求項4】 前記デジタルデータは、CRT表示装置
の垂直同期周波数、水平同期周波数、画面位置、輝度、
コントラスト、電源を制御するデータのうち少なくとも
一つを含み、該含まれたデータによりCRT表示装置の
制御を行うことを特徴とする請求項1、2または3記載
のCRT表示装置の制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07304293A JP3290744B2 (ja) | 1993-03-08 | 1993-03-08 | Crt表示装置の制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07304293A JP3290744B2 (ja) | 1993-03-08 | 1993-03-08 | Crt表示装置の制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06259049A JPH06259049A (ja) | 1994-09-16 |
JP3290744B2 true JP3290744B2 (ja) | 2002-06-10 |
Family
ID=13506922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07304293A Expired - Fee Related JP3290744B2 (ja) | 1993-03-08 | 1993-03-08 | Crt表示装置の制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3290744B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307839A (ja) | 1996-05-09 | 1997-11-28 | Fujitsu Ltd | 表示装置および該表示装置の駆動方法並びに駆動回路 |
JP3505038B2 (ja) * | 1996-06-21 | 2004-03-08 | 株式会社 日立ディスプレイズ | ディスプレイ装置およびコンピュータシステム |
JP3398698B2 (ja) * | 1999-12-08 | 2003-04-21 | エヌイーシーアクセステクニカ株式会社 | 画像表示システム |
JP4741864B2 (ja) * | 2005-03-24 | 2011-08-10 | Necディスプレイソリューションズ株式会社 | 映像表示装置 |
-
1993
- 1993-03-08 JP JP07304293A patent/JP3290744B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06259049A (ja) | 1994-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6273294A (ja) | 画像表示装置 | |
KR19990048690A (ko) | 디티브이의 입력 영상 변환장치 | |
KR100330029B1 (ko) | 표준신호 처리장치 | |
JP3290744B2 (ja) | Crt表示装置の制御方式 | |
JP2003241720A (ja) | 液晶駆動装置 | |
US5633655A (en) | Television image processing apparatus | |
JP3375764B2 (ja) | 字体生成装置 | |
JPH09274475A (ja) | 1台のコンピュータに複数台接続可能な表示装置 | |
JPH1023359A (ja) | 表示装置 | |
JPH10148812A (ja) | 液晶表示装置 | |
JP2000305529A (ja) | 液晶モニタ装置及びディスプレイ装置 | |
KR100416786B1 (ko) | 플라즈마 표시장치의 화면저장 및 인쇄장치 | |
JPS59154886A (ja) | 文字放送受信機における表示メモリのアクセス方法 | |
JP3270029B2 (ja) | 画像再生装置及びそれを用いた携帯電子機器 | |
JP4032471B2 (ja) | プリンタ制御回路 | |
JPH08160903A (ja) | ディジタル画像表示方法及び装置 | |
JP2811195B2 (ja) | 表示装置 | |
JPH0792933A (ja) | フラットパネル表示装置 | |
JP3224612B2 (ja) | 同期信号伝送方式 | |
KR100490933B1 (ko) | 디스플레이시스템및영상신호를디스플레이시스템에공급하는방법 | |
WO2002035837A2 (en) | D1 embedded programming interface | |
CN115909988A (zh) | 一种oled时序转换方法及装置 | |
JP2001127826A (ja) | 同期シリアル通信コントローラ | |
JPH06161393A (ja) | 液晶駆動回路 | |
JPH03196183A (ja) | 映像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |