JP2810263B2 - Signal generation means - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、入力信号に位相同期可
能な信号の発生手段に係るものであり、特に映像情報の
再生装置に用いて好適な信号発生手段に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a means for generating a signal which can be phase-synchronized with an input signal, and more particularly to a signal generating means suitable for use in a video information reproducing apparatus.

【０００２】[0002]

【従来の技術】映像信号の再生装置、例えばビデオ．テ
−プ．レコ−ダ（以下ＶＴＲと略す）の機能として、通
常の再生の他に特殊再生がある。特殊再生とは、通常と
は異なった速度で磁気テ−プを走行させて再生を行なう
ものであり、目的に応じてテ−プ走行速度や再生画像の
ノイズの有無等が異なる種々の特殊再生方法が存在す
る。 この様な特殊再生機能を実現する為のサ−ボ手段
の従来の構成を図２に示す。８０は制御信号入力端子、
８１はドラムサ−ボ回路、８２はキャプスタンサ−ボ回
路、８３，８５はモ−タ、８４はモ−タ８３の周波数発
生器（以下ＤＦＧと称する）、８６はモ−タ８５の周波
数発生器（以下ＣＦＧと称する）、８８は回転ドラム、
８７は回転ドラム８８の回転位相を検出するタック信号
発生器（以下ＤＰＧと称する）、８９はビデオヘッド、
９０はコントロ−ル信号ヘッド（以下ＣＴＬヘッドと称
する）、９１は磁気テ−プである。2. Description of the Related Art A video signal reproducing apparatus, for example, video. Tape. As a function of a recorder (hereinafter abbreviated as VTR), there is special reproduction in addition to normal reproduction. The special reproduction is a reproduction in which a magnetic tape is run at a speed different from the normal speed to perform reproduction, and various special reproductions having different tape running speeds and presence / absence of noise in a reproduced image depending on the purpose. There is a way. FIG. 2 shows a conventional configuration of a servo means for realizing such a special reproduction function. 80 is a control signal input terminal,
81 is a drum servo circuit, 82 is a capstan servo circuit, 83 and 85 are motors, 84 is a frequency generator of motor 83 (hereinafter referred to as DFG), 86 is a frequency generator of motor 85 (Hereinafter referred to as CFG), 88 is a rotating drum,
87 is a tack signal generator (hereinafter referred to as DPG) for detecting the rotation phase of the rotating drum 88, 89 is a video head,
Reference numeral 90 denotes a control signal head (hereinafter referred to as a CTL head), and reference numeral 91 denotes a magnetic tape.

【０００３】図２において、ビデオヘッド８９は回転ド
ラム８８に取り付けられていて、モ−タ８３により回転
ドラム８８と共に回転し、磁気テ−プ上の映像情報を読
み出す。ＣＴＬヘッド９０は磁気テ−プ９１の長手方向
に記録されたコントロ−ル信号（以下ＣＴＬ信号と称す
る）を検出する。ドラムサ−ボ８１は、ＤＰＧ８７から
回転ドラム８８の回転位相を表す信号と、ＤＦＧ８４か
らの回転ドラム８８の回転速度を表す信号と、制御信号
入力端子８０からのサ−ボ手段の基準となる信号（以下
制御信号と称する）を入力し、回転ドラム８８の回転速
度を制御信号の速度に一致させるモ−タ８３の速度制御
を行ない、回転ドラム８８の回転位相を制御信号の所定
の位相に一致させるモ−タ８３の位相制御を行なうこと
により回転ドラム８８の速度及び位相が制御信号により
制御される。又キャプスタンサ−ボ８２は、ＣＴＬヘッ
ド９０からのＣＴＬ信号と、ＣＦＧ８６からのモ−タ８
５の回転速度を表す信号と、制御信号入力端子８０から
の制御信号を入力し、モ−タ８５の回転速度を制御信号
の速度に一致させるモ−タ８５の速度制御を行ない、そ
の後ＣＴＬ信号を制御信号の所定の位相に一致させるモ
−タ８５の位相制御を行なうことにより磁気テ−プの走
行速度が制御信号で制御される。In FIG. 2, a video head 89 is mounted on a rotating drum 88, and is rotated by a motor 83 together with the rotating drum 88 to read image information on a magnetic tape. The CTL head 90 detects a control signal (hereinafter, referred to as a CTL signal) recorded in the longitudinal direction of the magnetic tape 91. The drum servo 81 is a signal representing the rotation phase of the rotating drum 88 from the DPG 87, a signal representing the rotation speed of the rotating drum 88 from the DFG 84, and a signal serving as a reference of the servo means from the control signal input terminal 80 ( (Hereinafter referred to as a control signal), and controls the speed of the motor 83 so that the rotational speed of the rotary drum 88 matches the speed of the control signal, so that the rotational phase of the rotary drum 88 matches the predetermined phase of the control signal. By controlling the phase of the motor 83, the speed and phase of the rotating drum 88 are controlled by a control signal. The capstan servo 82 is provided with a CTL signal from the CTL head 90 and a motor 8 from the CFG 86.
5 and a control signal from a control signal input terminal 80, and controls the speed of the motor 85 so that the rotation speed of the motor 85 matches the speed of the control signal. The motor 85 is controlled in phase by controlling the phase of the motor 85 so as to match the predetermined phase of the control signal.

【０００４】通常再生時に前記各サ−ボの速度制御、位
相制御を行なうことにより、ドラムサ−ボ回路８１とキ
ャプスタンサ−ボ回路８２はビデオヘッド８９から得ら
れる映像情報の同期信号を、制御信号入力端子８０から
の制御信号に同期させると共に、ビデオヘッド８９が磁
気テ−プ上に記録された映像情報のトラックを正確にト
ラッキングするように、モ−タ８３，８５を制御する。
特殊再生時には、制御信号入力端子８０に入力させる通
常再生とは異なる制御信号の周波数及び位相に対して、
上記各サ−ボの速度制御及び位相制御を行なうか、或い
は行なわないかにより、通常再生とは異なるテ−プ走行
速度や再生画像のノイズの有無等が異なる種々の特殊再
生が実現できる構成になっている。上記各サ−ボの速度
制御及び位相制御を行ない、通常再生とは異なる制御信
号の場合には、その制御信号の周期により磁気テ−プの
走行速度が変化し、ビデオヘッド８９からはその制御信
号に同期した磁気テ−プ上に記録した時と同じ連続的な
映像情報が正確に読み出される動作となる。By performing speed control and phase control of each servo during normal reproduction, a drum servo circuit 81 and a capstan servo circuit 82 control a synchronizing signal of video information obtained from a video head 89 by a control signal. The motors 83 and 85 are controlled so as to synchronize with the control signal from the input terminal 80 and to allow the video head 89 to accurately track the track of the video information recorded on the magnetic tape.
At the time of special reproduction, for the frequency and phase of the control signal different from the normal reproduction input to the control signal input terminal 80,
Depending on whether or not the speed control and phase control of each servo are performed, various special reproductions differing in tape running speed and presence / absence of noise in the reproduced image, etc., different from the normal reproduction are realized. Has become. The speed control and phase control of each servo are performed. If the control signal is different from the normal reproduction, the running speed of the magnetic tape changes according to the cycle of the control signal. The same continuous video information as that recorded on the magnetic tape synchronized with the signal is read accurately.

【０００５】ここで映像情報の再生装置の機能として、
再生装置に入力されたビデオ信号や同期信号に同期して
映像情報を再生することが必要とされる場合がある。特
に業務用途や放送用途には必須の機能とされている。入
力されたビデオ信号に同期して通常速度で再生を行なう
場合には、入力ビデオ信号から抽出した信号を制御信号
として用いるか、入力ビデオ信号に同期した信号を作り
それを制御信号とすれば良い。一方、特殊再生を行なう
場合には、入力ビデオ信号とは非同期の信号、あるいは
入力ビデオ信号からその周波数の任意倍の信号を作り、
それを制御信号とすれば良い。この様に、通常の再生時
には入力ビデオに同期した周波数の制御信号をサ−ボ手
段に出力し、特殊再生時には通常の再生時とは異なった
周波数の制御信号をサ−ボ手段に出力するための構成を
図３に示す。Here, the function of the video information reproducing apparatus is as follows.
In some cases, it is necessary to reproduce video information in synchronization with a video signal or a synchronization signal input to a reproduction device. In particular, it is an essential function for business use and broadcast use. When performing playback at a normal speed in synchronization with an input video signal, a signal extracted from the input video signal may be used as a control signal, or a signal synchronized with the input video signal may be generated and used as a control signal. . On the other hand, when performing special reproduction, a signal that is asynchronous with the input video signal or a signal of an arbitrary multiple of the frequency is created from the input video signal,
That may be used as a control signal. In this way, a control signal of a frequency synchronized with the input video is output to the servo means during normal reproduction, and a control signal of a frequency different from that during normal reproduction is output to the servo means during special reproduction. 3 is shown in FIG.

【０００６】図３において、１は映像信号入力端子、２
は外部基準信号生成手段、３は制御信号発生手段、４は
コントロ−ル手段、５は制御信号出力端子である。外部
基準信号生成手段２は、映像信号入力端子１から入力さ
れた映像信号から同期信号を抽出しカラ−フレ−ム信号
を生成して外部基準信号として出力する。コントロ−ル
手段４は磁気テ−プの走行速度に対応した制御信号の周
期を示す外部周期情報と、制御信号を外部基準信号に同
期させるか或いは同期させないかを表すモ−ド信号とを
出力する。制御信号発生手段３では、前記外部基準信号
生成手段２からの外部基準信号と、コントロ−ル手段４
からの外部周期情報とモ−ド信号とを入力し、外部周期
情報に応じた周期でモ−ド信号に応じた位相の制御信号
を出力する。ＶＴＲが通常の再生を行なう場合には、コ
ントロ−ル手段４は外部基準信号と同じ周期となる外部
周期情報と同期を表すモ−ド信号を出力し、制御信号発
生手段３は外部基準信号と位相同期した制御信号を出力
する。ＶＴＲが特殊再生を行なう場合には、コントロ−
ル手段４は磁気テ−プの走行速度に対応した外部周期情
報と非同期を表すモ−ド信号を出力し、制御信号発生手
段３は外部基準信号とは非同期の制御信号を出力する。In FIG. 3, reference numeral 1 denotes a video signal input terminal;
Is an external reference signal generating means, 3 is a control signal generating means, 4 is a control means, and 5 is a control signal output terminal. The external reference signal generating means 2 extracts a synchronizing signal from the video signal input from the video signal input terminal 1, generates a color frame signal, and outputs it as an external reference signal. The control means 4 outputs external cycle information indicating the cycle of the control signal corresponding to the traveling speed of the magnetic tape, and a mode signal indicating whether the control signal is synchronized with the external reference signal. I do. The control signal generating means 3 includes an external reference signal from the external reference signal generating means 2 and a control means 4
, And outputs a control signal having a phase corresponding to the mode signal at a cycle corresponding to the external cycle information. When the VTR performs normal reproduction, the control means 4 outputs external period information having the same period as the external reference signal and a mode signal indicating synchronization, and the control signal generating means 3 outputs the external reference signal and the external reference signal. Outputs a phase-synchronized control signal. If the VTR performs special playback,
The control means 4 outputs an external cycle information corresponding to the traveling speed of the magnetic tape and a mode signal indicating asynchronous, and the control signal generating means 3 outputs a control signal asynchronous with the external reference signal.

【０００７】図４は、制御信号発生手段３における従来
の装置の一例を示すブロック図である。９は外部基準信
号入力端子、１０，１４は分周器、１１は位相比較器、
１２はロ−パスフィルタ、１３は電圧制御発振器である
ＶＣＯ、１５は分周比可変手段、１６はモ−ド信号入力
端子、１７は外部周期情報入力端子、１８は制御信号出
力端子である。位相比較器１１、ロ−パスフィルタ１
２、ＶＣＯ１３、分周比可変手段１５は位相同期ル−プ
回路（ＰＬＬ）を形成している。FIG. 4 is a block diagram showing an example of a conventional device in the control signal generating means 3. 9 is an external reference signal input terminal, 10 and 14 are frequency dividers, 11 is a phase comparator,
12 is a low-pass filter, 13 is a VCO which is a voltage controlled oscillator, 15 is a dividing ratio variable means, 16 is a mode signal input terminal, 17 is an external period information input terminal, and 18 is a control signal output terminal. Phase comparator 11, low-pass filter 1
2. The VCO 13 and the frequency division ratio varying means 15 form a phase locked loop circuit (PLL).

【０００８】図４において、分周比可変手段１５は外部
周期情報入力端子１７からの外部周期情報とモ−ド信号
入力端子１６からのモ−ド信号を入力し、これらの値に
応じて分周比を可変することのできる分周器である。こ
の分周比を変えると、位相比較器１１、ロ−パスフィル
タ１２、ＶＣＯ１３、分周器１４を介して制御信号出力
端子１８から出力させる制御信号の周期が変化する。よ
って分周比可変手段１５の分周比を外部周期情報入力端
子１７からの外部周期情報に応じて、外部基準信号入力
端子９からの外部基準信号に対して、同期あるいは非同
期の制御信号を制御信号出力端子１８に発生できる構成
になっている。In FIG. 4, a dividing ratio variable means 15 receives external period information from an external period information input terminal 17 and a mode signal from a mode signal input terminal 16 and divides the signals in accordance with these values. This is a frequency divider that can change the circumference ratio. When the frequency division ratio is changed, the cycle of the control signal output from the control signal output terminal 18 via the phase comparator 11, the low-pass filter 12, the VCO 13, and the frequency divider 14 changes. Accordingly, the frequency division ratio of the frequency division ratio variable means 15 is controlled in accordance with the external period information from the external period information input terminal 17 to control a synchronous or asynchronous control signal with respect to the external reference signal from the external reference signal input terminal 9. The signal can be generated at the signal output terminal 18.

【０００９】また、制御信号の発生方法の他の従来例と
しては、米国特許４６３５１３８号などに示されている
ものがある。そこでは図５の様な構成により制御信号を
発生させている。図５において２０は外部基準信号信号
入力端子、２１はプログラムカウンタ、２２はカウント
値設定手段、２３は制御信号出力端子である。図６は図
５の各部分の波形を示す図である。図６（Ａ）は外部基
準信号入力端子２０からの外部基準信号、（Ｂ１），
（Ｂ２）はプログラムカウンタ２１の出力である制御信
号である。Another conventional control signal generation method is disclosed in US Pat. No. 4,635,138. There, a control signal is generated by a configuration as shown in FIG. In FIG. 5, reference numeral 20 denotes an external reference signal signal input terminal, 21 denotes a program counter, 22 denotes count value setting means, and 23 denotes a control signal output terminal. FIG. 6 is a diagram showing the waveform of each part in FIG. FIG. 6A shows an external reference signal from the external reference signal input terminal 20, (B1),
(B2) is a control signal which is an output of the program counter 21.

【００１０】図５においてプログラムカウンタ２１は、
外部基準信号入力端子２０からの外部基準信号をトリガ
にして、前もって設定されたカウント値設定手段２２か
らのカウント値までカウントし、制御信号を出力する。
カウント値設定手段２２からのカウント値が一定の時に
は、プログラムカウンタ２１の出力は図６（Ｂ１）に示
す様に図６（Ａ）の外部基準信号に比較して遅れて同期
した制御信号を出力する。また、カウント値設定手段２
２からのカウント値を所定の割合で変化させた時には、
プログラムカウンタ２１の出力は図６（Ｂ２）に示す様
に図６（Ａ）の外部基準信号とは非同期の制御信号を出
力する。このように従来の制御信号発生手段は、入力信
号に対して同期あるいは非同期の出力信号を発生させる
ことができる。In FIG. 5, a program counter 21
Using the external reference signal from the external reference signal input terminal 20 as a trigger, counting is performed up to a preset count value from the count value setting means 22 and a control signal is output.
When the count value from the count value setting means 22 is constant, the output of the program counter 21 outputs a control signal which is delayed and synchronized with respect to the external reference signal of FIG. 6 (A) as shown in FIG. 6 (B1). I do. Also, the count value setting means 2
When the count value from 2 is changed at a predetermined ratio,
As shown in FIG. 6B2, the output of the program counter 21 outputs a control signal that is asynchronous with the external reference signal of FIG. 6A. Thus, the conventional control signal generating means can generate an output signal that is synchronous or asynchronous with respect to the input signal.

【００１１】[0011]

【発明が解決しようとする課題】上記図４に示した従来
例において、特殊再生から通常再生に移行する場合、つ
まり制御信号発生手段の入力信号に対する出力信号の位
相及び周期が、非同期の状態から同期の状態に移行する
時に、出力信号を入力信号にすぐに同期させると、制御
信号の位相および周波数が急変してしまい、制御信号の
周波数及び位相を基準にしているサ−ボ手段の機械的動
作の応答が追従できなくなるために再生画像が乱れてし
まうという問題がある。In the conventional example shown in FIG. 4, when the mode shifts from the special reproduction to the normal reproduction, that is, the phase and the cycle of the output signal with respect to the input signal of the control signal generating means are changed from the asynchronous state. If the output signal is immediately synchronized with the input signal at the time of transition to the synchronization state, the phase and frequency of the control signal change suddenly, and the mechanical means of the servo means based on the frequency and phase of the control signal is used. There is a problem that the reproduced image is disturbed because the response of the operation cannot be followed.

【００１２】また上記図５に示した従来例おいて、特殊
再生から通常再生に移行する場合には、制御信号の周期
が外部基準信号と徐々に一致するように、カウント値設
定手段２２からのカウント値を所定の割合で変化させる
ことにより、制御信号が急変しないようにすることがで
きる。よってこの制御信号をサ−ボ手段に供給してもサ
−ボ手段の機械的動作の応答が追従するので再生画像が
乱れることはない。しかし、プログラムカウンタ２１の
トリガとなる外部基準信号を必要とするので、外部基準
信号が乱れたり無くなったりすると、出力である制御信
号が乱れてしまい、その結果、再生画像が乱れるという
問題がある。In the conventional example shown in FIG. 5, when a transition is made from the special reproduction to the normal reproduction, the count value from the count value setting means 22 is set so that the cycle of the control signal gradually matches the external reference signal. By changing the count value at a predetermined rate, it is possible to prevent the control signal from suddenly changing. Therefore, even if this control signal is supplied to the servo means, the response of the mechanical operation of the servo means follows, and the reproduced image is not disturbed. However, since an external reference signal serving as a trigger of the program counter 21 is required, if the external reference signal is disturbed or disappears, the output control signal is disturbed, and as a result, there is a problem that a reproduced image is disturbed.

【００１３】本発明の目的は、特殊再生時に外部基準信
号の変化に影響されない制御信号を発生させると共に、
特殊再生から通常再生に移行する時に再生画像が乱れな
いように制御信号の位相および周期を制御することがで
きる制御信号発生手段を提供することにある。An object of the present invention is to generate a control signal that is not affected by changes in an external reference signal during special reproduction,
It is an object of the present invention to provide a control signal generating means capable of controlling the phase and cycle of a control signal so that a reproduced image is not disturbed when transitioning from special reproduction to normal reproduction.

【００１４】[0014]

【課題を解決するための手段】上記目的は、周期設定値
に応じた周期の制御信号を出力する制御信号生成手段
と、外部基準信号の位相に対する制御信号の位相の差を
検出し該位相の差を表す信号を出力する位相比較手段
と、該位相比較手段からの位相の差を表す信号と制御信
号の周期及び位相を外部基準信号と同期にするか或いは
非同期にするかを表すモ−ド信号と周期情報とを入力し
前記モ−ド信号が同期を表す時には前記位相の差が所定
の位相でかつ外部基準信号と等しい周期になる様に周期
設定値を出力し前記モ−ド信号が非同期を表す時には周
期情報の値に応じた周期設定値を出力する周期設定値供
給手段とで構成することにより実現できる。The object of the present invention is to provide a control signal generating means for outputting a control signal having a cycle corresponding to a cycle set value, detecting a difference between a phase of the control signal and a phase of an external reference signal, and detecting the phase difference. Phase comparing means for outputting a signal representing the difference, and a mode representing whether the period and phase of the signal representing the phase difference and the control signal from the phase comparing means are synchronized or asynchronous with the external reference signal. When a signal and cycle information are input and the mode signal indicates synchronization, a cycle set value is output so that the phase difference has a predetermined phase and a cycle equal to the external reference signal, and the mode signal is output. When indicating asynchronous, it can be realized by comprising a cycle setting value supply means for outputting a cycle setting value according to the value of the cycle information.

【００１５】[0015]

【作用】外部基準信号に対して制御信号の周期及び位相
が非同期の状態から同期した状態に移行する場合に、周
期設定値供給手段はサ−ボ手段の応答が乱れない様に徐
々に周期設定値を変化させる。このとき、位相比較手段
からの位相の差を表す信号に応じて、制御信号の周期が
外部基準信号と等しくなった時にその位相の差がある一
定値に収束する様に、周期設定値供給手段は変化させる
周期設定値を決定する。従って本発明による位相同期可
能な信号発生手段においては、外部基準信号に対する制
御信号の周期及び位相を非同期の状態から徐々に同期し
た状態に近づけることが可能であり、ＶＴＲ等の特殊再
生から通常再生に移行する場合にサ−ボ手段の過渡応答
により再生画像が乱れることがない。また、外部基準信
号に対し制御信号が非同期の場合、制御信号の生成に外
部基準信号を用いていない為、外部基準信号が乱れた
り、無くなったりしても制御信号には何ら影響がない。
さらに、外部基準信号に対し制御信号が同期している場
合に、外部基準信号の位相が急変しても、位相比較手段
からの情報を用いて制御信号の位相を徐々に外部基準信
号に同期させることができる。When the cycle and phase of the control signal shift from an asynchronous state to a synchronized state with respect to the external reference signal, the cycle setting value supply means sets the cycle gradually so that the response of the servo means is not disturbed. Change the value. At this time, according to the signal indicating the phase difference from the phase comparing means, when the cycle of the control signal becomes equal to the external reference signal, the period setting value supplying means is set so that the phase difference converges to a certain value. Determines the cycle setting value to be changed. Therefore, in the signal generating means capable of phase synchronization according to the present invention, the period and phase of the control signal with respect to the external reference signal can be gradually shifted from the asynchronous state to the synchronized state. When the operation shifts to step (1), the reproduced image is not disturbed by the transient response of the servo means. Further, when the control signal is asynchronous with respect to the external reference signal, since the external reference signal is not used for generating the control signal, even if the external reference signal is disturbed or lost, the control signal is not affected at all.
Further, when the control signal is synchronized with the external reference signal, even if the phase of the external reference signal changes suddenly, the phase of the control signal is gradually synchronized with the external reference signal using information from the phase comparing means. be able to.

【００１６】[0016]

【実施例】以下、本発明の実施例を図面を用いて説明す
る。なお、同一部分には同一符号を付す。図１は本発明
を実施した制御信号発生手段の基本的な構成を示すブロ
ック図で、９は外部基準信号入力端子、２５は制御信号
生成手段、２６は位相比較手段、２７は周期設定値供給
手段、１６はモ−ド信号入力端子、１７は外部周期情報
入力端子、１８は制御信号出力端子である。図１におい
て、制御信号生成手段２５では、入力された周期設定値
に応じた周期の制御信号を生成し出力する。制御信号は
制御信号出力端子１８から出力されると共に、位相比較
手段２６に供給される。位相比較手段２６では、外部基
準信号入力端子９から入力された外部基準信号と前記制
御信号を入力し、外部基準信号に対する制御信号の位相
の差を検出し、位相の差を表す信号（以下、位相差信号
と称する）を周期設定値供給手段２７に供給する。周期
設定値供給手段２７では位相比較手段２６からの位相差
信号と、モ−ド信号入力端子１６からのモ−ド信号と外
部周期情報入力端子１７からの外部周期情報とを入力
し、モ−ド信号と外部周期情報に従って周期設定値を出
力する。Embodiments of the present invention will be described below with reference to the drawings. The same parts are denoted by the same reference numerals. FIG. 1 is a block diagram showing a basic configuration of a control signal generating means embodying the present invention. 9 is an external reference signal input terminal, 25 is a control signal generating means, 26 is a phase comparing means, and 27 is a cycle set value supply. Means, 16 is a mode signal input terminal, 17 is an external period information input terminal, and 18 is a control signal output terminal. In FIG. 1, a control signal generating means 25 generates and outputs a control signal having a cycle according to the input cycle setting value. The control signal is output from the control signal output terminal 18 and supplied to the phase comparing means 26. The phase comparison means 26 receives the external reference signal input from the external reference signal input terminal 9 and the control signal, detects a difference in phase of the control signal with respect to the external reference signal, and outputs a signal representing the phase difference (hereinafter, referred to as a signal). (Referred to as a phase difference signal) to the cycle set value supply means 27. The cycle setting value supply means 27 inputs the phase difference signal from the phase comparison means 26, the mode signal from the mode signal input terminal 16 and the external cycle information from the external cycle information input terminal 17, and The cycle setting value is output according to the input signal and the external cycle information.

【００１７】モ−ド信号が非同期を表す時には、周期設
定値供給手段２７は、制御信号が外部周期情報の示す周
期と等しい周期になるような周期設定値を出力する。制
御信号生成手段２５は、外部基準信号と無関係に、入力
された周期設定値に応じた周期の制御信号を生成し出力
するので、外部基準信号が乱れても制御信号に影響を受
けることがない。When the mode signal indicates asynchronous, the cycle setting value supply means 27 outputs a cycle setting value such that the control signal has a cycle equal to the cycle indicated by the external cycle information. Since the control signal generation means 25 generates and outputs a control signal having a cycle corresponding to the input cycle setting value irrespective of the external reference signal, the control signal is not affected even if the external reference signal is disturbed. .

【００１８】モ−ド信号が同期を表す時には、周期設定
値供給手段２７は、制御信号が、外部周期情報の示す周
期と等しい周期、すわち外部基準信号と等しい周期にな
るような周期設定値を出力する。ここで、外部基準信号
に対する制御信号の周期または位相の差が所定の値と異
なっている場合、例えば、モ−ド信号が非同期から同期
に移行した時には、周期設定値供給手段２７は周期設定
値を所定の制御手順で変化させ、制御信号が外部基準信
号と等しい周期でかつ位相の差が所定の値となるように
する。外部基準信号と制御信号の周期が大きく異なると
両者間の位相の差の変化が大きくなり、特に両者の周期
が２倍以上異なると位相の差を明確に規定することが出
来なくなって、検出された位相の差を制御に用いること
が出来なくなってしまう。従って、外部基準信号に対し
て周期が異なる制御信号を同期させる場合に、周期設定
値供給手段２７が周期設定値を変化させる手順は、始め
に制御信号が外部基準信号と十分等しい周期になるよう
に周期設定値を変化させる。次に、位相比較手段２６か
らの位相差信号が目的とする値になるように周期設定値
を変化させ、目的の位相差となったところで外部基準信
号と等しい周期になるような周期設定値を出力する。本
実施例による制御信号をＶＴＲのサーボ制御の基準信号
として用いる場合に、サーボ制御の応答が乱れないよう
に、単位時間あたりに変化させる周期設定値の割合を或
る一定値以下に制限すればよい。上記構成とすることに
より発生させる制御信号の周期および位相をサーボ制御
の応答を乱すことなく外部基準信号に同期させることが
できる。When the mode signal indicates synchronization, the cycle setting value supply means 27 sets a cycle setting value such that the control signal has a cycle equal to the cycle indicated by the external cycle information, that is, a cycle equal to the external reference signal. Is output. Here, when the difference of the cycle or phase of the control signal with respect to the external reference signal is different from the predetermined value, for example, when the mode signal shifts from asynchronous to synchronous, the cycle set value supply means 27 sets the cycle set value. Is changed in a predetermined control procedure so that the control signal has the same cycle as that of the external reference signal and the phase difference becomes a predetermined value. If the period of the external reference signal is significantly different from the period of the control signal, the change in the phase difference between the two becomes large. In particular, if the period of the two is different by more than twice, the phase difference cannot be clearly defined, and it is detected. The phase difference cannot be used for control. Therefore, when synchronizing a control signal having a different cycle with the external reference signal, the procedure of changing the cycle set value by the cycle set value supply unit 27 is such that the control signal first has a cycle sufficiently equal to the external reference signal. To change the cycle setting value. Next, the period setting value is changed so that the phase difference signal from the phase comparing means 26 becomes a target value, and a period setting value that becomes a period equal to the external reference signal when the target phase difference is reached is obtained. Output. When the control signal according to the present embodiment is used as a reference signal for the servo control of the VTR, the rate of the cycle set value changed per unit time is limited to a certain fixed value or less so that the response of the servo control is not disturbed. Good. With the above configuration, the period and phase of the generated control signal can be synchronized with the external reference signal without disturbing the response of the servo control.

【００１９】上記周期設定値供給手段２７は以下の動作
を行なうもので実現できる。周期設定値供給手段２７が
出力している周期設定値が外部周期情報の値と一致して
いるかどうか検出し、一致していなければ単位時間あた
りに変化させる周期設定値の割合を或る一定値以下に制
限しつつ一致する方向に周期設定値を増加または減少さ
せる。これにより、外部基準信号に対して同期させる場
合も非同期の場合も所望の周期の制御信号を得ることが
できる。周期設定値が外部周期情報の値と一致していて
モード信号が同期を示す場合には、位相比較手段２６か
らの位相差信号が目的とする値に一致しているかどうか
検出し、一致していなければ周期設定値を微小な量だけ
増加または減少させる。位相差信号が目的とする値に一
致したら再び外部周期情報の値に応じた周期設定値を出
力する。以上の動作手順を示すフローチャートを図７に
示す。また、図７に示すフローチャートに従って処理を
行なう周期設定値供給手段２７の一実施例を図８に示
す。The cycle setting value supply means 27 can be realized by performing the following operation. Detects whether the cycle setting value output by the cycle setting value supply means 27 matches the value of the external cycle information, and if not, sets the ratio of the cycle setting value changed per unit time to a certain constant value. The period setting value is increased or decreased in the matching direction while limiting as follows. As a result, a control signal having a desired cycle can be obtained regardless of whether the control signal is synchronized with the external reference signal or asynchronously. When the cycle setting value matches the value of the external cycle information and the mode signal indicates synchronization, it is detected whether or not the phase difference signal from the phase comparing means 26 matches the target value. If not, the cycle set value is increased or decreased by a minute amount. When the phase difference signal matches the target value, a cycle setting value according to the value of the external cycle information is output again. FIG. 7 is a flowchart showing the above operation procedure. FIG. 8 shows an embodiment of the cycle setting value supply means 27 which performs processing according to the flowchart shown in FIG.

【００２０】図８において、１２０、１２５は比較回
路、１２１はＡＮＤ回路、１２２は周期設定値を出力す
るためのカウンタ回路、１２３、１２６はスイッチ回
路、１２４はカウンタ回路１２２からの周期設定値を外
部周期情報と同一のデータ様式に変換するための周期デ
ータ変換手段である。比較回路１２０は、端子１７から
の外部周期情報と、周期設定値を周期データ変換手段１
２４により変換した値との大小を比較してその結果を出
力する。カウンタ回路１２２は、比較回路１２０からの
比較結果が、外部周期情報に対して大きければカウント
値を下げ、小さければカウント値を上げ、等しければカ
ウントを停止するよう動作する。従って、カウンタ回路
１２２の出力は外部周期情報に対応した周期設定値にな
るよう制御される。また、カウンタ回路１２２に入力さ
れているクロックによってカウント動作を行なうので、
単位時間当たりに変化するカウント値の大きさ、即ち周
期設定値の変化の割合をクロックの周波数により制限す
ることができる。比較回路１２５は端子３１からの位相
差信号と設定値を比較し、スイッチ回路１２６を制御す
る。スイッチ１２６は、位相差が設定値に等しいことを
示す場合は同期時の外部周期情報に対応した周期設定値
Ｎを選択し、位相差が設定値より小さいことを示す場合
には位相差が大きくなるような周期設定値Ｎ＋ａを選択
し、位相差が設定値より大きいことを示す場合には位相
差が小さくなるような周期設定値Ｎ−ａを選択する。従
って、スイッチ回路１２３がスイッチ回路１２６の出力
を選択している場合は、制御信号発生手段から出力され
る制御信号の位相が一定となるようにコントロールされ
る。In FIG. 8, reference numerals 120 and 125 denote comparison circuits, 121 denotes an AND circuit, 122 denotes a counter circuit for outputting a cycle set value, 123 and 126 denote switch circuits, and 124 denotes a cycle set value from the counter circuit 122. This is a period data conversion unit for converting the data into the same data format as the external period information. The comparison circuit 120 converts the external cycle information from the terminal 17 and the cycle set value into the cycle data
24 and compares the value with the value converted and outputs the result. The counter circuit 122 operates to decrease the count value if the comparison result from the comparison circuit 120 is larger than the external period information, increase the count value if smaller, and stop the count if equal. Therefore, the output of the counter circuit 122 is controlled to have a cycle set value corresponding to the external cycle information. In addition, since the count operation is performed by the clock input to the counter circuit 122,
The magnitude of the count value that changes per unit time, that is, the rate of change of the cycle set value, can be limited by the clock frequency. The comparison circuit 125 compares the phase difference signal from the terminal 31 with the set value, and controls the switch circuit 126. The switch 126 selects the cycle set value N corresponding to the external cycle information at the time of synchronization when the phase difference is equal to the set value, and increases the phase difference when the phase difference is smaller than the set value. The cycle set value N + a is selected, and when the phase difference is larger than the set value, the cycle set value Na is selected so that the phase difference becomes smaller. Therefore, when the switch circuit 123 selects the output of the switch circuit 126, the control is performed so that the phase of the control signal output from the control signal generating means is constant.

【００２１】ここで、ＡＮＤ回路１２１は端子１６から
のモード信号が同期を示すことと比較回路１２０の出力
が等しいことの論理積をとり、スイッチ回路１２３を制
御する。即ち、モード信号が同期を示し、かつ、周期設
定値が外部周期情報に対応した値に等しい場合にのみス
イッチ回路１２３はスイッチ回路１２６の出力を選択
し、それ以外の場合はカウンタ回路１２２の出力を選択
する。従って、処理周期設定値が外部周期情報の値と一
致していない場合には、単位時間あたりに変化させる周
期設定値の割合を或る一定値以下に制限しつつ一致する
方向に周期設定値を増加または減少させ、周期設定値が
外部周期情報の値と一致していてモード信号が同期を示
す場合には、位相差信号が目的とする値に一致するよう
周期設定値を微小な量だけ増加または減少させ、位相差
信号が目的とする値に一致したら再び外部周期情報の値
に応じた周期設定値を出力するので、図７に示したフロ
ーチャートに従った動作が実現できる。Here, the AND circuit 121 takes the logical product of the fact that the mode signal from the terminal 16 indicates synchronization and the fact that the output of the comparison circuit 120 is equal, and controls the switch circuit 123. That is, the switch circuit 123 selects the output of the switch circuit 126 only when the mode signal indicates synchronization and the cycle set value is equal to the value corresponding to the external cycle information, otherwise, the output of the counter circuit 122 is selected. Select Therefore, when the processing cycle set value does not match the value of the external cycle information, the cycle set value is changed in the direction of matching while limiting the ratio of the cycle set value changed per unit time to a certain fixed value or less. Increase or decrease, and if the period setting matches the value of the external period information and the mode signal indicates synchronization, increase the period setting by a small amount so that the phase difference signal matches the target value. Alternatively, when the phase difference signal matches the target value, the cycle setting value according to the value of the external cycle information is output again, so that the operation according to the flowchart shown in FIG. 7 can be realized.

【００２２】上記図８に示した実施例において、周期設
定値を微小な量だけ増加または減少させて位相差信号を
目的とする値に一致させるが、このとき外部基準信号と
制御信号の位相差が大きいと、周期設定値の増減量によ
っては位相差信号が目的の値に一致するまでに時間がか
かってしまうことになる。周期設定値の増減量を極力大
きくすれば位相の変化量も大きくなり一致するまでの時
間を短縮することができるが、大き過ぎると制御信号の
周期を再び外部周期情報の値に等しくしたときに制御信
号の周期が急変することになり、サーボ制御の応答が乱
れてしまう可能性がある。この問題を解決するには、基
準信号と制御信号の周期が一致した時点で検出された位
相差の値から周期設定値の増減量の最大値（以下、目標
周期情報と称する）を求め、単位時間あたりに変化させ
る周期設定値の割合を或る一定値以下に制限しつつ目標
周期情報まで周期設定値を増加または減少させ、目標周
期情報になったら逆に周期設定値を減少または増加させ
再び外部周期情報の値に等しくする。目標周期情報は周
期設定値が外部周期情報の値に等しくなった時点で位相
差信号が目的とする値に一致するような値とする。周期
設定値供給手段２７を上述のように動作させることによ
り、短時間で制御信号の周期および位相をサーボ制御の
応答を乱すことなく外部基準信号に同期させることがで
きる。以上の動作手順を示すフローチャートを図９に示
す。In the embodiment shown in FIG. 8, the period set value is increased or decreased by a small amount so that the phase difference signal matches the target value. At this time, the phase difference between the external reference signal and the control signal is adjusted. Is large, it takes time until the phase difference signal matches the target value depending on the increase or decrease of the cycle setting value. If the amount of increase or decrease of the cycle set value is made as large as possible, the amount of phase change becomes large and the time until the coincidence can be shortened. The cycle of the control signal changes suddenly, and the response of the servo control may be disturbed. In order to solve this problem, the maximum value of the increase / decrease of the cycle set value (hereinafter referred to as target cycle information) is determined from the value of the phase difference detected at the time when the cycle of the reference signal and the cycle of the control signal coincide with each other. Increase or decrease the cycle set value up to the target cycle information while limiting the ratio of the cycle set value to be changed per time to a certain fixed value or less. Equal to the value of the external period information. The target cycle information has a value such that the phase difference signal matches a target value when the cycle set value becomes equal to the value of the external cycle information. By operating the cycle setting value supply means 27 as described above, the cycle and phase of the control signal can be synchronized with the external reference signal in a short time without disturbing the response of the servo control. FIG. 9 is a flowchart showing the above operation procedure.

【００２３】上記図９に示したフローチャートにおいて
位相差検出手段の精度が悪かったり、位相差の検出周期
が長かったり、位相差信号の情報が時間的に古い情報で
あったりすると、外部周期情報の値と周期情報の値とが
一致した時点で、位相差信号が目的とする位相差になら
なくなる。そこで、ある周期で位相差を監視しながら周
期設定値を変化させるフィ−ドバック制御を行なえば、
前記図９で示した制御手順より正確で早い位相同期が可
能となる。フィードバック制御を行なう場合の動作手順
を示すフローチャートを図１０に示す。In the flowchart shown in FIG. 9, if the accuracy of the phase difference detecting means is poor, the phase difference detection cycle is long, or the information of the phase difference signal is old information in time, the external cycle information When the value matches the value of the period information, the phase difference signal does not become the target phase difference. Therefore, if feedback control is performed to change the cycle set value while monitoring the phase difference at a certain cycle,
Phase synchronization can be performed more accurately and faster than the control procedure shown in FIG. FIG. 10 is a flowchart showing an operation procedure when performing feedback control.

【００２４】また、図９または、図１０に示すフローチ
ャートに従って処理を行なう周期設定値供給手段２７の
一実施例を示すブロック図を図１１に示す。図１１にお
いて、３１は位相差信号入力端子、６６は位相差デ−タ
変換手段、３３は周期情報決定手段、１１４は周期デ−
タ変換手段、１６はモ−ド信号入力端子、１７は外部周
期情報入力端子、３５は周期設定値出力端子である。位
相差信号入力端子３１から入力された位相差信号は、位
相差デ−タ変換手段６６によりその位相差信号の値に対
応した目標周期情報に変換され、周期情報決定手段３３
に供給される。また周期情報決定手段３３にはコントロ
−ル手段４からのモ−ド信号と外部周期情報とがモ−ド
信号入力端子１６、外部周期情報入力端子１７から入力
される。周期情報決定手段３３では、モ−ド信号が非同
期の時には、外部周期情報入力端子１７からの外部周期
情報を出力する。モ−ド信号が同期である時には、上記
図９または、図１０に示した制御手順に従って最終的に
外部基準信号の周期になる周期情報を出力し、かつ位相
差デ−タ変換手段６６からの目標周期情報が所定の値に
なるように、周期情報を制御し出力する。周期デ−タ変
換手段１１４では、周期情報決定手段３３からの周期情
報に応じた制御信号を制御信号生成手段２５が生成する
のに必要な周期設定値に周期情報を変換し、周期設定値
出力端子３５から周期設定値を出力する。図１０に示す
フローチャートに従って処理を行なう周期情報決定手段
３３の具体的な一実施例を示すブロック図を図１２に示
す。図１２において、１７は外部周期情報入力端子、４
０は目標周期情報入力端子、１６はモ−ド信号入力端
子、４１はＯＲ回路、４２はＲＳフリップフロップ、４
３はＡＮＤ回路、４５，４９は比較回路、４６はデータ
ラッチ、４７はクロック入力端子、４８は選択回路、５
０は加算値設定回路、５１は加算器、５３は周期情報出
力端子である。FIG. 11 is a block diagram showing an embodiment of the cycle setting value supply means 27 for performing processing according to the flowchart shown in FIG. 9 or FIG. In FIG. 11, 31 is a phase difference signal input terminal, 66 is phase difference data conversion means, 33 is cycle information determination means, and 114 is cycle data.
Data conversion means, 16 is a mode signal input terminal, 17 is an external cycle information input terminal, and 35 is a cycle set value output terminal. The phase difference signal input from the phase difference signal input terminal 31 is converted into target cycle information corresponding to the value of the phase difference signal by the phase difference data conversion means 66, and the cycle information determination means 33
Supplied to The mode information determining means 33 receives the mode signal from the control means 4 and the external cycle information from the mode signal input terminal 16 and the external cycle information input terminal 17. The cycle information determining means 33 outputs external cycle information from the external cycle information input terminal 17 when the mode signal is asynchronous. When the mode signal is synchronous, cycle information which finally becomes the cycle of the external reference signal is output in accordance with the control procedure shown in FIG. 9 or FIG. The cycle information is controlled and output so that the target cycle information has a predetermined value. The cycle data converter 114 converts the cycle information into a cycle set value required for the control signal generator 25 to generate a control signal corresponding to the cycle information from the cycle information determiner 33, and outputs a cycle set value. The cycle set value is output from the terminal 35. FIG. 12 is a block diagram showing a specific embodiment of the cycle information determining means 33 which performs processing according to the flowchart shown in FIG. In FIG. 12, 17 is an external period information input terminal, 4
0 is a target period information input terminal, 16 is a mode signal input terminal, 41 is an OR circuit, 42 is an RS flip-flop,
3 is an AND circuit, 45 and 49 are comparison circuits, 46 is a data latch, 47 is a clock input terminal, 48 is a selection circuit,
0 is an addition value setting circuit, 51 is an adder, and 53 is a cycle information output terminal.

【００２５】比較回路４９は、外部周期情報入力端子１
７から入力される外部周期情報と、周期情報出力端子５
３に出力されている周期情報との値を比較し、その結果
を選択回路４８の一方の入力とＡＮＤ回路４３に出力す
ると共に、比較結果が一致を示す場合にＲＳフリップフ
ロップ４２をセットする。比較回路４５は、目標周期情
報入力端子４０から入力される目標周期情報と、周期情
報出力端子５３に出力されている周期情報との値を比較
し、その結果を選択回路４８の他方の入力とＡＮＤ回路
４３に出力する。ＡＮＤ回路４３は比較回路４５が等し
いことを示していることと、比較回路４８が等しいこと
を示していることの論理積をとり、ＯＲ回路４１に信号
を出力する。ＯＲ回路４１では、モ−ド信号入力端子１
６を介してＯＲ回路４１に供給されるモ−ド信号が非同
期を表していることと、ＡＮＤ回路４３の出力の論理和
をとり、ＲＳフリツプフロップ４２をリセットする。Ｒ
Ｓフリップフロップ４２は、セット信号が入力されたと
きには出力をセットしてその状態を保持し、リセット信
号が入力されたときには出力をリセットしてその状態を
保持する。但しセット信号とリセット信号が同時に入力
されている場合には、出力は以前の状態を保持するもの
とする。ＲＳフリップフロップ４２の出力がセットされ
ているときには、選択回路４８は比較回路４９の出力信
号を選択し、ＲＳフリップフロップ４２の出力がリセッ
トされているときには、比較回路４５の出力信号を選択
する。選択回路４８の出力は加算値設定回路５０に供給
される。加算値設定回路５０は、選択回路４８の出力で
ある比較回路４５または比較回路４９の比較結果が、等
しいことを示す場合には０を、周期情報出力端子５３に
出力されている周期情報の方が小さいことを示す場合に
は正の一定値を、周期情報の方が大きいことを示す場合
には負の一定値をそれぞれ選択し、加算回路５１に出力
する。加算回路５１では、加算値設定回路５０の出力と
周期情報出力端子５３に出力されている周期情報の値を
加算し、データラッチ４６に供給する。データラツチ４
６は端子４７からのクロックのタイミングで加算回路５
１の出力データを保持し、周期情報として周期情報出力
端子５３、加算回路５１、比較回路４５および比較回路
４９に出力する。加算値設定回路５０で設定されている
値と端子４７からのクロックの周期により、周期情報出
力端子５３に出力される周期情報の時間あたりの変化量
が制限される。The comparison circuit 49 has an external period information input terminal 1
7 and an external cycle information output terminal 5
3 and outputs the result to one input of the selection circuit 48 and the AND circuit 43. If the comparison result indicates a match, the RS flip-flop 42 is set. The comparison circuit 45 compares the value of the target cycle information input from the target cycle information input terminal 40 with the value of the cycle information output to the cycle information output terminal 53, and compares the result with the other input of the selection circuit 48. Output to AND circuit 43. The AND circuit 43 takes the logical product of the fact that the comparison circuit 45 indicates that the comparison circuit 45 is equal and the comparison circuit 48 that indicates that the comparison circuit 48 is equal, and outputs a signal to the OR circuit 41. In the OR circuit 41, the mode signal input terminal 1
The logical sum of the mode signal supplied to the OR circuit 41 via the line 6 and the output of the AND circuit 43 is ORed, and the RS flip-flop 42 is reset. R
The S flip-flop 42 sets the output when the set signal is input and holds the state, and resets the output when the reset signal is input and holds the state. However, when the set signal and the reset signal are input at the same time, the output is assumed to retain the previous state. When the output of the RS flip-flop 42 is set, the selection circuit 48 selects the output signal of the comparison circuit 49. When the output of the RS flip-flop 42 is reset, the selection circuit 48 selects the output signal of the comparison circuit 45. The output of the selection circuit 48 is supplied to an addition value setting circuit 50. When the comparison result of the comparison circuit 45 or the comparison circuit 49, which is the output of the selection circuit 48, indicates that they are equal, the addition value setting circuit 50 sets the value of the cycle information output to the cycle information output terminal 53 to 0. Indicates a small constant value, and if the period information indicates a larger value, a negative constant value is selected and output to the addition circuit 51. The addition circuit 51 adds the output of the addition value setting circuit 50 and the value of the cycle information output to the cycle information output terminal 53 and supplies the result to the data latch 46. Data Latch 4
6 is an adder circuit 5 at the timing of the clock from the terminal 47.
1 is output to the cycle information output terminal 53, the adder circuit 51, the comparator circuit 45, and the comparator circuit 49 as cycle information. The amount of change per cycle of the cycle information output to the cycle information output terminal 53 is limited by the value set by the addition value setting circuit 50 and the cycle of the clock from the terminal 47.

【００２６】ここで、モード信号が非同期を示し、周期
情報が外部周期情報に一致していない場合を考える。モ
ード信号が非同期を示しているのでＯＲ回路４１はＲＳ
フリップフロップ４２をリセットし、その結果、選択回
路４８は比較回路４９の出力を選択する。加算値設定回
路５０は、選択回路４８を介して入力される比較回路４
９の比較結果に応じて正または負の一定値を選択し、加
算回路５１に出力する。加算回路５１は、データラッチ
４６の動作タイミングに従って出力される周期情報に加
算値設定回路５０の出力を繰返し加算することにより、
周期設定値を外部周期設定値に等しくなるまで徐々に近
付けていく。従ってモード信号が非同期を示す場合に
は、周期情報が外部周期情報に徐々に一致するよう動作
する。Here, consider a case where the mode signal indicates asynchronous and the period information does not match the external period information. Since the mode signal indicates asynchronous, the OR circuit 41
The flip-flop 42 is reset, and as a result, the selection circuit 48 selects the output of the comparison circuit 49. The addition value setting circuit 50 is provided with the comparison circuit 4 input via the selection circuit 48.
A positive or negative constant value is selected according to the comparison result of No. 9 and output to the adding circuit 51. The addition circuit 51 repeatedly adds the output of the addition value setting circuit 50 to the cycle information output according to the operation timing of the data latch 46,
The cycle set value is gradually approached until it becomes equal to the external cycle set value. Therefore, when the mode signal indicates asynchronous, the operation is performed so that the cycle information gradually matches the external cycle information.

【００２７】次にモード信号が非同期から同期を示す状
態に移行した場合を考える。Next, consider the case where the mode signal shifts from asynchronous to synchronous.

【００２８】第一の場合として、周期情報が外部周期情
報に一致していて、かつ、目標周期情報にも一致してい
る場合は、比較回路４９はＲＳフリップフロップ４２を
セットし、比較回路４５はＡＮＤ回路４３およびＯＲ回
路４１を介してＲＳフリップフロップ４２をリセットす
る。しかし、以前の状態がモード信号が非同期で、ＲＳ
フリップフロップ４２はリセットされていたのでリセッ
トの状態を保持する。従って、選択回路４８は比較回路
４９の出力を選択したままとなり、周期情報は外部周期
情報および目標周期情報に等しい値を保ち続ける。In the first case, when the cycle information matches the external cycle information and also matches the target cycle information, the comparison circuit 49 sets the RS flip-flop 42 and sets the comparison circuit 45 Resets the RS flip-flop 42 via the AND circuit 43 and the OR circuit 41. However, the previous state is that the mode signal is asynchronous and RS
Since the flip-flop 42 has been reset, it holds the reset state. Accordingly, the selection circuit 48 keeps selecting the output of the comparison circuit 49, and the cycle information keeps a value equal to the external cycle information and the target cycle information.

【００２９】第二の場合として、周期情報が外部周期情
報と異なっていた場合は、ＲＳフリップフロップ４２は
セットもリセットもされないので以前の出力状態である
リセットの状態を保持する。従って、非同期の場合と同
様に周期情報は徐々に外部周期情報に一致するよう変化
する。周期情報が外部周期情報に一致したら、比較回路
４９はＲＳフリップフロップ４２をセットし、その結
果、選択回路４８は比較回路４５の出力を選択する。周
期情報が目標周期情報に一致していれば比較回路４５は
等しいことを示す信号を加算値設定回路５０に出力する
ので周期情報は外部周期情報および目標周期情報に等し
い値を保ち続ける。周期情報が目標周期情報に一致して
いなければ比較回路４５は異なっていることを示す信号
を加算値設定回路５０に出力するので周期情報は目標周
期情報に等しい値に徐々に近づくよう変化する。さら
に、目標周期情報は、位相差が設定値と一致していると
きに外部周期情報に等しい値となるよう選んでいるの
で、周期情報は外部周期情報に等しい値に収束してい
く。このとき、比較回路４９はＲＳフリップフロップ４
２のセットを解除するがリセットもされていないのでＲ
Ｓフリップフロップ４２はセットされたままとなる。周
期情報が目標周期情報および外部周期情報に一致した
ら、比較回路４５はＡＮＤ回路４３とＯＲ回路４１を介
してＲＳフリップフロップ４２をリセットし、その結
果、選択回路４８は比較回路４９の出力を選択する。以
上述べたように、本実施例では制御信号の周期および位
相を急激に変化させることなく、かつ、短時間で外部基
準信号に同期させることができる。In the second case, when the cycle information is different from the external cycle information, the RS flip-flop 42 is not set or reset, and holds the reset state which is the previous output state. Therefore, the cycle information gradually changes to coincide with the external cycle information as in the case of asynchronous operation. When the cycle information matches the external cycle information, the comparison circuit 49 sets the RS flip-flop 42, and as a result, the selection circuit 48 selects the output of the comparison circuit 45. If the cycle information matches the target cycle information, the comparison circuit 45 outputs a signal indicating the same to the addition value setting circuit 50, so that the cycle information keeps a value equal to the external cycle information and the target cycle information. If the cycle information does not match the target cycle information, the comparison circuit 45 outputs a signal indicating the difference to the addition value setting circuit 50, so that the cycle information changes so as to gradually approach a value equal to the target cycle information. Further, since the target period information is selected to have a value equal to the external period information when the phase difference matches the set value, the period information converges to a value equal to the external period information. At this time, the comparison circuit 49 sets the RS flip-flop 4
Releasing the set of 2 but not resetting
The S flip-flop 42 remains set. When the cycle information matches the target cycle information and the external cycle information, the comparison circuit 45 resets the RS flip-flop 42 via the AND circuit 43 and the OR circuit 41. As a result, the selection circuit 48 selects the output of the comparison circuit 49. I do. As described above, in this embodiment, the control signal can be synchronized with the external reference signal in a short time without abruptly changing the cycle and phase of the control signal.

【００３０】図１２に示した実施例において、端子４７
からのクロックの周期を外部基準信号の周期と等しくす
ることにより、端子５３から出力される周期情報のタイ
ミングを目標周期情報のタイミングに一致させることが
でき、より正確な制御が可能となる。In the embodiment shown in FIG.
By making the cycle of the clock signal from the external control signal equal to the cycle of the external reference signal, the timing of the cycle information output from the terminal 53 can be made to coincide with the timing of the target cycle information, and more accurate control becomes possible.

【００３１】図８および、図１２に示した実施例では、
全てハードウェアによる処理で周期設定値供給手段２７
を実現していたが、マイクロコンピュータとソフトウェ
アで図７、図９、図１０に示したフローチャートの処理
手順を実行するよう構成してもよい。このように構成し
た周期設定値供給手段２７を含む制御信号発生手段の一
実施例を図１３に示す。図１３において、マイクロコン
ピュ−タ１１５は図７、図９または図１０に示したフロ
ーチャートに従って動作をするプログラムが入力された
マイクロコンピュ−タである。マイクロコンピュ−タ１
１５には位相差比較手段２６からの位相差信号とモ−ド
信号入力端子１６からのモ−ド信号と外部周期情報入力
端子１７からの外部周期情報とが供給され図７、図９ま
たは図１０の動作手順に従って周期設定値を、制御信号
生成手段２５に供給する。上記図８、図１２および図１
３に示した実施例において、モード信号が同期を示す場
合に常に位相差信号が目的とする値に一致するよう周期
設定値を制御していたが、モード信号が非同期から同期
に移行した場合にのみ位相差信号を用いて周期設定値を
制御してもよい。In the embodiment shown in FIGS. 8 and 12,
Cycle setting value supply means 27 by processing all by hardware
Was realized, but the processing procedure of the flowcharts shown in FIGS. 7, 9 and 10 may be executed by a microcomputer and software. FIG. 13 shows an embodiment of the control signal generating means including the cycle setting value supplying means 27 configured as described above. In FIG. 13, a microcomputer 115 is a microcomputer to which a program operating according to the flowchart shown in FIG. 7, 9 or 10 has been input. Microcomputer 1
15 is supplied with the phase difference signal from the phase difference comparing means 26, the mode signal from the mode signal input terminal 16 and the external period information from the external period information input terminal 17. The cycle setting value is supplied to the control signal generation means 25 according to the operation procedure of Step 10. FIGS. 8, 12, and 1
In the embodiment shown in FIG. 3, the cycle setting value is controlled so that the phase difference signal always matches the target value when the mode signal indicates synchronization. The cycle setting value may be controlled using only the phase difference signal.

【００３２】ここで、ＶＴＲの制御信号発生手段に適用
する時の一例として、入力される外部基準信号には１５
Ｈｚのカラ−フレ−ム信号を、１フィールド当たりの周
期情報の変化量には０．１％を、外部基準信号に対する
同期時の制御信号の位相差には０度を、位相差デ−タ変
換手段３２から出力される目標周期情報には任意の位相
から周期情報の値を変化させ制御信号が外部基準信号の
周期に一致したときに位相差が０度となるような周期情
報の値を用いることができる。また、これらの値は上記
値に限定されるものではなく、他の値を用いても本発明
の効果は何ら変わるところがない。位相差信号を出力す
る位相比較手段２６の一例を図１４に示す。９は外部基
準信号入力端子、６０は制御信号入力端子、６１はカウ
ンタ、６２は逆算手段、６３はラッチ、６４は位相差信
号出力端子である。図１５は図１４の要部信号のタイミ
ングを示す図で、図１５の（Ａ）は外部基準信号入力端
子９から入力される外部基準信号、（Ｂ）は制御信号入
力端子６０から入力される制御信号、（Ｃ）はラッチ６
３からの位相差信号である。Here, as an example of application to the control signal generating means of the VTR, an external reference signal to be inputted has 15
Hz color frame signal, 0.1% for the change amount of the period information per field, 0 degree for the phase difference of the control signal at the time of synchronization with the external reference signal, and phase difference data. The target period information output from the conversion means 32 includes a value of the period information that changes the value of the period information from an arbitrary phase so that the phase difference becomes 0 degree when the control signal matches the period of the external reference signal. Can be used. Further, these values are not limited to the above values, and the effect of the present invention is not changed even if other values are used. FIG. 14 shows an example of the phase comparison means 26 for outputting a phase difference signal. 9 is an external reference signal input terminal, 60 is a control signal input terminal, 61 is a counter, 62 is an inverse calculating means, 63 is a latch, and 64 is a phase difference signal output terminal. FIG. 15 is a diagram showing the timing of the main signal in FIG. 14. FIG. 15 (A) is an external reference signal input from the external reference signal input terminal 9, and FIG. 15 (B) is input from the control signal input terminal 60. Control signal, (C) is latch 6
3 is a phase difference signal.

【００３３】図１４において、制御信号入力端子６０か
ら入力された制御信号はカウンタ６１に供給される。ま
たカウンタ６１には外部基準信号入力端子９からの外部
基準信号が供給される。カウンタ６１では、外部基準信
号の立上り（図１５（Ａ）のｔ１）からカウントを開始
し、制御信号の立ち下がり（図１５（Ｂ）のｔ２）でカ
ウントを終了し、カウント数を出力する。逆算手段６２
では、カウンタ６１からのカウント数を逆算して、位相
差信号（図１５（Ｂ）のＰＨ２）を出力する。ラッチ６
３では、逆算手段６２からの位相差信号を外部基準信号
の立上りで保持し、位相差信号出力端子６４から位相差
信号を出力する。In FIG. 14, a control signal input from a control signal input terminal 60 is supplied to a counter 61. The counter 61 is supplied with an external reference signal from the external reference signal input terminal 9. The counter 61 starts counting when the external reference signal rises (t1 in FIG. 15A), ends counting when the control signal falls (t2 in FIG. 15B), and outputs the count number. Back calculation means 62
Then, the count number from the counter 61 is calculated backward, and a phase difference signal (PH2 in FIG. 15B) is output. Latch 6
In step 3, the phase difference signal from the back calculation means 62 is held at the rising edge of the external reference signal, and the phase difference signal is output from the phase difference signal output terminal 64.

【００３４】以上述べてきた実施例における制御信号生
成手段２５の一例を図１６に示す。図１６において、制
御信号生成手段２５はプログラムカウンタにより構成さ
れ、周期設定値供給手段２７からの周期設定値がカウン
ト数となり、カウント数の変化により出力の制御信号の
周期が変化する。以上の実施例は、ＶＴＲの制御信号発
生手段に適用する時の一例としてであるが、これ以外の
システムのための信号発生手段においても適用可能であ
り、特に位相の制御を必要とするシステムに有効に機能
する。FIG. 16 shows an example of the control signal generating means 25 in the embodiment described above. In FIG. 16, the control signal generation means 25 is constituted by a program counter, and the cycle set value from the cycle set value supply means 27 becomes the count number, and the cycle of the output control signal changes according to the change in the count number. The above embodiment is an example when applied to the control signal generating means of the VTR, but can also be applied to signal generating means for other systems, and particularly to a system requiring phase control. Works effectively.

【００３５】[0035]

【発明の効果】本発明によれば、外部基準信号の位相に
対して発生させる制御信号の位相を制御でき、また制御
信号を基準にして動作するシステムが必要とする応答の
速さに応じて、制御信号の周期および位相を制御でき
る。よって制御信号をサ−ボ制御に用いる場合、特殊再
生時には外部基準信号の変化に影響されずに安定した制
御信号を発生できる。また、特殊再生から通常再生に移
行する時には再生画像が乱れないという効果がある。According to the present invention, the phase of the control signal generated with respect to the phase of the external reference signal can be controlled, and the response speed required by the system operating on the basis of the control signal can be controlled. , The period and phase of the control signal can be controlled. Therefore, when the control signal is used for servo control, a stable control signal can be generated during special reproduction without being affected by changes in the external reference signal. In addition, there is an effect that the reproduced image is not disturbed when shifting from the special reproduction to the normal reproduction.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例を示す図である。FIG. 1 is a diagram showing one embodiment of the present invention.

【図２】特殊再生機能を実現する為のサ−ボ手段の従来
の構成を示す図である。FIG. 2 is a diagram showing a conventional configuration of servo means for realizing a special reproduction function.

【図３】従来の装置の一例を示すブロック図である。FIG. 3 is a block diagram showing an example of a conventional device.

【図４】図３の制御信号発生手段の従来の装置の一例を
示すブロック図である。FIG. 4 is a block diagram showing an example of a conventional device of the control signal generating means of FIG. 3;

【図５】図３の制御信号発生手段の従来の装置の一例を
示すブロック図である。FIG. 5 is a block diagram showing an example of a conventional device of the control signal generating means of FIG. 3;

【図６】図５の各部の波形を示す図である。FIG. 6 is a diagram showing waveforms at various parts in FIG. 5;

【図７】図１の周期設定値供給手段の動作手順を示すフ
ロ−チャ−トFIG. 7 is a flowchart showing the operation procedure of the cycle setting value supply means of FIG. 1;

【図８】図７に示すフローチャートに従って処理を行な
う周期設定値供給手段の一実施例を示す図である。FIG. 8 is a diagram showing an embodiment of a cycle setting value supply means for performing a process according to the flowchart shown in FIG. 7;

【図９】図１の周期設定値供給手段の動作手順を示すフ
ロ−チャ−トFIG. 9 is a flowchart showing an operation procedure of the cycle setting value supply means of FIG. 1;

【図１０】図１の周期設定値供給手段の動作手順を示す
フロ−チャ−トFIG. 10 is a flowchart showing an operation procedure of the cycle setting value supply means of FIG. 1;

【図１１】図１の周期設定値供給手段の一実施例を示す
ブロック図である。FIG. 11 is a block diagram showing one embodiment of a cycle set value supply unit of FIG. 1;

【図１２】図１１の周期情報決定手段の一実施例を示す
ブロック図である。FIG. 12 is a block diagram showing one embodiment of a period information determining means of FIG. 11;

【図１３】図７、図９、図１０に示すフローチャートに
従って処理を行なう周期設定値供給手段を含む制御信号
発生手段の一実施例を示す図である。FIG. 13 is a diagram showing an embodiment of a control signal generating means including a cycle set value supplying means for performing processing according to the flowcharts shown in FIGS. 7, 9 and 10;

【図１４】図１の位相比較手段の一実施例を示すブロッ
ク図である。FIG. 14 is a block diagram showing one embodiment of the phase comparing means of FIG. 1;

【図１５】図１４の要部信号のタイミングを示す図であ
る。FIG. 15 is a diagram showing the timing of the main part signals of FIG. 14;

【図１６】図１の制御信号生成手段の一実施例を示す図
である。FIG. 16 is a diagram showing one embodiment of the control signal generating means of FIG. 1;

【符号の説明】[Explanation of symbols]

２５…制御信号生成手段 ２６…位相比較手段 ２７…周期設定値供給手段 １８…制御信号出力端子 １７…外部周期情報入力端子 １６…モ−ド信号入力端子 ９…外部基準信号入力端子 25 control signal generation means 26 phase comparison means 27 cycle setting value supply means 18 control signal output terminal 17 external cycle information input terminal 16 mode signal input terminal 9 external reference signal input terminal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖口 光太郎 東京都千代田区神田駿河台四丁目６番地 株式会社 日立製作所内 (72)発明者 藤田 浩司 神奈川県横浜市戸塚区吉田町292番地株 式会社 日立製作所映像メディア研究所 内 (72)発明者 新井 英雄 神奈川県横浜市戸塚区吉田町292番地株 式会社 日立製作所映像メディア研究所 内 (58)調査した分野(Int.Cl.⁶，ＤＢ名) G11B 15/467──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kotaro Okiguchi 4-6-6 Kanda Surugadai, Chiyoda-ku, Tokyo Hitachi, Ltd. (72) Inventor Koji Fujita 292 Yoshidacho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture (72) Inventor Hideo Arai 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Hitachi Media and Media Research Laboratories (58) Investigated field (Int.Cl. ⁶ , DB name) G11B 15/467

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】信号発生手段において、周期設定値を入力
し周期設定値に応じた周期の制御信号を出力する制御信
号生成手段と、前記制御信号と外部基準信号を入力し外
部基準信号の位相に対する制御信号の位相の差を検出し
該位相の差を表す信号を出力する位相比較手段と、該位
相比較手段からの位相の差を表す信号と制御信号の周期
及び位相を外部基準信号と同期にするか或いは非同期に
するかを表すモ−ド信号と制御信号の周期を決める外部
周期情報とを入力し前記モ−ド信号が同期を表す時には
制御信号の周期が外部基準信号と等しい周期でかつ前記
位相の差が所定の位相になる様に周期設定値を出力し前
記モ−ド信号が非同期を表す時には前記外部周期情報の
値に応じた周期設定値を出力する周期設定値供給手段と
で構成されることを特徴とする信号発生手段。A signal generating means for inputting a cycle setting value and outputting a control signal having a cycle corresponding to the cycle setting value; a control signal generating means for receiving the control signal and an external reference signal; Phase comparison means for detecting a phase difference of the control signal with respect to the control signal and outputting a signal representing the phase difference, and synchronizing a signal representing the phase difference from the phase comparison means with a cycle and phase of the control signal with an external reference signal And an external cycle information which determines the cycle of the control signal. When the mode signal indicates the synchronization, the cycle of the control signal is equal to the cycle of the external reference signal. And a cycle setting value supply means for outputting a cycle setting value so that the phase difference becomes a predetermined phase, and outputting a cycle setting value according to the value of the external cycle information when the mode signal indicates asynchronous. Consisting of Signal generating means for said. 【請求項２】前記周期設定値供給手段において、前記モ
ード信号が非同期から同期に移行した場合には、前記制
御信号の周期が外部基準信号と等しい周期でかつ前記位
相の差が所定の位相になるように、前記位相差を表す信
号と前記制御信号生成手段に供給している周期設定値を
もとに演算し、移行するための時間幅を伴って周期設定
値を出力することを特徴とする請求項１に記載の信号発
生手段。2. The method according to claim 1, wherein said period setting value supply means includes a step of setting the period of said control signal equal to that of an external reference signal when said mode signal shifts from asynchronous to synchronous. And a signal representing the phase difference so that the phase difference becomes a predetermined phase.
Signal and the cycle setting value supplied to the control signal generating means.
Calculate based on the original and set the cycle with the time width to shift
The signal generating means according to claim 1, wherein the signal generating means outputs a value . 【請求項３】 前記周期設定値供給手段は、前記位相差を
表す信号を入力し、該位相差を表す信号から次の周期情
報の目標である目標周期情報を出力する位相差データ変
換手段と、該目標周期情報と前記モード信号と前記外部
周期情報を入力し、該モード信号が非同期から同期に移
行した場合に、制御信号の周期が外部基準信号と等しい
周期でかつ前記位相の差が所定の位相になるように、前
記目標周期情報と現在出力している周期情報との比較結
果から次に出力すべき周期情報を決定する周期情報決定
手段と、前期周期情報を入力し周期設定値を出力する周
期データ変換手段と、を備えて構成されることを特徴と
する請求項１または２に記載の信号発生手段。 3. A phase difference data conversion means for inputting a signal indicating the phase difference and outputting target cycle information as a target of the next cycle information from the signal indicating the phase difference. Receiving the target cycle information, the mode signal, and the external cycle information, and when the mode signal shifts from asynchronous to synchronous, the cycle of the control signal is equal to the cycle of the external reference signal, and the phase difference is predetermined. Cycle information determining means for determining next cycle information to be output next from the comparison result between the target cycle information and the currently output cycle information so that the phase is equal to 3. The signal generating means according to claim 1, further comprising: a period data converting means for outputting. 【請求項４】 前記周期設定値供給手段において、制御信
号の周期の変化する割合が所定の値以下となる様に前記
周期設定値を変化させることを特徴とする請求項１，２
または３に記載の信号発生手段。 4. A said period setting value supplying means, according to claim 1, 2 rate of change in the period of the control signal is characterized by changing the cycle setting value so as to be a predetermined value or less
Or the signal generating means according to 3. 【請求項５】 前記制御信号生成手段が周期設定値供給手
段からの周期設定値によりカウント数が決定するプログ
ラムカウンタにより構成され、該周期設定値に応じた周
期の制御信号を出力することを特徴とする請求項１，
２，３または４に記載の信号発生手段。 5. The count by the cycle setting value from said control signal generating means periodically setting value supplying means is constituted by a program counter which determines, characterized in that outputs a control signal having a period corresponding to the periodic setpoint Claim 1,
The signal generating means according to 2, 3, or 4. 【請求項６】 モ−ド信号が同期を表す時に、プログラム
カウンタのカウント数を外部基準信号に同期させてセッ
トすることを特徴とする請求項５に記載の信号発生手
段。 6. The signal generating means according to claim 5, wherein when the mode signal indicates synchronization, the count number of the program counter is set in synchronization with the external reference signal. 【請求項７】 前記位相比較手段において、制御信号と外
部基準信号と該外部基準信号に同期したクロックとを入
力し外部基準信号の立上りから制御信号の立下がりまで
のクロック数を数えて該クロック数を出力するカウンタ
と、該カウンタからのクロック数を入力し該クロック数
から逆算して外部基準信号の立ち下がりに対する制御信
号の位相の差を表す信号を出力する逆算回路と、該逆算
回路からの位相の差を表す信号と前記外部基準信号とを
入力し位相の差を表す信号を外部基準信号の立上りでラ
ッチし外部基準信号に同期した位相の差を表す信号を出
力するフリップフロップとで構成されることを特徴とす
る請求項１，２，３，４，５または６に記載の信号発生
手段。 7. The phase comparison means receives a control signal, an external reference signal, and a clock synchronized with the external reference signal, and counts the number of clocks from the rise of the external reference signal to the fall of the control signal to calculate the clock. A counter for outputting a number, a counter for inputting the number of clocks from the counter, back-calculating from the clock number and outputting a signal representing a phase difference of a control signal with respect to a fall of an external reference signal; and And a flip-flop that receives the signal representing the phase difference and the external reference signal, latches the signal representing the phase difference at the rising edge of the external reference signal, and outputs a signal representing the phase difference synchronized with the external reference signal. 7. The signal generating means according to claim 1, wherein the signal generating means is constituted. 【請求項８】 周期設定値供給手段が、マイクロコンピュ
−タとプログラムから成ることを特徴とする請求項１，
２，３，４，５，６または７に記載の信号発生手段。 8. The apparatus according to claim 1, wherein said period setting value supply means comprises a microcomputer and a program.
The signal generating means according to 2, 3, 4, 5, 6, or 7.