JP2808591B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2808591B2 JP2808591B2 JP62299403A JP29940387A JP2808591B2 JP 2808591 B2 JP2808591 B2 JP 2808591B2 JP 62299403 A JP62299403 A JP 62299403A JP 29940387 A JP29940387 A JP 29940387A JP 2808591 B2 JP2808591 B2 JP 2808591B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- electrode
- semiconductor device
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の配線構造に関する。
〔発明の概要〕
本発明は、半導体基体上に、第１の金属層を形成し、
その上に第１の金属層とは材質が異なる第２の金属層を
積層した電極を有する半導体装置において、第１の金属
層の配線パターンを、第２の金属層の配線パターンと同
一にし、第２の金属層が、その面積を第１の金属層の面
積よりも若干大きくすることにより、第１の金属層の側
面を被覆し、第１の金属層をバリアメタル層とすること
により、電極形成の際のアフターコロージヨンの発生を
防止することができるようにしたものである。 〔従来の技術〕 半導体装置の高集積化に伴つて配線のデザインルール
も小さくなり、電極材料中のAlと拡散層のSiとが相互に
溶解しないようにして正常な電気的接続を取るために、
近年電極にバリアメタル構造が採用されてきている。例
えば、Si基体の拡散層上における絶縁層の開口部にバリ
アメタル層となるTi層とTiN層を介してAl電極を形成す
る構造である。第２図のこの電極構造の製法列を示す。
即ち第２図Ａに示すように、Si基体（１）の拡散層
（２）上において絶縁層（４）に形成した開口部（３）
にバリアメタル層（７）となるTi層（５）とTiN層
（６）を介してAl−Si（１％）層（９）を形成した後、
第２図Ｂに示すように、レジスト層（10）をマスクとし
て、塩素系のガスを使用した反応性イオンエツチング
（RIE）を行うことにより電極（11）を形成する。 〔発明が解決しようとする問題点〕 上述した従来構造に係る半導体装置の場合、電極（1
1）を塩素系のガスを使用したRIE工程で形成した後、第
２図Ｂに示すようにレジスト層（10）上に、絶縁層
（４）上及び電極（11）の側壁に残留している塩素又は
塩素化合物が吸湿し、HClを含む液滴（12）が電極（1
1）の側壁部に生じる。そして、AlとTiN又はTiにイオン
化傾向の差がある結果、Al−Si層（９）とTi層（５）又
はTiN層（６）との間に電位差ができて、Alが溶出しア
フターコロージヨンと呼ばれる電極材料の腐食が激しく
発生するという問題点があつた。従来の一般的方法によ
れば、このようなアフターコロージヨンを防止するため
に、バリアメタル構造の電極（11）を塩素系のガスでエ
ツチングした後、フツ素系のガスの放電を起こすことに
より、残留塩素の置換と除去を行ない、更に流水による
洗浄処理を行なつていた。しかしながら、このような手
段を採つても、アフターコロージヨンを完全に防止する
ことは困難であつた。 本発明は、上記問題点を解決することができる半導体
装置を提供するものである。 〔問題点を解決するための手段〕 本発明は、半導体基体（１）上に、第１の金属層
（７）を形成し、その上に第１の金属層（７）とは材質
が異なる第２の金属層（９）を積層した電極を有する半
導体装置において、第１の金属層（７）の配線パターン
が、第２の金属層（９）の配線パターンと同一であり、
第２の金属層（９）が、その面積を第１の金属層（７）
の面積よりも若干大きくすることにより、第１の金属層
（７）の側面を被覆するものであり、第１の金属層
（７）がバリアメタル層であることを特徴とする。 〔作用〕 従来構造に係る半導体装置の製造の際、アフターコロ
ージヨンが発生するのは、AlとTiN及びTiが塩酸液中で
イオン化傾向の差により、起電力を持つということと、
電極（11）の側壁部にAl−Si層（９）/TiN層（６）及び
TiN層（６）/Ti層（５）の界面の露出部が存在して、そ
の露出部に塩素又は塩素化合物が残留し易いということ
が原因である。従つて、本発明により、第１の金属層
（７）を第２の金属層（９）で被覆したことにより、電
極（11）の側面には１種類の金属しか露出しないため、
従来構造のような塩酸液に対する起電力の発生による、
アフターコロージヨンの問題点を解決することができ
る。また、電極（11）の表面が単一の金属層（９）で覆
われているため、従来のように異る金属の界面の露出部
が存在することによつて、塩素又は塩素化合物が残留し
易いということも原因の一つとなつて発生していたアフ
ターコロージヨンの問題点も同時に解決することができ
る。 〔実施例〕 図面を参照して本発明の実施例を製法例と共に説明す
る。 先ず第１図Ａに示すように、Si基体（１）に拡散層
（２）を形成した後、拡散層（２）上に開口部（３）を
有する絶縁層（４）を形成し、次に開口部（３）上にバ
リアメタル層（７）となるTi層（５）とTiN層（６）を
積層して形成する。この後、開口部（３）のバリアメタ
ル層（７）上に所要のパターンのレジスト層（８）を形
成し、これをマスクとしてBCl3／Cl2を主成分とする混
合ガスを用いてバリアメタル層（７）の反応性イオンエ
ツチング（RIE）を行う。 次に第１図Ｂに示すように、レジスト層（８）を除去
して所要パターンのバリアメタル層（７）を得る。 次に第１図Ｃに示すように、全面にAl−Si（１％）層
（９）を形成した後、バリアメタル層（７）を形成した
際のレジスト層（８）より若干面積の大きいレジスト層
（10）をパターニングし、これをマスクにして同じくBC
l3／Cl2を主成分とする混合ガスを使用してAl−Si層
（９）をRIEでエツチングする。 次に第１図Ｄに示すように、レジスト層（10）を除去
してバリアメタル構造の電極（11）を得る。図示するよ
うに、本実施例に係る電極構造によれば、電極（11）の
表面に現れている金属層は、Al−Si層（９）のみであ
る。 なお、バリアメタル層（７）は、上記実施例の他に例
えばTi/TiW等、また電極金属はAl、Al−Si−Cu等を使用
することもできる。バリアメタル層（７）のエツチング
は、上記実施例の他にフツ素を含むガス系を使用したエ
ツチング、希ガスによるイオンミリング等により行うこ
ともできる。所要パターンのレジスト層（８），（10）
を形成するためのリングラフイ工程で、通常大きさの異
なる２種類のマスクを使用するが、大きい方のマスクを
使用して、大きめのレジスト層を形成し、露光時間、現
像時間を調節してレジスト層を所望の小さいパターンに
変更することもできる。 〔発明の効果〕 本発明によれば、電極の表面に現れる金属層は、１種
類だけであるため、電極形成の際、イオン化傾向の差に
基づくアフターコロージヨンの発生がなくなり、加えて
異る金属層の界面が側壁部に露出しないため、エツチン
グ用ガスの残留を最小限に抑えることができる。また、
電極の側面にバリアメタル層が露出しない構成であるた
め、電極となる金属層のエツチングが２種類の金属層の
エツチングと比べて容易になる。更に、バリアメタル層
で使用する金属そのものの変更はないため、電気的な特
性は従来構造のものと同じである。
その上に第１の金属層とは材質が異なる第２の金属層を
積層した電極を有する半導体装置において、第１の金属
層の配線パターンを、第２の金属層の配線パターンと同
一にし、第２の金属層が、その面積を第１の金属層の面
積よりも若干大きくすることにより、第１の金属層の側
面を被覆し、第１の金属層をバリアメタル層とすること
により、電極形成の際のアフターコロージヨンの発生を
防止することができるようにしたものである。 〔従来の技術〕 半導体装置の高集積化に伴つて配線のデザインルール
も小さくなり、電極材料中のAlと拡散層のSiとが相互に
溶解しないようにして正常な電気的接続を取るために、
近年電極にバリアメタル構造が採用されてきている。例
えば、Si基体の拡散層上における絶縁層の開口部にバリ
アメタル層となるTi層とTiN層を介してAl電極を形成す
る構造である。第２図のこの電極構造の製法列を示す。
即ち第２図Ａに示すように、Si基体（１）の拡散層
（２）上において絶縁層（４）に形成した開口部（３）
にバリアメタル層（７）となるTi層（５）とTiN層
（６）を介してAl−Si（１％）層（９）を形成した後、
第２図Ｂに示すように、レジスト層（10）をマスクとし
て、塩素系のガスを使用した反応性イオンエツチング
（RIE）を行うことにより電極（11）を形成する。 〔発明が解決しようとする問題点〕 上述した従来構造に係る半導体装置の場合、電極（1
1）を塩素系のガスを使用したRIE工程で形成した後、第
２図Ｂに示すようにレジスト層（10）上に、絶縁層
（４）上及び電極（11）の側壁に残留している塩素又は
塩素化合物が吸湿し、HClを含む液滴（12）が電極（1
1）の側壁部に生じる。そして、AlとTiN又はTiにイオン
化傾向の差がある結果、Al−Si層（９）とTi層（５）又
はTiN層（６）との間に電位差ができて、Alが溶出しア
フターコロージヨンと呼ばれる電極材料の腐食が激しく
発生するという問題点があつた。従来の一般的方法によ
れば、このようなアフターコロージヨンを防止するため
に、バリアメタル構造の電極（11）を塩素系のガスでエ
ツチングした後、フツ素系のガスの放電を起こすことに
より、残留塩素の置換と除去を行ない、更に流水による
洗浄処理を行なつていた。しかしながら、このような手
段を採つても、アフターコロージヨンを完全に防止する
ことは困難であつた。 本発明は、上記問題点を解決することができる半導体
装置を提供するものである。 〔問題点を解決するための手段〕 本発明は、半導体基体（１）上に、第１の金属層
（７）を形成し、その上に第１の金属層（７）とは材質
が異なる第２の金属層（９）を積層した電極を有する半
導体装置において、第１の金属層（７）の配線パターン
が、第２の金属層（９）の配線パターンと同一であり、
第２の金属層（９）が、その面積を第１の金属層（７）
の面積よりも若干大きくすることにより、第１の金属層
（７）の側面を被覆するものであり、第１の金属層
（７）がバリアメタル層であることを特徴とする。 〔作用〕 従来構造に係る半導体装置の製造の際、アフターコロ
ージヨンが発生するのは、AlとTiN及びTiが塩酸液中で
イオン化傾向の差により、起電力を持つということと、
電極（11）の側壁部にAl−Si層（９）/TiN層（６）及び
TiN層（６）/Ti層（５）の界面の露出部が存在して、そ
の露出部に塩素又は塩素化合物が残留し易いということ
が原因である。従つて、本発明により、第１の金属層
（７）を第２の金属層（９）で被覆したことにより、電
極（11）の側面には１種類の金属しか露出しないため、
従来構造のような塩酸液に対する起電力の発生による、
アフターコロージヨンの問題点を解決することができ
る。また、電極（11）の表面が単一の金属層（９）で覆
われているため、従来のように異る金属の界面の露出部
が存在することによつて、塩素又は塩素化合物が残留し
易いということも原因の一つとなつて発生していたアフ
ターコロージヨンの問題点も同時に解決することができ
る。 〔実施例〕 図面を参照して本発明の実施例を製法例と共に説明す
る。 先ず第１図Ａに示すように、Si基体（１）に拡散層
（２）を形成した後、拡散層（２）上に開口部（３）を
有する絶縁層（４）を形成し、次に開口部（３）上にバ
リアメタル層（７）となるTi層（５）とTiN層（６）を
積層して形成する。この後、開口部（３）のバリアメタ
ル層（７）上に所要のパターンのレジスト層（８）を形
成し、これをマスクとしてBCl3／Cl2を主成分とする混
合ガスを用いてバリアメタル層（７）の反応性イオンエ
ツチング（RIE）を行う。 次に第１図Ｂに示すように、レジスト層（８）を除去
して所要パターンのバリアメタル層（７）を得る。 次に第１図Ｃに示すように、全面にAl−Si（１％）層
（９）を形成した後、バリアメタル層（７）を形成した
際のレジスト層（８）より若干面積の大きいレジスト層
（10）をパターニングし、これをマスクにして同じくBC
l3／Cl2を主成分とする混合ガスを使用してAl−Si層
（９）をRIEでエツチングする。 次に第１図Ｄに示すように、レジスト層（10）を除去
してバリアメタル構造の電極（11）を得る。図示するよ
うに、本実施例に係る電極構造によれば、電極（11）の
表面に現れている金属層は、Al−Si層（９）のみであ
る。 なお、バリアメタル層（７）は、上記実施例の他に例
えばTi/TiW等、また電極金属はAl、Al−Si−Cu等を使用
することもできる。バリアメタル層（７）のエツチング
は、上記実施例の他にフツ素を含むガス系を使用したエ
ツチング、希ガスによるイオンミリング等により行うこ
ともできる。所要パターンのレジスト層（８），（10）
を形成するためのリングラフイ工程で、通常大きさの異
なる２種類のマスクを使用するが、大きい方のマスクを
使用して、大きめのレジスト層を形成し、露光時間、現
像時間を調節してレジスト層を所望の小さいパターンに
変更することもできる。 〔発明の効果〕 本発明によれば、電極の表面に現れる金属層は、１種
類だけであるため、電極形成の際、イオン化傾向の差に
基づくアフターコロージヨンの発生がなくなり、加えて
異る金属層の界面が側壁部に露出しないため、エツチン
グ用ガスの残留を最小限に抑えることができる。また、
電極の側面にバリアメタル層が露出しない構成であるた
め、電極となる金属層のエツチングが２種類の金属層の
エツチングと比べて容易になる。更に、バリアメタル層
で使用する金属そのものの変更はないため、電気的な特
性は従来構造のものと同じである。
【図面の簡単な説明】
第１図は実施例の製法例の工程図、第２図は従来の製法
例の工程図である。 （１）は基体、（２）は拡散層、（３）は開口部、
（４）は絶縁層、（５）はTi層、（６）はTiN層、
（７）はバリアメタル層、（８），（10）はレジスト
層、（９）はAl−Si層、（11）は電極である。
例の工程図である。 （１）は基体、（２）は拡散層、（３）は開口部、
（４）は絶縁層、（５）はTi層、（６）はTiN層、
（７）はバリアメタル層、（８），（10）はレジスト
層、（９）はAl−Si層、（11）は電極である。
Claims (1)
- (57)【特許請求の範囲】 １．半導体基体上に、第１の金属層を形成し、その上に
第１の金属層とは材質が異なる第２の金属層を積層した
電極を有する半導体装置において、 上記第１の金属層の配線パターンは、上記第２の金属層
の配線パターンと同一であり、 上記第２の金属層は、その面積を上記第１の金属層の面
積よりも若干大きくすることにより、上記第１の金属層
の側面を被覆するものであり、 上記第１の金属層は、バリアメタル層であることを特徴
とする半導体装置。 ２．半導体基体上に、第１の金属層を形成し、その上に
第１の金属層とは材質が異なる第２の金属層を積層した
電極を有する半導体装置において、 上記第１の金属層の配線パターンは、上記第２の金属層
の配線パターンと同一であり、 上記第２の金属層は、その面積を上記第１の金属層の面
積よりも若干大きくすることにより、上記第１の金属層
の側面を被覆するものであり、 上記第１の金属層はバリアメタル層であり、上記第２の
金属層はAlを主成分とする金属層であることを特徴とす
る半導体装置。 ３．半導体基体上に、第１の金属層を形成し、その上に
第１の金属層とは材質が異なる第２の金属層を積層した
電極を有する半導体装置において、 上記第１の金属層の配線パターンは、上記第２の金属層
の配線パターンと同一であり、 上記第２の金属層は、その面積を上記第１の金属層の面
積よりも若干大きくすることにより、上記第１の金属層
の側面を被覆するものであり、 上記第１の金属層はバリアメタル層であり、上記第２の
金属層はAl、Al−SiまたはAl−Si−Cuからなる金属層で
あることを特徴とする半導体装置。 ４．半導体基体上に、第１の金属層を形成し、その上に
第１の金属層とは材質が異なる第２の金属層を積層した
電極を有する半導体装置において、 上記第１の金属層の配線パターンは、上記第２の金属層
の配線パターンと同一であり、 上記第２の金属層は、その面積を上記第１の金属層の面
積よりも若干大きくすることにより、上記第１の金属層
の側面を被覆するものであり、 上記第１の金属層はバリアメタル層であり、上記第２の
金属層はAl−Siからなる金属層であることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62299403A JP2808591B2 (ja) | 1987-11-27 | 1987-11-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62299403A JP2808591B2 (ja) | 1987-11-27 | 1987-11-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01140768A JPH01140768A (ja) | 1989-06-01 |
| JP2808591B2 true JP2808591B2 (ja) | 1998-10-08 |
Family
ID=17872106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62299403A Expired - Fee Related JP2808591B2 (ja) | 1987-11-27 | 1987-11-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808591B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2719143B2 (ja) * | 1988-01-29 | 1998-02-25 | シャープ株式会社 | 半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513194A (ja) * | 1974-06-24 | 1976-01-12 | Fuji Electric Co Ltd | Hinanjudohokojidosetsuteihoho |
| JPS571241A (en) * | 1980-06-03 | 1982-01-06 | Toshiba Corp | Integrated circuit device |
| JPS6027146A (ja) * | 1983-07-22 | 1985-02-12 | Seiko Epson Corp | 半導体装置 |
| JPS61162066U (ja) * | 1985-03-28 | 1986-10-07 | ||
| JPS61224415A (ja) * | 1985-03-29 | 1986-10-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2578759B2 (ja) * | 1985-11-22 | 1997-02-05 | ソニー株式会社 | 半導体装置 |
| JPS62166651U (ja) * | 1986-04-09 | 1987-10-22 |
-
1987
- 1987-11-27 JP JP62299403A patent/JP2808591B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01140768A (ja) | 1989-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300643B2 (ja) | 半導体装置の製造方法 | |
| JP2003133415A (ja) | 半導体素子の導電配線形成方法 | |
| JP3538970B2 (ja) | 配線形成法 | |
| JPH02276248A (ja) | 導電性スタツド及び導線を形成する方法 | |
| US5866947A (en) | Post tungsten etch bank anneal, to improve aluminum step coverage | |
| JP2001148356A (ja) | チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法 | |
| US6271115B1 (en) | Post metal etch photoresist strip method | |
| US6043163A (en) | HCL in overetch with hard mask to improve metal line etching profile | |
| JP2808591B2 (ja) | 半導体装置 | |
| JP2861785B2 (ja) | 半導体装置の配線の形成方法 | |
| US6713397B2 (en) | Manufacturing method of semiconductor device | |
| US5962346A (en) | Fluorine-doped silicate glass hard mask to improve metal line etching profile | |
| JP2858837B2 (ja) | 半導体装置の製造方法 | |
| US6599841B2 (en) | Method for manufacturing a semiconductor device | |
| JP2000232107A (ja) | 半導体装置のパターン形成方法 | |
| JPH0582521A (ja) | 集積回路用の導電性構成体 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JPH05121378A (ja) | 半導体装置の製造方法 | |
| JPH11176805A (ja) | 半導体装置の製造方法 | |
| JP2000124308A (ja) | 半導体装置およびその製造方法 | |
| JPH01115140A (ja) | 半導体装置 | |
| JPH11168072A (ja) | 半導体装置の製造方法 | |
| JPH04266022A (ja) | 半導体装置の製法 | |
| JP2000031270A (ja) | 半導体装置およびその製造方法 | |
| JPH10163323A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |