JPH0758231A - 集積回路収納容器本体 - Google Patents

集積回路収納容器本体

Info

Publication number
JPH0758231A
JPH0758231A JP21911093A JP21911093A JPH0758231A JP H0758231 A JPH0758231 A JP H0758231A JP 21911093 A JP21911093 A JP 21911093A JP 21911093 A JP21911093 A JP 21911093A JP H0758231 A JPH0758231 A JP H0758231A
Authority
JP
Japan
Prior art keywords
integrated circuit
glass
layer
metal plate
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21911093A
Other languages
English (en)
Other versions
JP3330691B2 (ja
Inventor
Kazuyuki Maruyama
和之 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP21911093A priority Critical patent/JP3330691B2/ja
Publication of JPH0758231A publication Critical patent/JPH0758231A/ja
Application granted granted Critical
Publication of JP3330691B2 publication Critical patent/JP3330691B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードフレーム6をガラス5でセラミック基
板1に接着する集積回路収納容器であって、電源リード
に接続されるコンデンサーを内蔵することにより、高速
演算を実行する集積回路チップを搭載するに適した、安
価な、集積回路収納容器本体を提供することを目的とす
る。 【構成】 セラミック基板1の上に、厚膜メタライズ技
術により形成された導電体層2と高誘電率のガラスから
なる誘電ガラス層3とコバール等の金属板4とを積層し
コンデンサーを構成する。リードフレーム6は低誘電率
のガラスからなる封着ガラス層5によりセラミック基板
1に固着する。コンデンサーの導体をなす金属板4は電
源リード6aに、導電体層2は接地リード6bに、それ
ぞれボンディングワイヤ8により接続する。図示せぬ信
号リードがボンディングワイヤ8により集積回路チップ
7に接続されることは勿論である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミック基板の表面に
低融点ガラスなどの封着ガラスによって外部リードフレ
ームを固着した集積回路収納容器本体に関する。
【0002】
【従来の技術】従来のこの種の集積回路収納容器は、サ
ーディップあるいはサークワッド(CERQUAD)と
いわれ、プレス成形された単層のセラミック焼結体にガ
ラス粉末のペーストを塗布、融着し、その部分に外部リ
ードフレームを載置し、前記ガラスを溶融加熱すること
により外部リードフレームをセラミック基板に固着する
ものであった。そして、セラミック基板の中央部に集積
回路チップを搭載して、集積回路チップと外部リードフ
レームとをワイヤーボンディングした後、封着ガラスが
周辺に形成されたセラミック蓋体をセラミック基板に合
わせ、封着ガラスを加熱溶融させることにより気密封着
していた。そして、外部リードフレームの素材には熱膨
張係数がアルミナ等の汎用的セラミックのそれに近いコ
バールや42アロイ等を用いていた。
【0003】
【発明が解決しようとする課題】しかしながら、コバー
ルや42アロイ等はFe、Ni等の強磁性体材料を主成
分とするものであるから、外部リードの自己インダクタ
ンスLが高く、集積回路素子のオン・オフに伴って電源
及び接地リードに電流が流れる際に、自己インダクタン
スLに比例した逆起電力が生ずる。このため、高速演算
時に電源・接地ラインの電位の変動が激しくなるため集
積回路の高速化が困難になるという問題点があった。上
記の問題点を解決するため、メタライズされたグリーン
シートを重ねて作る積層パッケージを用いることが考え
られるが、セラミックの同時焼成技術を用いねばならな
い。同時焼成技術は工程が多いうえ、焼成温度が170
0°Cと高く焼成時間も24時間と長いため、集積回路
収納容器が高価なものになるという問題点があった。
【0004】また、集積回路収納容器の内部にチップコ
ンデンサーを半田等によって取り付けるようにすること
も考えられる(たとえば、米国特許第5134246号
明細書参照)。しかしながら、工程が複雑になり工数が
アップし高価なものになるという問題点があった。本発
明は上記の問題点を解決するためなされたものであり、
その目的とするところは、焼結したセラミック基板にリ
ードフレームをガラスを用いて接着する集積回路収納容
器本体であって、コンデンサーを内蔵し高速演算を実行
する集積回路チップを搭載するに適した、安価な、集積
回路収納容器本体を提供することにある。
【0005】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、セラミック基板と、当該基板上に形成さ
れた導電体層、当該導電体層上に形成された誘電ガラス
層、及び当該誘電ガラス層上に固着された金属板からな
るコンデンサーと、搭載される集積回路に電気的に接続
される外部リードと、前記外部リードを前記基板に固着
する封着ガラスと、を備えることを特徴とする。また、
前記誘電ガラス層を、高誘電率材料とガラスとの複合材
からなる誘電ガラス層とすることが好ましい。
【0006】
【作用】上記のように構成された集積回路収納容器本体
では、導電体層、誘電ガラス層及び金属板からなるコン
デンサーが収納容器の内部に形成され、導電体層及び金
属板を所望の電源や接地リードに接続すれば電源ノイズ
吸収コンデンサーを構成するので、集積回路の高速演算
時の電源・接地ラインの電位の変動を抑制してノイズを
吸収する。上記構成からなる金属板を有するコンデンサ
ーは、メタライズ技術やガラスによる金属板の接着技術
により製造することができるから、同時焼成技術により
製造する場合に比べて、はるかに安価に製造することが
できる。また、誘電ガラス層を高誘電率材料とガラスと
の複合材としたものでは、小さな収納容器内でコンデン
サーの容量をより大きくすることができ、集積回路の高
速演算時のノイズ吸収能力をより高めることができる。
さらに、上記集積回路収納容器本体では、コンデンサー
を内蔵する集積回路収納容器本体をメタライズ技術及び
ガラスによる金属板の接着技術により製造するものであ
るから、焼き付けや融着温度が400〜700°Cと低
く、且つ、焼成時間も30分程度と短くてよいので、安
価に製造できる。
【0007】尚、上記導電層としては厚膜メタライズに
よって形成するのが簡便であるが、蒸着等の薄膜メタラ
イズ及びこれらとメッキとの組合せ、あるいは金属板を
ガラスにて基板に固着することで導電層(下部電極層)
とすることもできる。
【0008】
【実施例】本発明の第1の実施例について図面を参照し
説明する。図1乃至図3は本発明の第1の実施例を示す
ものであり、図1は本発明の集積回路収納容器本体を用
いた集積回路収納容器の断面図、図2及び図3は集積回
路収納容器本体の分解斜視図である。
【0009】本実施例は、サークワッド(CERQUA
D)に類似した構造を持つ集積回路収納容器に本発明が
適用された例を示している。この集積回路収納容器で
は、略正方形をしたセラミック基板1の上に金や銀パラ
ジウム等のペーストを塗布し焼き付けた正方形の導電体
層2が形成されている。金ペースト等は約750°Cで
焼成され導電体層2が形成される。その導電体層2の上
には、中央に正方形の切り欠き(開口)のあるロ字形状
の金属板4が、これと同様の形状の誘電ガラス層3によ
り接着されている。金属板4としては、熱膨張係数が3
〜10×10-6/°Cのもの、例えばコバールとか42
アロイ、42アロイとCuのクラッド材、CuとMoの
クラッド材等が用いられる。金属板4の表面の一部また
は全部はAuメッキ仕上げがなされている。表面仕上げ
はAgメッキあるいはAl蒸着仕上げでもよい。金属板
4にコバールまたは42アロイ、42アロイとCuのク
ラッド材、CuとMoのクラッド材等を用いるのは熱膨
張係数を誘電ガラス層3及びセラミック基板1と略同じ
くするためである。また、これらの表面仕上げはワイヤ
ボンドを可能とするために行うものである。
【0010】誘電ガラス層3としては、比誘電率が高い
もの程好ましいが通常比誘電率が10以上の値を持つ鉛
ガラス系のものが用いられる。一般にガラス封止パッケ
ージ用のガラスとしては、リード相互間の静電容量を小
さくすることを目的として、比誘電率の小さいものを使
用する傾向があった。従って、比誘電率は10〜20程
度のものが多用されている。一方、誘電ガラス層3とし
ては従来の封止ガラスを用いてもよいが比誘電率の高い
ものほど好ましく、20以上の値を持つ高誘電率の鉛ガ
ラス系のものが好適である。ここでは、比誘電率が60
〜70の鉛ガラス系のものを用いた。更に、誘電ガラス
層3には、チタン酸バリウム等の高誘電率材料と鉛ガラ
スとの複合材等により比誘電率を高めたものを用いれば
更に都合が良い。この場合、比誘電率は100以上にな
る。尚、要求される静電容量等によっては、これらより
低い比誘電率のガラスを使用することは何ら問題ない。
【0011】誘電ガラス層3の形成には、導電体層2の
上に中央部に正方形の切り欠き(開口)のあるロ字形状
に誘電ガラスを印刷塗布し、約400°Cで焼き付けを
行うことにより行う。金属板4の固着は、金属板4を誘
電ガラス層3の上に載置し、約450°Cに加熱するこ
とにより行う。金属板4を誘電ガラス層3を使ってセラ
ミック基板1上の導電体層2に接着すると考えてもよ
い。
【0012】次に、図3に示すように、金属板4の上に
は、ワイヤボンディングのため金属板4の内周側の一部
が露出するように、中央の正方形の切り欠き(開口)の
近傍を除くようにして、封着ガラス層5が形成されセラ
ミック基板1の上を覆っている。封着ガラス層5には比
誘電率が低いものほど良く、例えば比誘電率が10〜2
0の低誘電率ガラスが用いられる。封着ガラス層5の形
成には金属板4が接着されたセラミック基板1に、封着
ガラスを中央部に正方形の切り欠き(開口)のあるロ字
形状に印刷塗布し、焼き付けを行って封着ガラス層5を
形成する。
【0013】この封着ガラス層5にリードフレーム6が
固着される。図1では、リードフレーム6のフレーム部
分が省略され、一部のリード6a、6bのみが図示され
ている。リードは内方から外方へ図面の左右方向及び紙
面に垂直な方向に放射状に多数配列されてなり、最外周
部でフレーム部分に連続し一体をなしている(図3参
照)。簡明のため、図面にはリードフレーム6の外部リ
ード6a、6b等が各辺3本しか描かれていないが、実
際には各辺に多数本の外部リードを有するものである。
リードフレーム6の固着は、リードフレーム6を封着ガ
ラス層5の上に載置し約400〜450°Cに加熱する
ことにより行う。これにより集積回路収納容器本体は完
成する。
【0014】以後、完成された集積回路収納容器本体の
金属板4の中央の正方形の切り欠き(開口)により形成
されるキャビテイには、集積回路チップ7が載置され接
着固定される。集積回路チップ7の電源端子はボンディ
ングワイヤ8により金属板4及び電源リード6aに接続
され、接地端子はボンディングワイヤ8により導電体層
2及び接地リード6bに接続される。これにより、金属
板4が電源層をなし、導電体層2が接地層をなす電源コ
ンデンサーとして構成される。集積回路チップ7の多数
の信号端子がそれぞれ図示しない信号リードに接続され
ることは勿論である。
【0015】蓋体9はセラミックで形成され、その周縁
部の下面には封着ガラス層10がグレーズされている。
封着ガラス層10のガラスは封着ガラス層5のガラスと
同じものでもよい。蓋体9をセラミック基板1上に載置
し加熱することにより封着ガラス層10及び封着ガラス
層5を溶着せしめ、蓋体9とセラミック基板1とをガラ
スシールする。次に、外装メッキ及びタイバーカットを
し、集積回路が完成する。尚、上記実施例では、蓋体9
の全体をセラミック体で構成したが、周縁部のみからな
る枠体をセラミックで形成して封着用ガラスでセラミッ
ク基板1に枠体を固着し、コバール等からなる金属蓋を
枠体にAu/Sn合金等でシールするようにしてもよ
い。
【0016】本実施例の集積回路収納容器本体では、リ
ードフレーム6のリード部直下に配設された金属板4、
誘電ガラス層3、導電体層2で電源ノイズ吸収コンデン
サーが形成される。この電源コンデンサーはボンディン
グワイヤ8により集積回路チップ7に直接接続されてい
るから雑音抑制効果が大きい。上記実施例では金属板4
を電源層、導電体層2を接地層としたが極性を逆にして
もなんら差し支えない。いずれにしても、電源ノイズ吸
収コンデンサーは集積回路の高速演算時の電源・接地ラ
インの電位の変動を抑制してノイズを吸収する。
【0017】本実施例の利点について説明する。本実施
例は上記のように、金属板4を誘電ガラス層3で導電体
層2に接着してリードフレーム6の下にコンデンサーを
構成するものであるから、集積回路収納容器内に安価に
ノイズ抑制コンデンサーを形成することができる。ま
た、集積回路チップ7の周辺に広がるリードフレーム6
の下にコンデンサーを形成するので、比較的広い面積の
コンデンサーが構成でき、ノイズ抑制コンデンサーの容
量が大きくなり、また、集積回路の直近でノイズの除去
を行えるので集積回路高速演算時のノイズ抑制効果が大
きくなるという利点がある。また、チップコンデンサー
を収納容器内に取り付ける場合のように場所をとること
もない。さらに、誘電ガラス層3に高誘電率ガラス、更
にはチタン酸バリウム等の高誘電率材料と鉛ガラスとの
複合材を用いたものでは、ノイズ抑制コンデンサーの容
量を大幅に大きくできるという利点がある。また、リー
ドフレーム6の下に電源又は接地と接続した金属板4が
存在するので、信号リード間のクロストークが少なくな
るという付随的な利点がある。
【0018】図4乃至図6は第2の実施例を示し、図4
は分解斜視図、図5は集積回路チップへのボンディング
部分を模式的に示す斜視図、図6は集積回路収納容器の
断面図である。
【0019】本実施例ではリードフレーム16の一部が
コンデンサーを形成する金属板14として兼用されてい
る点にその構成上の特徴がある。図4を参照し説明す
る。厚膜メタライズ技術により、略正方形形状のセラミ
ック基板11上に金ペーストを印刷塗布し約750°C
で焼成して導電体層12が形成されている。この導電体
層12にはボンディングのための突出部12aが設けら
れている。導電体層12を有するセラミック基板11の
上には、低誘電率ガラスペーストを印刷塗布し、焼き付
けを行って封着ガラス層15が形成されている。低誘電
率の封着ガラス層15は中央部に正方形の切り欠き(開
口)を有し、右隅には円形の小さな切り欠き(開口)を
有している。各切り欠き(開口)では導電体層12及び
その突出部12aが露出している。
【0020】封着ガラス層15の中央部の正方形の切り
欠き(開口)には、誘電ガラス層13が埋め込まれてい
る。本実施例では誘電ガラス層13に比誘電率45の鉛
ガラスを使用した。この埋め込みは、高誘電率ガラスペ
ーストを印刷塗布するか、ガラスシートまたはガラスの
プレス成形体を入れることにより行う。
【0021】また、リードフレーム16は、封着ガラス
層15の上に載置し加熱することにより、封着ガラス層
15に固着されている。リードフレーム16は、コバー
ルまたは42アロイ、42アロイとCuのクラッド材、
CuとMoのクラッド材等で形成され、金メッキが施さ
れている。簡明のため、図面にはリードフレーム16の
外部リードが各辺3本しか描かれていないが、実際には
各辺に多数本の外部リードを有するものである。そし
て、集積回路チップが載置されるリードフレーム16の
中央部には、金属板14が一部の外部リード16bと一
体となって形成されている。この金属板14は誘電ガラ
ス層13に固着され、金属板14と誘電ガラス層13と
導電体層12とによりコンデンサーを構成している。以
上により本発明の集積回路収納容器本体は構成されてい
る。
【0022】完成した集積回路収納容器本体に集積回路
チップを搭載し封着するには図5及び図6に示す様に行
う。即ち、金属板14の上に集積回路チップ17を接着
剤で固定し、集積回路チップ17の端子と各外部リード
とをボンディングワイヤ18により電気的に接続する。
多数本の外部リードのうち電源外部リード16aはボン
ディングワイヤ18により封着ガラス層15の円形の切
り欠き(開口)を通過して導電体層12の突出部12a
の露出面に接続され、さらに、集積回路チップ7の電源
端子に接続される。接地外部リード16bは金属板14
と一体に形成されている。これにより、金属板14は接
地層を、導電体層12は電源層をなす電源コンデンサー
として構成される。なお、図示せぬ多数の信号外部リー
ドが、それぞれボンディングワイヤ18により集積回路
チップ17の信号端子に接続されていることは勿論であ
る。
【0023】蓋体19は、アルミナをプレス成形し焼結
したセラミック体であり、その周縁部下面に封着ガラス
層20が塗布し焼き付けられている。封着ガラス層20
は、封着ガラス層15と同じく、低誘電率のガラスによ
り形成されている。蓋体19をセラミック基板11上に
載置し加熱することにより封着ガラス層20及び封着ガ
ラス層15を溶着せしめ、蓋体19とセラミック基板1
1とをガラスシールする。次に、外装メッキ及びタイバ
ーカットをし、集積回路を完成させる。
【0024】上記第2の実施例では、リードフレーム1
6と金属板14とが一体となっているので、集積回路収
納容器の製造工程がより簡単になるという利点がある。
【0025】
【発明の効果】本発明は、上記の構成を有し、メタライ
ズ技術からなる導電体層、誘電ガラス層及び金属板から
なるコンデンサーが収納容器の内部のセラミック基板上
に形成される。該コンデンサーは集積回路の組立時に電
気的に電源リード及び接地リード等に接続され、電源ノ
イズ吸収コンデンサーを構成することができるので、集
積回路の高速演算時の電源・接地ラインの電位の変動を
抑制してノイズを吸収するという優れた効果がある。ま
た、金属板を誘電ガラス層により導電体層に接着すると
いう構造を有するものであるから、同時焼成技術を使用
せずにコンデンサーを内蔵する集積回路収納容器を安価
に提供できるという効果がある。また、誘電ガラス層を
高誘電率ガラスや高誘電率材料とガラスとの複合材とし
たものでは、小さな収納容器内でコンデンサーの容量を
より大きくすることができ、集積回路の高速演算時のノ
イズ吸収能力をより高めることができるという効果があ
る。
【図面の簡単な説明】
【図1】第1の実施例の集積回路収納容器を示す断面図
である。
【図2】第1の実施例のコンデンサー部分を示す分解斜
視図である。
【図3】第1の実施例の分解斜視図である。
【図4】第2の実施例の分解斜視図である。
【図5】集積回路チップへのボンディング部分を模式的
に示す斜視図である。
【図6】第2の実施例の集積回路収納容器を示す断面図
である。
【符号の説明】
1 セラミック基板 2 導電体層 3 誘電ガラス層 4 金属板 5 封着ガラス層 6 リードフレーム 7 集積回路チップ 8 ボンディングワイヤ 9 蓋体

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 セラミック基板と、 当該基板上に形成された導電体層、当該導電体層上に形
    成された誘電ガラス層、及び当該誘電ガラス層上に固着
    された金属板からなるコンデンサーと、 搭載される集積回路に電気的に接続される外部リード
    と、 前記外部リードを前記基板に固着する封着ガラスと、 を備えることを特徴とする集積回路収納容器本体。
  2. 【請求項2】 前記誘電ガラス層が、高誘電率材料とガ
    ラスとの複合材からなる誘電ガラス層であることを特徴
    とする請求項1記載の集積回路収納容器本体。
JP21911093A 1993-08-11 1993-08-11 集積回路収納容器本体 Expired - Fee Related JP3330691B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21911093A JP3330691B2 (ja) 1993-08-11 1993-08-11 集積回路収納容器本体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21911093A JP3330691B2 (ja) 1993-08-11 1993-08-11 集積回路収納容器本体

Publications (2)

Publication Number Publication Date
JPH0758231A true JPH0758231A (ja) 1995-03-03
JP3330691B2 JP3330691B2 (ja) 2002-09-30

Family

ID=16730413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21911093A Expired - Fee Related JP3330691B2 (ja) 1993-08-11 1993-08-11 集積回路収納容器本体

Country Status (1)

Country Link
JP (1) JP3330691B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319646A (ja) * 2001-04-20 2002-10-31 Kyocera Corp 電子部品収納用容器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319646A (ja) * 2001-04-20 2002-10-31 Kyocera Corp 電子部品収納用容器

Also Published As

Publication number Publication date
JP3330691B2 (ja) 2002-09-30

Similar Documents

Publication Publication Date Title
JP3009788B2 (ja) 集積回路用パッケージ
JP2839092B2 (ja) 圧電複合部品及びその製造方法
US6483401B2 (en) Substrate for packaging electronic component and piezoelectric resonance component using the same
JPH11233660A (ja) 電子部品収納用パッケージ
JPH0758231A (ja) 集積回路収納容器本体
JP3495245B2 (ja) 電子部品収納用パッケージ
JPH0521291A (ja) 固体電解コンデンサ
JP2808043B2 (ja) 半導体素子収納用パッケージ
JPH05144953A (ja) 電子部品収納用パツケージ
JP2838590B2 (ja) 半導体素子収納用パッケージ
JP2750232B2 (ja) 電子部品収納用パッケージ
JPH06196577A (ja) 電子素子収納用パッケージ
JPH05275608A (ja) 半導体素子収納用パッケージ
JP2908932B2 (ja) 電子部品収納用パッケージ
JP2958201B2 (ja) 半導体素子収納用パッケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JP2849875B2 (ja) 半導体素子収納用パッケージ
JPH0629769A (ja) チップ型電子部品
JP2838589B2 (ja) 半導体素子収納用パッケージ
JP2574893Y2 (ja) 半導体素子収納用パッケージ
JPH11233661A (ja) 電子部品収納用パッケージ
JP2543153Y2 (ja) 半導体素子収納用パッケージ
JP2955312B2 (ja) 固体電解コンデンサおよびその製造方法
JP3462072B2 (ja) 電子部品収納用容器
JP2577088Y2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees