JP2577088Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2577088Y2 JP2577088Y2 JP1993014889U JP1488993U JP2577088Y2 JP 2577088 Y2 JP2577088 Y2 JP 2577088Y2 JP 1993014889 U JP1993014889 U JP 1993014889U JP 1488993 U JP1488993 U JP 1488993U JP 2577088 Y2 JP2577088 Y2 JP 2577088Y2
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- semiconductor element
- sealing material
- insulating base
- insulating lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【産業上の利用分野】本考案は半導体素子を収容するた
めの半導体素子収納用パッケージに関する。
めの半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】従来、半導体素子を収容する半導体素子
収納用パッケージはアルミナセラミックス等の電気絶縁
材料から成り、その上面の略中央部に半導体素子を収容
するための凹部を有し、且つ該凹部周辺から下面にかけ
て導出されたタングステン、モリブデン、マンガン等の
高融点金属粉末から成るメタライズ配線層を有する絶縁
基体と、半導体素子を外部電気回路に電気的に接続する
ために前記メタライズ配線層に銀ロウ等のロウ材を介し
取着された外部リード端子と、アルミナセラミックス等
の電気絶縁材料から成る絶縁蓋体とから構成されてお
り、絶縁基体の凹部底面に半導体素子を接着剤を介して
取着固定し、半導体素子の各電極とメタライズ配線層と
をボンディングワイヤを介して電気的に接続するととも
に絶縁基体の上面に絶縁蓋体をガラス、樹脂等の封止材
により接合させ、絶縁基体と絶縁蓋体とから成る容器の
内部に半導体素子を気密に封止することによって製品と
しての半導体装置となる。
収納用パッケージはアルミナセラミックス等の電気絶縁
材料から成り、その上面の略中央部に半導体素子を収容
するための凹部を有し、且つ該凹部周辺から下面にかけ
て導出されたタングステン、モリブデン、マンガン等の
高融点金属粉末から成るメタライズ配線層を有する絶縁
基体と、半導体素子を外部電気回路に電気的に接続する
ために前記メタライズ配線層に銀ロウ等のロウ材を介し
取着された外部リード端子と、アルミナセラミックス等
の電気絶縁材料から成る絶縁蓋体とから構成されてお
り、絶縁基体の凹部底面に半導体素子を接着剤を介して
取着固定し、半導体素子の各電極とメタライズ配線層と
をボンディングワイヤを介して電気的に接続するととも
に絶縁基体の上面に絶縁蓋体をガラス、樹脂等の封止材
により接合させ、絶縁基体と絶縁蓋体とから成る容器の
内部に半導体素子を気密に封止することによって製品と
しての半導体装置となる。
【０００３】
【考案が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは絶縁基体や絶縁蓋体
に使用されているアルミナセラミックスがノイズに対す
るシールド効果に弱いこと、及び近時、半導体素子は高
速駆動が行われるようになってきており、ノイズの影響
を極めて受け易いものとなってきていること等から外部
近接位置にノイズ発生源があると内部に収容する半導体
素子にノイズが極めて容易に入り込み、その結果、前記
入り込んだノイズによって半導体素子に誤動作を発生さ
せてしまうという欠点を有していた。
来の半導体素子収納用パッケージは絶縁基体や絶縁蓋体
に使用されているアルミナセラミックスがノイズに対す
るシールド効果に弱いこと、及び近時、半導体素子は高
速駆動が行われるようになってきており、ノイズの影響
を極めて受け易いものとなってきていること等から外部
近接位置にノイズ発生源があると内部に収容する半導体
素子にノイズが極めて容易に入り込み、その結果、前記
入り込んだノイズによって半導体素子に誤動作を発生さ
せてしまうという欠点を有していた。
【０００４】また高速駆動を行う半導体素子はそれ自体
がノイズを発生し易く、半導体素子の発生したノイズが
他の装置に入り込んで誤動作等の悪影響を与えるという
問題も有していた。
がノイズを発生し易く、半導体素子の発生したノイズが
他の装置に入り込んで誤動作等の悪影響を与えるという
問題も有していた。
【０００５】
【考案の目的】本考案は上記欠点に鑑み案出されたもの
でその目的は、内部に収容する半導体素子に外部よりノ
イズが入り込むのを有効に防止し、半導体素子を正常、
且つ安定に作動させることができる半導体素子収納用パ
ッケージを提供することにある。
でその目的は、内部に収容する半導体素子に外部よりノ
イズが入り込むのを有効に防止し、半導体素子を正常、
且つ安定に作動させることができる半導体素子収納用パ
ッケージを提供することにある。
【０００６】
【課題を解決するための手段】本考案は半導体素子が載
置される載置部を有する絶縁基体と絶縁蓋体から成り、
絶縁基体と絶縁蓋体とを導電性封止材を介し接合するこ
とによって内部に半導体素子を気密に収容するようにな
した半導体素子収納用パッケージであって、前記導電性
封止材は絶縁蓋体の絶縁基体側の全面に予め被着されて
いることを特徴とするものである。
置される載置部を有する絶縁基体と絶縁蓋体から成り、
絶縁基体と絶縁蓋体とを導電性封止材を介し接合するこ
とによって内部に半導体素子を気密に収容するようにな
した半導体素子収納用パッケージであって、前記導電性
封止材は絶縁蓋体の絶縁基体側の全面に予め被着されて
いることを特徴とするものである。
【０００７】
【実施例】次に本考案を添付図面に基づき詳細に説明す
る。
る。
【０００８】図１は本考案の半導体素子収納用パッケー
ジの一実施例を示す断面図であり、１は絶縁基体、２は
絶縁蓋体である。この絶縁基体１と絶縁蓋体２とで半導
体素子３を収容するための容器４が構成される。
ジの一実施例を示す断面図であり、１は絶縁基体、２は
絶縁蓋体である。この絶縁基体１と絶縁蓋体２とで半導
体素子３を収容するための容器４が構成される。
【０００９】前記絶縁基体１はアルミナセラミックス等
の電気絶縁材料から成り、その上面略中央部に半導体素
子３を収容するための空所を形成する凹部１ａが設けて
あり、該凹部１ａ底面には半導体素子３がエポキシ樹脂
等の接着剤を介して取着される。
の電気絶縁材料から成り、その上面略中央部に半導体素
子３を収容するための空所を形成する凹部１ａが設けて
あり、該凹部１ａ底面には半導体素子３がエポキシ樹脂
等の接着剤を介して取着される。
【００１０】前記絶縁基体１はアルミナセラミックスか
ら成る場合、例えば、アルミナ（Ａｌ2 Ｏ3 ）、シリカ
（ＳｉＯ2 ）、カルシア（ＣａＯ）、マグネシア（Ｍｇ
Ｏ）等の原料粉末に適当な有機溶剤、溶媒を添加混合し
て泥漿状となすとともにこれを従来周知のドクターブレ
ード法やカレンダーロール法等を採用することによって
セラミックグリーンシート（セラミック生シート）を形
成し、しかる後、前記セラミックグリーンシートに適当
な打ち抜き加工を施すとともに複数枚積層し、高温（約
１６００℃）で焼成することによって製作される。
ら成る場合、例えば、アルミナ（Ａｌ2 Ｏ3 ）、シリカ
（ＳｉＯ2 ）、カルシア（ＣａＯ）、マグネシア（Ｍｇ
Ｏ）等の原料粉末に適当な有機溶剤、溶媒を添加混合し
て泥漿状となすとともにこれを従来周知のドクターブレ
ード法やカレンダーロール法等を採用することによって
セラミックグリーンシート（セラミック生シート）を形
成し、しかる後、前記セラミックグリーンシートに適当
な打ち抜き加工を施すとともに複数枚積層し、高温（約
１６００℃）で焼成することによって製作される。
【００１１】また前記絶縁基体１には凹部１ａ周辺から
下面にかけて導出する複数のメタライズ配線層５が形成
されており、該メタライズ配線層５の凹部１ａ周辺部に
は半導体素子３の各電極がボンディングワイヤ６を介し
て電気的に接続され、また下面に導出された部位には外
部電気回路と接続される外部リード端子７が銀ロウ等の
ロウ材を介し取着される。
下面にかけて導出する複数のメタライズ配線層５が形成
されており、該メタライズ配線層５の凹部１ａ周辺部に
は半導体素子３の各電極がボンディングワイヤ６を介し
て電気的に接続され、また下面に導出された部位には外
部電気回路と接続される外部リード端子７が銀ロウ等の
ロウ材を介し取着される。
【００１２】前記メタライズ配線層５は半導体素子３の
各電極を外部電気回路と接続される外部リード端子７に
電気的に接続させる作用を為し、タングステン、モリブ
デン、マンガン等の高融点金属粉末により形成されてい
る。
各電極を外部電気回路と接続される外部リード端子７に
電気的に接続させる作用を為し、タングステン、モリブ
デン、マンガン等の高融点金属粉末により形成されてい
る。
【００１３】尚、前記メタライズ配線層５はタングステ
ン、モリブデン、マンガン等の高融点金属粉末に適当な
有機溶剤、溶媒を添加混合して得た金属ペーストを従来
周知のスクリーン印刷法を採用し、絶縁基体１となるセ
ラミックグリーンシートに予め所定パターンに印刷塗布
しておくことによって絶縁基体１の凹部１ａ周辺から下
面にかけて被着形成される。
ン、モリブデン、マンガン等の高融点金属粉末に適当な
有機溶剤、溶媒を添加混合して得た金属ペーストを従来
周知のスクリーン印刷法を採用し、絶縁基体１となるセ
ラミックグリーンシートに予め所定パターンに印刷塗布
しておくことによって絶縁基体１の凹部１ａ周辺から下
面にかけて被着形成される。
【００１４】また前記メタライズ配線層５はその露出す
る表面にニッケル、金等の良導電性で、耐蝕性に優れ、
且つロウ材と濡れ性の良い金属をメッキ法により１. ０
乃至２０. ０μｍの厚みに層着させておくとメタライズ
配線層５の酸化腐食を有効に防止することができるとと
もにメタライズ配線層５とボンディングワイヤ６との接
続及びメタライズ配線層５と外部リード端子７とのロウ
付けを極めて強固なものとなすことができる。従って、
前記メタライズ配線層５の酸化腐食を防止し、メタライ
ズ配線層５とボンディングワイヤ６との接続及びメタラ
イズ配線層５と外部リード端子７とのロウ付けを強固と
するにはメタライズ配線層５の露出する表面にニッケ
ル、金等を１. ０乃至２０. ０μｍの厚みに層着させて
おくことが好ましい。
る表面にニッケル、金等の良導電性で、耐蝕性に優れ、
且つロウ材と濡れ性の良い金属をメッキ法により１. ０
乃至２０. ０μｍの厚みに層着させておくとメタライズ
配線層５の酸化腐食を有効に防止することができるとと
もにメタライズ配線層５とボンディングワイヤ６との接
続及びメタライズ配線層５と外部リード端子７とのロウ
付けを極めて強固なものとなすことができる。従って、
前記メタライズ配線層５の酸化腐食を防止し、メタライ
ズ配線層５とボンディングワイヤ６との接続及びメタラ
イズ配線層５と外部リード端子７とのロウ付けを強固と
するにはメタライズ配線層５の露出する表面にニッケ
ル、金等を１. ０乃至２０. ０μｍの厚みに層着させて
おくことが好ましい。
【００１５】更に前記メタライズ配線層５にロウ付けさ
れる外部リード端子７は内部に収容する半導体素子３を
外部電気回路に接続する作用を為し、外部リード端子７
を外部電気回路に接続することによって内部に収容され
る半導体素子３はメタライズ配線層５及び外部リード端
子７を介し外部電気回路と電気的に接続されることとな
る。
れる外部リード端子７は内部に収容する半導体素子３を
外部電気回路に接続する作用を為し、外部リード端子７
を外部電気回路に接続することによって内部に収容され
る半導体素子３はメタライズ配線層５及び外部リード端
子７を介し外部電気回路と電気的に接続されることとな
る。
【００１６】前記外部リード端子７はコバール金属（Ｆ
ｅ−Ｎｉ−Ｃｏ合金）や４２アロイ（Ｆｅ−Ｎｉ合金）
等の金属材料から成り、コバール金属等のインゴット
（塊）を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の板状に形成され
る。
ｅ−Ｎｉ−Ｃｏ合金）や４２アロイ（Ｆｅ−Ｎｉ合金）
等の金属材料から成り、コバール金属等のインゴット
（塊）を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の板状に形成され
る。
【００１７】また前記外部リード端子７はメタライズ配
線層５と同様、その露出表面にニッケル、金等を従来周
知のメッキ法により１. ０乃至２０. ０μｍの厚みに層
着させておけば外部リード端子７を外部電気回路に確実
に強固に接続することができる。従って、外部リード端
子７の露出する表面にもニッケル、金等を１. ０乃至２
０. ０μｍの厚みに層着させておくことが好ましい。
線層５と同様、その露出表面にニッケル、金等を従来周
知のメッキ法により１. ０乃至２０. ０μｍの厚みに層
着させておけば外部リード端子７を外部電気回路に確実
に強固に接続することができる。従って、外部リード端
子７の露出する表面にもニッケル、金等を１. ０乃至２
０. ０μｍの厚みに層着させておくことが好ましい。
【００１８】前記絶縁基体１は更にその上面にアルミナ
セラミックス等の電気絶縁材料から成る絶縁蓋体２が導
電性封止材８を介して接合され、これによって絶縁基体
１と絶縁蓋体２とから成る容器４内部に半導体素子３が
気密に封止される。
セラミックス等の電気絶縁材料から成る絶縁蓋体２が導
電性封止材８を介して接合され、これによって絶縁基体
１と絶縁蓋体２とから成る容器４内部に半導体素子３が
気密に封止される。
【００１９】前記絶縁蓋体２はアルミナセラミックスか
ら成る場合、例えばアルミナ（Ａｌ2 Ｏ3 ）、シリカ
（ＳｉＯ2 ）、カルシア（ＣａＯ）、マグネシア（Ｍｇ
Ｏ）等に適当な有機溶剤、溶媒を添加混合して得た原料
粉末を所定形状のプレス金型内に充填するとともに一定
圧力で押圧して形成し、しかる後、前記成形品を約１５
００℃の温度で焼成することによって製作される。
ら成る場合、例えばアルミナ（Ａｌ2 Ｏ3 ）、シリカ
（ＳｉＯ2 ）、カルシア（ＣａＯ）、マグネシア（Ｍｇ
Ｏ）等に適当な有機溶剤、溶媒を添加混合して得た原料
粉末を所定形状のプレス金型内に充填するとともに一定
圧力で押圧して形成し、しかる後、前記成形品を約１５
００℃の温度で焼成することによって製作される。
【００２０】また前記絶縁基体１と絶縁蓋体２とを接合
させる導電性封止材８は、導電性ガラスや導電性樹脂か
ら成り、例えば、導電性ガラスから成る場合には酸化鉛
（ＰｂＯ）６０．０容量％、酸化チタン（ＴｉＯ2 ）
０．１容量％、酸化ホウ素（Ｂ2 Ｏ3 ）９．０容量％、
酸化亜鉛（ＺｎＯ）９．０容量％を含むガラス粉末に導
電性材料である金、銀、銅等から成る金属粉末を７０〜
９５容量％含有させたものが好適に使用され、封止の作
業性を向上させるために絶縁蓋体２の絶縁基体１側に予
め被着されている。
させる導電性封止材８は、導電性ガラスや導電性樹脂か
ら成り、例えば、導電性ガラスから成る場合には酸化鉛
（ＰｂＯ）６０．０容量％、酸化チタン（ＴｉＯ2 ）
０．１容量％、酸化ホウ素（Ｂ2 Ｏ3 ）９．０容量％、
酸化亜鉛（ＺｎＯ）９．０容量％を含むガラス粉末に導
電性材料である金、銀、銅等から成る金属粉末を７０〜
９５容量％含有させたものが好適に使用され、封止の作
業性を向上させるために絶縁蓋体２の絶縁基体１側に予
め被着されている。
【００２１】前記導電性ガラスから成る導電性封止材８
の絶縁蓋体２への被着は金、銀、銅等の導電性材料を含
有するガラス粉末に適当な有機溶剤、溶媒を添加混合す
ることによって得たガラスペーストを絶縁蓋体２の絶縁
基体１側表面に従来周知のスクリーン印刷法等により所
定厚みに印刷塗布することによって行われる。
の絶縁蓋体２への被着は金、銀、銅等の導電性材料を含
有するガラス粉末に適当な有機溶剤、溶媒を添加混合す
ることによって得たガラスペーストを絶縁蓋体２の絶縁
基体１側表面に従来周知のスクリーン印刷法等により所
定厚みに印刷塗布することによって行われる。
【００２２】更に前記導電性封止材８は絶縁蓋体２と絶
縁基体１との接合領域のみならず絶縁蓋体２の絶縁基体
１側全面に被着されている。そのため半導体素子３を収
容する絶縁基体１の凹部１ａは前記導電性封止材８によ
ってシールドされることとなり、その結果、外部ノイズ
が絶縁蓋体２を介して入り込むのが有効に防止され、容
器４内部の半導体素子３を長期間にわたり、正常、且つ
安定に作動させることができる。
縁基体１との接合領域のみならず絶縁蓋体２の絶縁基体
１側全面に被着されている。そのため半導体素子３を収
容する絶縁基体１の凹部１ａは前記導電性封止材８によ
ってシールドされることとなり、その結果、外部ノイズ
が絶縁蓋体２を介して入り込むのが有効に防止され、容
器４内部の半導体素子３を長期間にわたり、正常、且つ
安定に作動させることができる。
【００２３】また同時に内部に収容した半導体素子３等
から発生するノイズも絶縁蓋体２を介して外部に漏れる
ことが有効に防止され、半導体素子３の発生するノイズ
が他の装置に入り込んで誤動作等の悪影響を与えること
も極小となる。
から発生するノイズも絶縁蓋体２を介して外部に漏れる
ことが有効に防止され、半導体素子３の発生するノイズ
が他の装置に入り込んで誤動作等の悪影響を与えること
も極小となる。
【００２４】尚、前記導電性封止材８に使用される導電
性ガラスは含有される金、銀、銅等の量が７０容量％未
満であると導電性封止材８の電気抵抗が高くなってシー
ルド効果が弱くなり、９５容量％を越えると導電性封止
材８における金属粉末の含有量が多くなりすぎ、ガラス
と絶縁基体１及び絶縁蓋体２との接着強度が低下して気
密封止の信頼性が劣化する傾向にある。従って、前記導
電性封止材８に使用される導電性ガラスは含有される
金、銀、銅等の量を７０〜９５容量％の範囲としておく
ことが好ましい。
性ガラスは含有される金、銀、銅等の量が７０容量％未
満であると導電性封止材８の電気抵抗が高くなってシー
ルド効果が弱くなり、９５容量％を越えると導電性封止
材８における金属粉末の含有量が多くなりすぎ、ガラス
と絶縁基体１及び絶縁蓋体２との接着強度が低下して気
密封止の信頼性が劣化する傾向にある。従って、前記導
電性封止材８に使用される導電性ガラスは含有される
金、銀、銅等の量を７０〜９５容量％の範囲としておく
ことが好ましい。
【００２５】また前記導電性封止材８は絶縁基体１と絶
縁蓋体２とを接合させた際、絶縁基体１に形成したメタ
ライズ配線層のうち半導体素子３の接地電極が接続され
るものに電気的に接続されるようにしておくと、導電性
封止材８が接地されてノイズに対するシールドがより強
くなり、半導体素子３をより安定に作動させることがで
きる。従って、絶縁蓋体２に被着させた導電性封止材８
は絶縁基体１と絶縁蓋体２とを接合させた際には絶縁基
体１に形成したメタライズ配線層のうち半導体素子３の
接地電極が接続されるものに電気的に接続させておくこ
とが好ましい。
縁蓋体２とを接合させた際、絶縁基体１に形成したメタ
ライズ配線層のうち半導体素子３の接地電極が接続され
るものに電気的に接続されるようにしておくと、導電性
封止材８が接地されてノイズに対するシールドがより強
くなり、半導体素子３をより安定に作動させることがで
きる。従って、絶縁蓋体２に被着させた導電性封止材８
は絶縁基体１と絶縁蓋体２とを接合させた際には絶縁基
体１に形成したメタライズ配線層のうち半導体素子３の
接地電極が接続されるものに電気的に接続させておくこ
とが好ましい。
【００２６】かくして本考案の半導体素子収納用パッケ
ージによれば絶縁基体１の凹部１ａ底面に半導体素子３
を接着剤を介して取着するとともに半導体素子３の各電
極をメタライズ配線層５にボンディングワイヤ６を介し
て電気的に接続し、しかる後、絶縁基体１と絶縁蓋体２
とを導電性封止材８により接合させ、絶縁基体１と絶縁
蓋体２とから成る容器４の内部に半導体素子３を気密に
封止することによって製品としての半導体装置となる。
ージによれば絶縁基体１の凹部１ａ底面に半導体素子３
を接着剤を介して取着するとともに半導体素子３の各電
極をメタライズ配線層５にボンディングワイヤ６を介し
て電気的に接続し、しかる後、絶縁基体１と絶縁蓋体２
とを導電性封止材８により接合させ、絶縁基体１と絶縁
蓋体２とから成る容器４の内部に半導体素子３を気密に
封止することによって製品としての半導体装置となる。
【００２７】尚、本考案は上述の実施例に限定されるも
のではなく、本考案の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では導電性
封止材８としてガラス粉末に金、銀、銅等の金属粉末を
含有させたものを使用したが樹脂に銀等の金属粉末を含
有させた導電性樹脂を使用してもよい。
のではなく、本考案の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では導電性
封止材８としてガラス粉末に金、銀、銅等の金属粉末を
含有させたものを使用したが樹脂に銀等の金属粉末を含
有させた導電性樹脂を使用してもよい。
【００２８】
【考案の効果】本考案の半導体素子収納用パッケージに
よれば、絶縁基体と絶縁蓋体とを接合させ、絶縁基体と
絶縁蓋体とから成る容器内部に半導体素子を気密に封止
する封止材を導電性とするとともに、該封止材を絶縁基
体と絶縁蓋体の接合領域のみならず絶縁蓋体の絶縁基体
側の全面に被着させたことから絶縁基体と絶縁蓋体とを
導電性封止材を介して接合し、内部に半導体素子を気密
に収容封止した際、内部に収容される半導体素子は前記
導電性封止材でシールドされることとなり、その結果、
外部ノイズが絶縁蓋体を介して入り込むのを有効に防止
でき、容器内部の半導体素子を長期間にわたり、正常、
且つ安定に作動させることができる。
よれば、絶縁基体と絶縁蓋体とを接合させ、絶縁基体と
絶縁蓋体とから成る容器内部に半導体素子を気密に封止
する封止材を導電性とするとともに、該封止材を絶縁基
体と絶縁蓋体の接合領域のみならず絶縁蓋体の絶縁基体
側の全面に被着させたことから絶縁基体と絶縁蓋体とを
導電性封止材を介して接合し、内部に半導体素子を気密
に収容封止した際、内部に収容される半導体素子は前記
導電性封止材でシールドされることとなり、その結果、
外部ノイズが絶縁蓋体を介して入り込むのを有効に防止
でき、容器内部の半導体素子を長期間にわたり、正常、
且つ安定に作動させることができる。
【００２９】また同時に内部に収容した半導体素子から
発生するノイズも絶縁蓋体を介して外部に漏れることが
有効に防止され、内部に収容する半導体素子の発生する
ノイズが他の装置に入り込んで誤動作等の悪影響を与え
るということも殆ど無くなる。
発生するノイズも絶縁蓋体を介して外部に漏れることが
有効に防止され、内部に収容する半導体素子の発生する
ノイズが他の装置に入り込んで誤動作等の悪影響を与え
るということも殆ど無くなる。
【図面の簡単な説明】
【図１】本考案の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・絶縁基体 ２・・・絶縁蓋体 ３・・・半導体素子 ４・・・容器 ８・・・導電性封止材
Claims (1)
- 【請求項１】半導体素子が載置される載置部を有する絶
縁基体と、絶縁蓋体とから成り、絶縁基体と絶縁蓋体と
を導電性封止材を介し接合することによって内部に半導
体素子を気密に収容するようになした半導体素子収納用
パッケージであって、前記導電性封止材はガラスもしく
は有機樹脂に金属粉末を７０〜９５容積％含有させてな
り、かつ絶縁蓋体の絶縁基体側の全面に被着されている
ことを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993014889U JP2577088Y2 (ja) | 1993-03-29 | 1993-03-29 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993014889U JP2577088Y2 (ja) | 1993-03-29 | 1993-03-29 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677251U JPH0677251U (ja) | 1994-10-28 |
| JP2577088Y2 true JP2577088Y2 (ja) | 1998-07-23 |
Family
ID=11873584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993014889U Expired - Fee Related JP2577088Y2 (ja) | 1993-03-29 | 1993-03-29 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577088Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6286841A (ja) * | 1985-10-14 | 1987-04-21 | Mitsubishi Electric Corp | 高周波混成集積回路 |
| JPS63110756A (ja) * | 1986-10-29 | 1988-05-16 | Nec Corp | トランジスタの容器 |
| JP2890640B2 (ja) * | 1990-03-30 | 1999-05-17 | 日本電気株式会社 | Ｉｃパッケージ |
-
1993
- 1993-03-29 JP JP1993014889U patent/JP2577088Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677251U (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0653355A (ja) | 電子部品収納用パッケージ | |
| JP2577088Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2750253B2 (ja) | 半導体装置 | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP2750232B2 (ja) | 電子部品収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP2713841B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP3811301B2 (ja) | 電子部品収納用容器 | |
| JP4051162B2 (ja) | 電子部品収納用容器の製造方法 | |
| JPS635238Y2 (ja) | ||
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP2740606B2 (ja) | 半導体素子収納用パッケージ | |
| JP3495247B2 (ja) | 電子部品収納用容器 | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP3462072B2 (ja) | 電子部品収納用容器 | |
| JP2808043B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000183560A (ja) | 電子部品収納用容器 | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0936145A (ja) | 半導体装置 | |
| JPH0653339A (ja) | 半導体素子収納用パッケージ | |
| JPH11238820A (ja) | 電子部品収納用パッケージ | |
| JPH11233661A (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |