JP3207075B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3207075B2 JP3207075B2 JP8704795A JP8704795A JP3207075B2 JP 3207075 B2 JP3207075 B2 JP 3207075B2 JP 8704795 A JP8704795 A JP 8704795A JP 8704795 A JP8704795 A JP 8704795A JP 3207075 B2 JP3207075 B2 JP 3207075B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- weight
- electrode
- external lead
- glass layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子を収容する
ための半導体素子収納用パッケージに関するものであ
る。
ための半導体素子収納用パッケージに関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子を収容するためのパッ
ケージ、特にガラスの熔着によって封止するガラス封止
型の半導体素子収納用パッケージは、酸化アルミニウム
質焼結体等の電気絶縁材料から成り、中央部に半導体素
子が搭載される搭載部を有し、且つ上面外周部に封止用
のガラス層が被着された基体と、同じく酸化アルミニウ
ム質焼結体等の電気絶縁材料から成り、下面外周部に封
止用のガラス層が被着された蓋体と、内部に収容する半
導体素子を外部電気回路に電気的に接続するための外部
リード端子とにより構成されており、基体の上面に外部
リード端子を載置させるとともに予め被着させておいた
封止用のガラス層を溶融させることによって外部リード
端子を基体上に仮止めし、次に前記基体の半導体素子搭
載部に半導体素子をガラス、樹脂、ロウ材等の接着剤を
介して接着固定するとともに該半導体素子の各電極（信
号電極、電源電極、接地電極）をボンディングワイヤを
介して外部リード端子に接続し、しかる後、基体と蓋体
とをその相対向する各々の主面に被着させておいた封止
用のガラス層を溶融一体化させ、基体と蓋体とから成る
容器を気密に封止することによって最終製品としての半
導体装置となる。
ケージ、特にガラスの熔着によって封止するガラス封止
型の半導体素子収納用パッケージは、酸化アルミニウム
質焼結体等の電気絶縁材料から成り、中央部に半導体素
子が搭載される搭載部を有し、且つ上面外周部に封止用
のガラス層が被着された基体と、同じく酸化アルミニウ
ム質焼結体等の電気絶縁材料から成り、下面外周部に封
止用のガラス層が被着された蓋体と、内部に収容する半
導体素子を外部電気回路に電気的に接続するための外部
リード端子とにより構成されており、基体の上面に外部
リード端子を載置させるとともに予め被着させておいた
封止用のガラス層を溶融させることによって外部リード
端子を基体上に仮止めし、次に前記基体の半導体素子搭
載部に半導体素子をガラス、樹脂、ロウ材等の接着剤を
介して接着固定するとともに該半導体素子の各電極（信
号電極、電源電極、接地電極）をボンディングワイヤを
介して外部リード端子に接続し、しかる後、基体と蓋体
とをその相対向する各々の主面に被着させておいた封止
用のガラス層を溶融一体化させ、基体と蓋体とから成る
容器を気密に封止することによって最終製品としての半
導体装置となる。
【０００３】尚、かかる従来の半導体素子収納用パッケ
ージは内部に収容する半導体素子が供給電源電圧の変動
の影響を受けないようにするために通常、容量素子が付
加されており、該半導体素子収納用パッケージへの容量
素子の付加は一般に容器を構成する酸化アルミニウム質
焼結体等から成る基体の内部に多層電極を配し、多層電
極間に絶縁基体材料を誘電体として一定の静電容量を形
成したり、基体の半導体素子搭載部にチタン酸バリウム
磁器から成る容量素子を取着したりすることによって行
われている。
ージは内部に収容する半導体素子が供給電源電圧の変動
の影響を受けないようにするために通常、容量素子が付
加されており、該半導体素子収納用パッケージへの容量
素子の付加は一般に容器を構成する酸化アルミニウム質
焼結体等から成る基体の内部に多層電極を配し、多層電
極間に絶縁基体材料を誘電体として一定の静電容量を形
成したり、基体の半導体素子搭載部にチタン酸バリウム
磁器から成る容量素子を取着したりすることによって行
われている。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、容量素子
の付加が容器を構成する基体の内部に多層電極を配する
ことによって行われている場合、基体は一般に酸化アル
ミニウム質焼結体から成り、該酸化アルミニウム質焼結
体は比誘電率が低い（比誘電率９〜１０：室温１ＭＨ
ｚ）ことから多層電極間に形成される静電容量も極めて
小さいものとなり、半導体素子への供給電源電圧の変動
に起因する誤動作を完全に防止することができないとい
う欠点を有していた。
来の半導体素子収納用パッケージにおいては、容量素子
の付加が容器を構成する基体の内部に多層電極を配する
ことによって行われている場合、基体は一般に酸化アル
ミニウム質焼結体から成り、該酸化アルミニウム質焼結
体は比誘電率が低い（比誘電率９〜１０：室温１ＭＨ
ｚ）ことから多層電極間に形成される静電容量も極めて
小さいものとなり、半導体素子への供給電源電圧の変動
に起因する誤動作を完全に防止することができないとい
う欠点を有していた。
【０００５】尚、この欠点を解消するために多層電極の
層数や電極対向面積を増大させ、多層電極間に形成され
る静電容量を大きくすることも考えられるが、電極の層
数や面積を増大させるとパッケージ自体の形状が大きく
なり、内部に半導体素子を収容し、半導体装置とすると
該半導体装置が極めて大型のものとなる欠点を誘発す
る。
層数や電極対向面積を増大させ、多層電極間に形成され
る静電容量を大きくすることも考えられるが、電極の層
数や面積を増大させるとパッケージ自体の形状が大きく
なり、内部に半導体素子を収容し、半導体装置とすると
該半導体装置が極めて大型のものとなる欠点を誘発す
る。
【０００６】また基体の半導体素子搭載部にチタン酸バ
リウム磁器から成る容量素子を取着することによって半
導体素子収納用パッケージに容量素子を付加した場合、
チタン酸バリウム磁器はその熱伝導率が0.3W/m・k と低
いため、半導体素子が作動時に多量の熱を発するとその
熱の外部への伝達が前記チタン酸バリウム磁器によって
阻害され、その結果、半導体素子が該半導体素子の発す
る熱によって高温となり、半導体素子に熱破壊が起こっ
たり、特性に熱変化が発生し、半導体素子を誤動作させ
るという欠点を有する。
リウム磁器から成る容量素子を取着することによって半
導体素子収納用パッケージに容量素子を付加した場合、
チタン酸バリウム磁器はその熱伝導率が0.3W/m・k と低
いため、半導体素子が作動時に多量の熱を発するとその
熱の外部への伝達が前記チタン酸バリウム磁器によって
阻害され、その結果、半導体素子が該半導体素子の発す
る熱によって高温となり、半導体素子に熱破壊が起こっ
たり、特性に熱変化が発生し、半導体素子を誤動作させ
るという欠点を有する。
【０００７】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体素子を長期間にわ
たり誤動作することなく安定に作動させることができる
半導体素子収納用パッケージを提供することにある。
で、その目的は内部に収容する半導体素子を長期間にわ
たり誤動作することなく安定に作動させることができる
半導体素子収納用パッケージを提供することにある。
【０００８】
【課題を解決するための手段】本発明は熱伝導率が55乃
至400Ｗ／ｍ・Ｋの電気絶縁材料もしくは金属材料より
成り、上面に半導体素子が直接搭載される搭載部を有
し、且つ該搭載部周辺に半導体素子の各電極が接続され
る複数個の外部リード端子が第１ガラス層を介して固着
されている基体と、下面外周部に第２ガラス層が被着さ
れている蓋体とから成り、少なくとも蓋体に被着させた
第２ガラス層を加熱溶融させ、基体と蓋体とを接合させ
ることによって内部に半導体素子を気密に封入するよう
になしたガラス封止型半導体素子収納用パッケージであ
って、前記第１および第２ガラス層が酸化鉛50乃至60重
量％、酸化珪素１乃至５重量％、酸化ホウ素３乃至13重
量％、酸化ビスマス３乃至８重量％に、フィラーとして
のコージライトを10乃至20重量％、チタン酸錫系化合物
を10乃至20重量％含有させたガラスから成り、且つ前記
基体の上面と外部リード端子を固着させる第１ガラス層
との間に電極層と比誘電率が1,000乃至20,000の誘電体
材料から成る厚みが20乃至100μｍの誘電体層とを交互
に積層して形成される容量素子を配設させるとともに該
容量素子の電極層に半導体素子の電源電極及び接地電極
と接続される外部リード端子を接続させたことを特徴と
するものである。
至400Ｗ／ｍ・Ｋの電気絶縁材料もしくは金属材料より
成り、上面に半導体素子が直接搭載される搭載部を有
し、且つ該搭載部周辺に半導体素子の各電極が接続され
る複数個の外部リード端子が第１ガラス層を介して固着
されている基体と、下面外周部に第２ガラス層が被着さ
れている蓋体とから成り、少なくとも蓋体に被着させた
第２ガラス層を加熱溶融させ、基体と蓋体とを接合させ
ることによって内部に半導体素子を気密に封入するよう
になしたガラス封止型半導体素子収納用パッケージであ
って、前記第１および第２ガラス層が酸化鉛50乃至60重
量％、酸化珪素１乃至５重量％、酸化ホウ素３乃至13重
量％、酸化ビスマス３乃至８重量％に、フィラーとして
のコージライトを10乃至20重量％、チタン酸錫系化合物
を10乃至20重量％含有させたガラスから成り、且つ前記
基体の上面と外部リード端子を固着させる第１ガラス層
との間に電極層と比誘電率が1,000乃至20,000の誘電体
材料から成る厚みが20乃至100μｍの誘電体層とを交互
に積層して形成される容量素子を配設させるとともに該
容量素子の電極層に半導体素子の電源電極及び接地電極
と接続される外部リード端子を接続させたことを特徴と
するものである。
【０００９】
【作用】本発明の半導体素子収納用パッケージによれ
ば、熱伝導率が55乃至400Ｗ／ｍ・Ｋの電気絶縁材料も
しくは金属材料より成り、上面に半導体素子が直接搭載
される搭載部を有し、且つ該搭載部周辺に半導体素子の
各電極が接続される複数個の外部リード端子が第１ガラ
ス層を介して固着されている基体と、下面外周部に第２
ガラス層が被着されている蓋体とから成り、少なくとも
蓋体に被着させた第２ガラス層を加熱溶融させ、基体と
蓋体とを接合させることによって内部に半導体素子を気
密に封入するようになしたガラス封止型半導体素子収納
用パッケージであって、前記第１および第２ガラス層が
酸化鉛50乃至60重量％、酸化珪素１乃至５重量％、酸化
ホウ素３乃至13重量％、酸化ビスマス３乃至８重量％
に、フィラーとしてのコージライトを10乃至20重量％、
チタン酸錫系化合物を10乃至20重量％含有させたガラス
から成り、且つ前記基体の上面と外部リード端子を固着
させる第１ガラス層との間に電極層と比誘電率が1,000
乃至20,000の誘電体材料から成る厚みが20乃至100μｍ
の誘電体層とを交互に積層して形成される容量素子を配
設させるとともに該容量素子の電極層に半導体素子の電
源電極及び接地電極と接続される外部リード端子を接続
させたことから半導体素子の電源電極と接地電極との間
には大きな静電容量の容量素子が接続されることとな
り、その結果、前記容量素子の静電容量によって供給電
源電圧の変動に起因する半導体素子への悪影響が有効に
防止され、半導体素子を長期間にわたり正常、且つ安定
に作動させることが可能となる。
ば、熱伝導率が55乃至400Ｗ／ｍ・Ｋの電気絶縁材料も
しくは金属材料より成り、上面に半導体素子が直接搭載
される搭載部を有し、且つ該搭載部周辺に半導体素子の
各電極が接続される複数個の外部リード端子が第１ガラ
ス層を介して固着されている基体と、下面外周部に第２
ガラス層が被着されている蓋体とから成り、少なくとも
蓋体に被着させた第２ガラス層を加熱溶融させ、基体と
蓋体とを接合させることによって内部に半導体素子を気
密に封入するようになしたガラス封止型半導体素子収納
用パッケージであって、前記第１および第２ガラス層が
酸化鉛50乃至60重量％、酸化珪素１乃至５重量％、酸化
ホウ素３乃至13重量％、酸化ビスマス３乃至８重量％
に、フィラーとしてのコージライトを10乃至20重量％、
チタン酸錫系化合物を10乃至20重量％含有させたガラス
から成り、且つ前記基体の上面と外部リード端子を固着
させる第１ガラス層との間に電極層と比誘電率が1,000
乃至20,000の誘電体材料から成る厚みが20乃至100μｍ
の誘電体層とを交互に積層して形成される容量素子を配
設させるとともに該容量素子の電極層に半導体素子の電
源電極及び接地電極と接続される外部リード端子を接続
させたことから半導体素子の電源電極と接地電極との間
には大きな静電容量の容量素子が接続されることとな
り、その結果、前記容量素子の静電容量によって供給電
源電圧の変動に起因する半導体素子への悪影響が有効に
防止され、半導体素子を長期間にわたり正常、且つ安定
に作動させることが可能となる。
【００１０】また本発明の半導体素子収納用パッケージ
によれば、半導体素子は基体の半導体素子搭載部に直
接、接着固定されることから半導体素子が作動時に多量
の熱を発したとしてもその熱は基体を介して外部へ良好
に伝達放散され、その結果、半導体素子は該半導体素子
の発する熱によって高温となることはなく、半導体素子
の熱破壊や特性の熱変化を有効に防止して半導体素子を
長期間にわたり正常、且つ安定に作動させることが可能
となる。
によれば、半導体素子は基体の半導体素子搭載部に直
接、接着固定されることから半導体素子が作動時に多量
の熱を発したとしてもその熱は基体を介して外部へ良好
に伝達放散され、その結果、半導体素子は該半導体素子
の発する熱によって高温となることはなく、半導体素子
の熱破壊や特性の熱変化を有効に防止して半導体素子を
長期間にわたり正常、且つ安定に作動させることが可能
となる。
【００１１】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、１は基体、２は蓋体である。この基体１と
蓋体２とで半導体素子３を収容するための容器４が構成
される。
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、１は基体、２は蓋体である。この基体１と
蓋体２とで半導体素子３を収容するための容器４が構成
される。
【００１２】前記基体１は酸化アルミニウム質焼結体、
ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪
素質焼結体等の電気絶縁材料や銅、銅ーコバール金属
（鉄ーニッケルーコバルト合金）ー銅等の金属材料より
成り、その上面中央部に半導体素子３が搭載される凹状
の搭載部１ａが設けてあり、該凹状の搭載部１ａには半
導体素子３がガラス、樹脂、ロウ材等の接着剤を介して
接着固定される。
ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪
素質焼結体等の電気絶縁材料や銅、銅ーコバール金属
（鉄ーニッケルーコバルト合金）ー銅等の金属材料より
成り、その上面中央部に半導体素子３が搭載される凹状
の搭載部１ａが設けてあり、該凹状の搭載部１ａには半
導体素子３がガラス、樹脂、ロウ材等の接着剤を介して
接着固定される。
【００１３】前記基体１はその半導体素子搭載部１ａに
半導体素子３が直接、接着固定されるため半導体素子３
が作動時に多量の熱を発生したとしても該熱は基体を介
して外部へ良好に伝達放散され、その結果、半導体素子
３は該半導体素子３の発する熱によって高温になること
はなく、半導体素子３の熱破壊や特性の熱変化を有効に
防止して半導体素子３を長期間にわたり正常、且つ安定
に作動させることが可能となる。
半導体素子３が直接、接着固定されるため半導体素子３
が作動時に多量の熱を発生したとしても該熱は基体を介
して外部へ良好に伝達放散され、その結果、半導体素子
３は該半導体素子３の発する熱によって高温になること
はなく、半導体素子３の熱破壊や特性の熱変化を有効に
防止して半導体素子３を長期間にわたり正常、且つ安定
に作動させることが可能となる。
【００１４】特に、基体１を熱伝導率が55乃至250W/m・
K の窒化アルミニウム質焼結体や200 乃至400W/m・K の
銅、銅ーコバール金属（鉄ーニッケルーコバルト合金）
ー銅等で形成しておくと、基体１が半導体素子３の発す
る熱を極めて効率良く外部に放散し、半導体素子３を常
に低温となすことができる。
K の窒化アルミニウム質焼結体や200 乃至400W/m・K の
銅、銅ーコバール金属（鉄ーニッケルーコバルト合金）
ー銅等で形成しておくと、基体１が半導体素子３の発す
る熱を極めて効率良く外部に放散し、半導体素子３を常
に低温となすことができる。
【００１５】尚、前記基体1 は例えば、酸化アルミニウ
ム質焼結体からなる場合、酸化アルミニウム、酸化珪
素、酸化マグネシウム、酸化カルシウム等の原料粉末を
図１に示す基体１の形状に対応したプレス型内に充填さ
せるとともに一定圧力を印加して成形し、しかる後、成
形品を約１５００℃の温度で焼成することによって製作
される。
ム質焼結体からなる場合、酸化アルミニウム、酸化珪
素、酸化マグネシウム、酸化カルシウム等の原料粉末を
図１に示す基体１の形状に対応したプレス型内に充填さ
せるとともに一定圧力を印加して成形し、しかる後、成
形品を約１５００℃の温度で焼成することによって製作
される。
【００１６】また前記基体１の上面外周部には外部リー
ド端子５が第１ガラス層６を介して固着されており、該
外部リード端子５は半導体素子３の各電極( 電源電極、
接地電極、信号電極) を外部電気回路に接続する作用を
為し、その一端側には半導体素子３の各電極がボンディ
ングワイヤ９を介して接続され、他端側は外部電気回路
に接続される。
ド端子５が第１ガラス層６を介して固着されており、該
外部リード端子５は半導体素子３の各電極( 電源電極、
接地電極、信号電極) を外部電気回路に接続する作用を
為し、その一端側には半導体素子３の各電極がボンディ
ングワイヤ９を介して接続され、他端側は外部電気回路
に接続される。
【００１７】前記外部リード端子５は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金等の金属材料から成り、
例えば、鉄ーニッケルーコバルト合金等のインゴット(
塊)に圧延加工法や打ち抜き加工法等、従来周知の金属
加工法を施すことによって所定の板状に形成される。
バルト合金や鉄ーニッケル合金等の金属材料から成り、
例えば、鉄ーニッケルーコバルト合金等のインゴット(
塊)に圧延加工法や打ち抜き加工法等、従来周知の金属
加工法を施すことによって所定の板状に形成される。
【００１８】前記外部リード端子５はまた基体１の上面
外周部に第１ガラス層６を介して固着されており、該第
１ガラス層６は外部リード端子５を基体１上に固着させ
るとともに容器４を気密に封止する封止材として作用す
る。
外周部に第１ガラス層６を介して固着されており、該第
１ガラス層６は外部リード端子５を基体１上に固着させ
るとともに容器４を気密に封止する封止材として作用す
る。
【００１９】前記第１ガラス層６は例えば、酸化鉛50乃
至60重量％、酸化珪素1 乃至5 重量％、酸化ホウ素3 乃
至13重量％、酸化ビスマス3 乃至8 重量％に、フィラー
としてのコージライトを10乃至20重量％、チタン酸錫系
化合物を10乃至20重量％含有させた低融点のガラスから
成り、該ガラス粉末に適当な有機溶剤、溶媒を添加混合
して得たガラスペーストを従来周知のスクリーン印刷法
等により基体１の上面外周部に所定厚みに印刷塗布する
とともにこれを約４００℃の温度で焼成することによっ
て基体１の上面外周部に被着され、第１ガラス層６上に
外部リード端子５を載置させるとともに該第１ガラス層
６を再溶融させることによって外部リード端子５は基体
１上に固着される。
至60重量％、酸化珪素1 乃至5 重量％、酸化ホウ素3 乃
至13重量％、酸化ビスマス3 乃至8 重量％に、フィラー
としてのコージライトを10乃至20重量％、チタン酸錫系
化合物を10乃至20重量％含有させた低融点のガラスから
成り、該ガラス粉末に適当な有機溶剤、溶媒を添加混合
して得たガラスペーストを従来周知のスクリーン印刷法
等により基体１の上面外周部に所定厚みに印刷塗布する
とともにこれを約４００℃の温度で焼成することによっ
て基体１の上面外周部に被着され、第１ガラス層６上に
外部リード端子５を載置させるとともに該第１ガラス層
６を再溶融させることによって外部リード端子５は基体
１上に固着される。
【００２０】尚、前記基体１上に第１ガラス層６を介し
て固着された外部リード端子５はその表面にニッケル、
金等から成る良導電性で、且つ耐蝕性に優れた金属をメ
ッキ法により１乃至２０μｍの厚みに層着させておくと
外部リード端子５の酸化腐食を有効に防止するとともに
外部リード端子５と外部電気回路との電気的接続を良好
となすことができる。そのため外部リード端子５はその
表面にニッケル、金等をメッキ法により１乃至２０μｍ
の厚みに層着させておくことが好ましい。
て固着された外部リード端子５はその表面にニッケル、
金等から成る良導電性で、且つ耐蝕性に優れた金属をメ
ッキ法により１乃至２０μｍの厚みに層着させておくと
外部リード端子５の酸化腐食を有効に防止するとともに
外部リード端子５と外部電気回路との電気的接続を良好
となすことができる。そのため外部リード端子５はその
表面にニッケル、金等をメッキ法により１乃至２０μｍ
の厚みに層着させておくことが好ましい。
【００２１】更に前記基体１の上面と第１ガラス層６と
の間には電極層７ａと誘電体層７ｂとを交互に積層して
形成される容量素子７が配設されており、該容量素子７
は半導体素子３の電源電極及び接地電極との間に接続さ
れ、半導体素子３に供給電源電圧の変動に起因した悪影
響が及ぼさないように作用する。
の間には電極層７ａと誘電体層７ｂとを交互に積層して
形成される容量素子７が配設されており、該容量素子７
は半導体素子３の電源電極及び接地電極との間に接続さ
れ、半導体素子３に供給電源電圧の変動に起因した悪影
響が及ぼさないように作用する。
【００２２】前記容量素子７を構成する電極層７ａはA
u、Ag、Ag-Pt 、Ag-Pd 等の金属材料で、また誘電体層
７ｂはSrTiO 3 、BaTiO 3 、Pb(Mg 1/3 Nb2/3 )O3 、Pb
(Fe 1/ 2 Nb1/2 )O3 -Pb(Fe2/3 W 1/3 )O3 等の誘電体材
料で形成され、各々の材料を基体1 の上面に従来周知の
蒸着法、スパッタリング法、イオンプレーティング法等
の薄膜形成技術、或いはスクリーン印刷法等の厚膜形成
技術により交互に層状に被着させることによって形成さ
れる。
u、Ag、Ag-Pt 、Ag-Pd 等の金属材料で、また誘電体層
７ｂはSrTiO 3 、BaTiO 3 、Pb(Mg 1/3 Nb2/3 )O3 、Pb
(Fe 1/ 2 Nb1/2 )O3 -Pb(Fe2/3 W 1/3 )O3 等の誘電体材
料で形成され、各々の材料を基体1 の上面に従来周知の
蒸着法、スパッタリング法、イオンプレーティング法等
の薄膜形成技術、或いはスクリーン印刷法等の厚膜形成
技術により交互に層状に被着させることによって形成さ
れる。
【００２３】前記容量素子７は誘電体層７ｂを構成する
SrTiO 3 、BaTiO 3 、Pb(Mg 1/3 Nb2/3 )O3 、Pb(Fe
1/2 Nb1/2 )O3 -Pb(Fe2/3 W 1/3 )O3 等の比誘電率が1,
000 乃至20,000 (室温1MHz) と高いことから静電容量が
大きな値となり、これによって供給電源電圧の変動に起
因する半導体素子３への悪影響を有効に防止することが
でき、半導体素子３を長期間にわたり正常、且つ安定に
作動させることが可能となる。
SrTiO 3 、BaTiO 3 、Pb(Mg 1/3 Nb2/3 )O3 、Pb(Fe
1/2 Nb1/2 )O3 -Pb(Fe2/3 W 1/3 )O3 等の比誘電率が1,
000 乃至20,000 (室温1MHz) と高いことから静電容量が
大きな値となり、これによって供給電源電圧の変動に起
因する半導体素子３への悪影響を有効に防止することが
でき、半導体素子３を長期間にわたり正常、且つ安定に
作動させることが可能となる。
【００２４】尚、前記電極層７ａと誘電体層７ｂとを交
互に積層して形成される容量素子７はその電極層７ａの
厚みが２μm 未満となると基体１及び誘電体層７ｂに対
する電極層７ａの接合強度が低下し、電極層７ａが基体
１や誘電体層７ｂより剥離し易くなる傾向にあることか
ら２μm 以上としておくことが好ましく、また誘電体層
７ｂはその厚みが２０μm 未満であると上下に位置する
電極層７ａ間の電気的絶縁を維持するのが困難となり、
１００μm を越えると容量素子７の静電容量値が小さく
なってしまう傾向にあることから誘電体層７ｂの厚みは
２０乃至１００μm の範囲としておくことが好ましい。
互に積層して形成される容量素子７はその電極層７ａの
厚みが２μm 未満となると基体１及び誘電体層７ｂに対
する電極層７ａの接合強度が低下し、電極層７ａが基体
１や誘電体層７ｂより剥離し易くなる傾向にあることか
ら２μm 以上としておくことが好ましく、また誘電体層
７ｂはその厚みが２０μm 未満であると上下に位置する
電極層７ａ間の電気的絶縁を維持するのが困難となり、
１００μm を越えると容量素子７の静電容量値が小さく
なってしまう傾向にあることから誘電体層７ｂの厚みは
２０乃至１００μm の範囲としておくことが好ましい。
【００２５】更に前記外部リード端子５及び容量素子７
が配された基体１はその上面に蓋体２が、該蓋体２の下
面に被着させた第２ガラス層８を、必要に応じて基体１
の上面に被着させた第１ガラス層６を加熱溶融させるこ
とによって接合され、これによって基体１と蓋体２とか
ら成る容器４内部に半導体素子３が気密に封止される。
が配された基体１はその上面に蓋体２が、該蓋体２の下
面に被着させた第２ガラス層８を、必要に応じて基体１
の上面に被着させた第１ガラス層６を加熱溶融させるこ
とによって接合され、これによって基体１と蓋体２とか
ら成る容器４内部に半導体素子３が気密に封止される。
【００２６】前記蓋体２は基体１と同様の材料、具体的
には酸化アルミニウム質焼結体、ムライト質焼結体、窒
化アルミニウム質焼結体、炭化珪素質焼結体等の電気絶
縁材料や銅、銅ーコバール金属（鉄ーニッケルーコバル
ト合金）ー銅等の金属材料から成り、基体１を製作する
方法と同様の方法によって製作される。
には酸化アルミニウム質焼結体、ムライト質焼結体、窒
化アルミニウム質焼結体、炭化珪素質焼結体等の電気絶
縁材料や銅、銅ーコバール金属（鉄ーニッケルーコバル
ト合金）ー銅等の金属材料から成り、基体１を製作する
方法と同様の方法によって製作される。
【００２７】また前記蓋体２の下面に被着させた第２ガ
ラス層８は例えば、基体１の上面に被着させた第１ガラ
ス層６と同様の低融点のガラス材料から成り、第１ガラ
ス層６と同様の方法によって蓋体２の下面に所定厚みに
被着される。
ラス層８は例えば、基体１の上面に被着させた第１ガラ
ス層６と同様の低融点のガラス材料から成り、第１ガラ
ス層６と同様の方法によって蓋体２の下面に所定厚みに
被着される。
【００２８】かくして本発明の半導体素子収納用パッケ
ージによれば、基体１の凹状の半導体素子載置部１ａに
半導体素子３をガラス、樹脂、ロウ材等の接着剤を介し
て接着固定するとともに半導体素子３の各電極をボンデ
ィングワイヤ９により外部リード端子５に接続させ、し
かる後、基体１と蓋体２とを、蓋体２に被着させておい
た第２ガラス層８を、必要に応じて基体１に被着させて
おいた第１ガラス層６を加熱溶融させ、接合させること
によって基体１と蓋体２とから成る容器４内部に半導体
素子３を気密に封止し、これによって製品としての半導
体装置が完成する。
ージによれば、基体１の凹状の半導体素子載置部１ａに
半導体素子３をガラス、樹脂、ロウ材等の接着剤を介し
て接着固定するとともに半導体素子３の各電極をボンデ
ィングワイヤ９により外部リード端子５に接続させ、し
かる後、基体１と蓋体２とを、蓋体２に被着させておい
た第２ガラス層８を、必要に応じて基体１に被着させて
おいた第１ガラス層６を加熱溶融させ、接合させること
によって基体１と蓋体２とから成る容器４内部に半導体
素子３を気密に封止し、これによって製品としての半導
体装置が完成する。
【００２９】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、熱伝導率が55乃至400Ｗ／ｍ・Ｋの電気絶縁材
料もしくは金属材料より成り、上面に半導体素子が直接
搭載される搭載部を有し、且つ該搭載部周辺に半導体素
子の各電極が接続される複数個の外部リード端子が第１
ガラス層を介して固着されている基体と、下面外周部に
第２ガラス層が被着されている蓋体とから成り、少なく
とも蓋体に被着させた第２ガラス層を加熱溶融させ、基
体と蓋体とを接合させることによって内部に半導体素子
を気密に封入するようになしたガラス封止型半導体素子
収納用パッケージであって、前記第１および第２ガラス
層が酸化鉛50乃至60重量％、酸化珪素１乃至５重量％、
酸化ホウ素３乃至13重量％、酸化ビスマス３乃至８重量
％に、フィラーとしてのコージライトを10乃至20重量
％、チタン酸錫系化合物を10乃至20重量％含有させたガ
ラスから成り、且つ前記基体の上面と外部リード端子を
固着させる第１ガラス層との間に電極層と比誘電率が1,
000乃至20,000の誘電体材料から成る厚みが20乃至100μ
ｍの誘電体層とを交互に積層して形成される容量素子を
配設させるとともに該容量素子の電極層に半導体素子の
電源電極及び接地電極と接続される外部リード端子を接
続させたことから半導体素子の電源電極と接地電極との
間には大きな静電容量の容量素子が接続されることとな
り、その結果、前記容量素子の静電容量によって供給電
源電圧の変動に起因する半導体素子への悪影響が有効に
防止され、半導体素子を長期間にわたり正常、且つ安定
に作動させることが可能となる。
よれば、熱伝導率が55乃至400Ｗ／ｍ・Ｋの電気絶縁材
料もしくは金属材料より成り、上面に半導体素子が直接
搭載される搭載部を有し、且つ該搭載部周辺に半導体素
子の各電極が接続される複数個の外部リード端子が第１
ガラス層を介して固着されている基体と、下面外周部に
第２ガラス層が被着されている蓋体とから成り、少なく
とも蓋体に被着させた第２ガラス層を加熱溶融させ、基
体と蓋体とを接合させることによって内部に半導体素子
を気密に封入するようになしたガラス封止型半導体素子
収納用パッケージであって、前記第１および第２ガラス
層が酸化鉛50乃至60重量％、酸化珪素１乃至５重量％、
酸化ホウ素３乃至13重量％、酸化ビスマス３乃至８重量
％に、フィラーとしてのコージライトを10乃至20重量
％、チタン酸錫系化合物を10乃至20重量％含有させたガ
ラスから成り、且つ前記基体の上面と外部リード端子を
固着させる第１ガラス層との間に電極層と比誘電率が1,
000乃至20,000の誘電体材料から成る厚みが20乃至100μ
ｍの誘電体層とを交互に積層して形成される容量素子を
配設させるとともに該容量素子の電極層に半導体素子の
電源電極及び接地電極と接続される外部リード端子を接
続させたことから半導体素子の電源電極と接地電極との
間には大きな静電容量の容量素子が接続されることとな
り、その結果、前記容量素子の静電容量によって供給電
源電圧の変動に起因する半導体素子への悪影響が有効に
防止され、半導体素子を長期間にわたり正常、且つ安定
に作動させることが可能となる。
【００３０】また本発明の半導体素子収納用パッケージ
によれば、半導体素子は基体の半導体素子搭載部に直
接、接着固定されることから半導体素子が作動時に多量
の熱を発したとしてもその熱は基体を介して外部へ良好
に伝達放散され、その結果、半導体素子は該半導体素子
の発する熱によって高温となることはなく、半導体素子
の熱破壊や特性の熱変化を有効に防止して半導体素子を
長期間にわたり正常、且つ安定に作動させることが可能
となる。
によれば、半導体素子は基体の半導体素子搭載部に直
接、接着固定されることから半導体素子が作動時に多量
の熱を発したとしてもその熱は基体を介して外部へ良好
に伝達放散され、その結果、半導体素子は該半導体素子
の発する熱によって高温となることはなく、半導体素子
の熱破壊や特性の熱変化を有効に防止して半導体素子を
長期間にわたり正常、且つ安定に作動させることが可能
となる。
【００３１】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例においては
容量素子７の上面に外部リード端子５を第１ガラス層６
を介して直接固着させたが容量素子７の表面に予めオー
バーコート層を被着させておいてもよい。この場合、容
量素子７はオーバーコート層で保護されているため容量
素子７の電極層７ａにマイグレーションが発生したり、
電極層７ａが第１ガラス層６に吸収されたりするのが有
効に防止され、半導体素子３の電源電極と接地電極との
間に常に所定静電容量値の容量素子７を接続させること
ができる。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例においては
容量素子７の上面に外部リード端子５を第１ガラス層６
を介して直接固着させたが容量素子７の表面に予めオー
バーコート層を被着させておいてもよい。この場合、容
量素子７はオーバーコート層で保護されているため容量
素子７の電極層７ａにマイグレーションが発生したり、
電極層７ａが第１ガラス層６に吸収されたりするのが有
効に防止され、半導体素子３の電源電極と接地電極との
間に常に所定静電容量値の容量素子７を接続させること
ができる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・・・・基体 ２・・・・・・蓋体 ３・・・・・・半導体素子 ４・・・・・・容器 ５・・・・・・外部リード端子 ６・・・・・・第１ガラス層 ７・・・・・・容量素子 ７ａ・・・・・電極層 ７ｂ・・・・・誘電体層 ８・・・・・・第２ガラス層
Claims (1)
- 【請求項１】熱伝導率が５５乃至４００Ｗ／ｍ・Ｋの電
気絶縁材料もしくは金属材料より成り、上面に半導体素
子が直接搭載される搭載部を有し、且つ該搭載部周辺に
半導体素子の各電極が接続される複数個の外部リード端
子が第１ガラス層を介して固着されている基体と、下面
外周部に第２ガラス層が被着されている蓋体とから成
り、少なくとも蓋体に被着させた第２ガラス層を加熱溶
融させ、基体と蓋体とを接合させることによって内部に
半導体素子を気密に封入するようになしたガラス封止型
半導体素子収納用パッケージであって、前記第１および
第２ガラス層が酸化鉛５０乃至６０重量％、酸化珪素１
乃至５重量％、酸化ホウ素３乃至１３重量％、酸化ビス
マス３乃至８重量％に、フィラーとしてのコージライト
を１０乃至２０重量％、チタン酸錫系化合物を１０乃至
２０重量％含有させたガラスから成り、且つ前記基体の
上面と外部リード端子を固着させる第１ガラス層との間
に電極層と比誘電率が１，０００乃至２０，０００の誘
電体材料から成る厚みが２０乃至１００μｍの誘電体層
とを交互に積層して形成される容量素子を配設させると
ともに該容量素子の電極層に半導体素子の電源電極及び
接地電極と接続される外部リード端子を接続させたこと
を特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8704795A JP3207075B2 (ja) | 1995-04-12 | 1995-04-12 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8704795A JP3207075B2 (ja) | 1995-04-12 | 1995-04-12 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288417A JPH08288417A (ja) | 1996-11-01 |
| JP3207075B2 true JP3207075B2 (ja) | 2001-09-10 |
Family
ID=13904036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8704795A Expired - Fee Related JP3207075B2 (ja) | 1995-04-12 | 1995-04-12 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3207075B2 (ja) |
-
1995
- 1995-04-12 JP JP8704795A patent/JP3207075B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08288417A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3207075B2 (ja) | 半導体素子収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP3318449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2808044B2 (ja) | 半導体素子収納用パッケージ | |
| JP2922719B2 (ja) | 半導体素子収納用パッケージ | |
| JP2849875B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP3117387B2 (ja) | 半導体素子収納用パッケージ | |
| JP2838589B2 (ja) | 半導体素子収納用パッケージ | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP2908932B2 (ja) | 電子部品収納用パッケージ | |
| JP2922718B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05152489A (ja) | 半導体素子収納用パツケージ | |
| JP2808043B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP2842716B2 (ja) | 半導体素子収納用パッケージ | |
| JP3292609B2 (ja) | 半導体素子収納用パッケージ | |
| JP2552554Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0629330A (ja) | 半導体装置 | |
| JP2931481B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0669364A (ja) | 半導体素子収納用パッケージ | |
| JP2838590B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05326738A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |