JP2806296B2 - 搬送波再生回路 - Google Patents
搬送波再生回路Info
- Publication number
- JP2806296B2 JP2806296B2 JP7079651A JP7965195A JP2806296B2 JP 2806296 B2 JP2806296 B2 JP 2806296B2 JP 7079651 A JP7079651 A JP 7079651A JP 7965195 A JP7965195 A JP 7965195A JP 2806296 B2 JP2806296 B2 JP 2806296B2
- Authority
- JP
- Japan
- Prior art keywords
- adaptive
- circuit
- carrier
- filter
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
- H04L27/2276—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using frequency multiplication or harmonic tracking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Noise Elimination (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【産業上の利用分野】本発明は位相変調された信号から
搬送波を再生するための再生回路に関し、特に適応輝線
強調器を用いた搬送波再生回路に関する。
搬送波を再生するための再生回路に関し、特に適応輝線
強調器を用いた搬送波再生回路に関する。
【０００２】
【従来の技術】従来、適応輝線強調器を用いて位相変調
波から搬送波を再生する技術として、特開平２−１９８
２０５号公報、特開平４−６１５３４号公報に記載のも
のがある。この適応輝線強調器を用いた搬送波再生回路
では、位相変調信号の変調成分を除去した信号を適応輝
線強調器に入力し、この適応輝線強調器において相関分
離器と適応フィルタを順次通し、この適応フィルタにお
いては適応アルゴリズム回路により係数制御を行うこと
で、この適応フィルタを通過した信号を抽出搬送波とし
て出力する。その上で、この抽出搬送波の同期を取るこ
とで再生搬送波を得ることができる。このような適応輝
線強調器を用いた搬送波再生回路では、フェーズロック
ループ回路を用いた以前の技術に比較して、低信号電力
対雑音比での同期特性、広範囲での同期引き込み特性、
同期引き込み所要時間等の点において優れた特性を得る
ことができる。
波から搬送波を再生する技術として、特開平２−１９８
２０５号公報、特開平４−６１５３４号公報に記載のも
のがある。この適応輝線強調器を用いた搬送波再生回路
では、位相変調信号の変調成分を除去した信号を適応輝
線強調器に入力し、この適応輝線強調器において相関分
離器と適応フィルタを順次通し、この適応フィルタにお
いては適応アルゴリズム回路により係数制御を行うこと
で、この適応フィルタを通過した信号を抽出搬送波とし
て出力する。その上で、この抽出搬送波の同期を取るこ
とで再生搬送波を得ることができる。このような適応輝
線強調器を用いた搬送波再生回路では、フェーズロック
ループ回路を用いた以前の技術に比較して、低信号電力
対雑音比での同期特性、広範囲での同期引き込み特性、
同期引き込み所要時間等の点において優れた特性を得る
ことができる。
【０００３】
【発明が解決しようとする課題】しかしながら、この適
応輝線強調器を用いた搬送波再生回路では、適応フィル
タの係数制御に必要とされるタップ更新演算処理量が多
いという問題があり、高い伝送レートに対応した高速の
引き込みが困難なものになる。また、この搬送波再生回
路を実時間処理により実現した場合にはＤＳＰ等のプロ
セッサの処理能力の限界から、適応フィルタのタップ数
に制約を受けるという問題が生じ、特に、高い伝送レー
トの信号を扱う場合には、このタップ数の制約によって
適応フィルタの狭帯域化を十分に図ることができなくな
り、低信号電力対雑音比での同期安定性が劣化してしま
うという問題が生じている。
応輝線強調器を用いた搬送波再生回路では、適応フィル
タの係数制御に必要とされるタップ更新演算処理量が多
いという問題があり、高い伝送レートに対応した高速の
引き込みが困難なものになる。また、この搬送波再生回
路を実時間処理により実現した場合にはＤＳＰ等のプロ
セッサの処理能力の限界から、適応フィルタのタップ数
に制約を受けるという問題が生じ、特に、高い伝送レー
トの信号を扱う場合には、このタップ数の制約によって
適応フィルタの狭帯域化を十分に図ることができなくな
り、低信号電力対雑音比での同期安定性が劣化してしま
うという問題が生じている。
【０００４】
【発明の目的】本発明の目的は、適応フィルタにおける
タップ更新演算処理量を削減し、対雑音特性の向上を図
るとともに、高速の引き込みを可能にした搬送波再生回
路を提供することにある。
タップ更新演算処理量を削減し、対雑音特性の向上を図
るとともに、高速の引き込みを可能にした搬送波再生回
路を提供することにある。
【０００５】
【課題を解決するための手段】本発明の搬送波再生回路
は、位相変調信号を入力してその変調成分を除去する周
波数逓倍器と、変調成分が除去された信号を入力して搬
送波成分を抽出する適応輝線強調器と、この適応輝線強
調器で抽出された搬送波の同期を行う同期回路と、同期
された搬送波を分周して前記位相変調信号の搬送波を出
力する分周器と、前記適応輝線強調器の適応フィルタの
タップ係数の更新を制御する係数更新制御回路とを備え
る構成とする。
は、位相変調信号を入力してその変調成分を除去する周
波数逓倍器と、変調成分が除去された信号を入力して搬
送波成分を抽出する適応輝線強調器と、この適応輝線強
調器で抽出された搬送波の同期を行う同期回路と、同期
された搬送波を分周して前記位相変調信号の搬送波を出
力する分周器と、前記適応輝線強調器の適応フィルタの
タップ係数の更新を制御する係数更新制御回路とを備え
る構成とする。
【０００６】ここで、適応輝線強調器は、タップが複数
のブロックに区分された適応フィルタと、前記適応フィ
ルタのタップ係数の更新を行う適応アルゴリズム回路
と、前記適応フィルタと適応アルゴリズム回路との間に
介挿されてタップ係数の更新が可能なブロックを選択す
るスイッチ回路とを有しており、入力される情報に基づ
いて係数更新制御回路により前記スイッチ回路を選択的
に切替制御するように構成される。
のブロックに区分された適応フィルタと、前記適応フィ
ルタのタップ係数の更新を行う適応アルゴリズム回路
と、前記適応フィルタと適応アルゴリズム回路との間に
介挿されてタップ係数の更新が可能なブロックを選択す
るスイッチ回路とを有しており、入力される情報に基づ
いて係数更新制御回路により前記スイッチ回路を選択的
に切替制御するように構成される。
【０００７】また、係数更新制御回路は、入力されるフ
レーム同期情報とシンボルクロック情報を受け、フレー
ム同期確立前は適応フィルタの複数のブロックのうち特
定のブロックを固定的に選択し、フレーム同期確立後は
複数のブロックを順序的に選択してそれぞれその選択さ
れたブロックのタップ係数の更新を可能とするように制
御するように構成される。
レーム同期情報とシンボルクロック情報を受け、フレー
ム同期確立前は適応フィルタの複数のブロックのうち特
定のブロックを固定的に選択し、フレーム同期確立後は
複数のブロックを順序的に選択してそれぞれその選択さ
れたブロックのタップ係数の更新を可能とするように制
御するように構成される。
【０００８】
【作用】適応フィルタのタップを複数のブロックに区分
し、係数更新制御回路によりスイッチ回路を制御して複
数のブロックの一部を選択することで、シンボル周期毎
に必ずしも全てのタップを一斉に更新せず、選択された
ブロックのタップのみを更新する。これにより、適応輝
線強調器の適応速度は低下されるものの、有限のプロセ
ッサ処理能力の範囲内でよりタップ数の多い、より狭帯
域の適応輝線強調器を構成することが可能となる。
し、係数更新制御回路によりスイッチ回路を制御して複
数のブロックの一部を選択することで、シンボル周期毎
に必ずしも全てのタップを一斉に更新せず、選択された
ブロックのタップのみを更新する。これにより、適応輝
線強調器の適応速度は低下されるものの、有限のプロセ
ッサ処理能力の範囲内でよりタップ数の多い、より狭帯
域の適応輝線強調器を構成することが可能となる。
【０００９】また、係数更新制御回路をフレーム同期情
報により動作させるように構成することで、フレーム同
期の確立の前では選択可能なブロック数を少なくするこ
とで高速引き込みを実現し、フレーム同期の確立後は選
択可能なブロック数を多くすることで、適応フィルタを
狭帯域化して低信号電力対雑音比の条件下での安定性を
向上する。
報により動作させるように構成することで、フレーム同
期の確立の前では選択可能なブロック数を少なくするこ
とで高速引き込みを実現し、フレーム同期の確立後は選
択可能なブロック数を多くすることで、適応フィルタを
狭帯域化して低信号電力対雑音比の条件下での安定性を
向上する。
【００１０】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は本発明の搬送波再生回路の第１実施例のブ
ロック図である。Ｍ相位相変調信号ａは、周波数Ｍ逓倍
器２においてＭ逓倍され、変調成分が取り除かれた信号
ｂとして適応輝線強調器１に入力される。この適応輝線
強調器１は、相関分離器１１と、適応フィルタとしての
可変係数フィルタ１２と、この可変係数フィルタ１２の
タップ係数の更新演算を行う適応アルゴリズム回路１３
と、この適応アルゴリズム回路１３と前記可変係数フィ
ルタ１２との間に介挿されて両者の間を選択的にオン，
オフ制御するスイッチ回路１４と、前記信号ｂと前記可
変係数フィルタ１２の出力とを加算してその出力で前記
適応アルゴリズム回路１３を制御する加算器１５とを備
えている。なお、この適応輝線強調器１の構成のうち、
前記スイッチ回路１４を除く構成は、前記した特開平４
−６１５３４号公報や文献（B.Widorow,et.al,"Adaptiv
e Noise Cancelling:Principles and Applications",Pr
oc.IEEE,Vol.63,Dec.,1975) に記載されている。
する。図１は本発明の搬送波再生回路の第１実施例のブ
ロック図である。Ｍ相位相変調信号ａは、周波数Ｍ逓倍
器２においてＭ逓倍され、変調成分が取り除かれた信号
ｂとして適応輝線強調器１に入力される。この適応輝線
強調器１は、相関分離器１１と、適応フィルタとしての
可変係数フィルタ１２と、この可変係数フィルタ１２の
タップ係数の更新演算を行う適応アルゴリズム回路１３
と、この適応アルゴリズム回路１３と前記可変係数フィ
ルタ１２との間に介挿されて両者の間を選択的にオン，
オフ制御するスイッチ回路１４と、前記信号ｂと前記可
変係数フィルタ１２の出力とを加算してその出力で前記
適応アルゴリズム回路１３を制御する加算器１５とを備
えている。なお、この適応輝線強調器１の構成のうち、
前記スイッチ回路１４を除く構成は、前記した特開平４
−６１５３４号公報や文献（B.Widorow,et.al,"Adaptiv
e Noise Cancelling:Principles and Applications",Pr
oc.IEEE,Vol.63,Dec.,1975) に記載されている。
【００１１】ここで、前記スイッチ回路１４は前記可変
係数フィルタ１２の多数のタップをｎ個（ｎは２以上の
整数）のブロックＢ１〜Ｂｎに区分した上で、各ブロッ
クＢ１〜Ｂｎと前記適応アルゴリズム回路１３との間に
それぞれスイッチＳ１〜Ｓｎを設けている。そして、こ
のスイッチ回路１４の各スイッチＳ１〜Ｓｎは、適応輝
線強調器１とは別に設けられた係数更新制御回路３によ
って選択的にオン，オフ制御されるように構成され、こ
れにより前記適応アルゴリズム回路１３におけるタップ
係数更新演算の実施の有無を各ブロック単位で指定でき
るように構成される。この係数更新制御回路３にはシン
ボルクロックが入力され、シンボル周期で生じるタップ
係数更新タイミングに同期して前記選択動作を実行す
る。
係数フィルタ１２の多数のタップをｎ個（ｎは２以上の
整数）のブロックＢ１〜Ｂｎに区分した上で、各ブロッ
クＢ１〜Ｂｎと前記適応アルゴリズム回路１３との間に
それぞれスイッチＳ１〜Ｓｎを設けている。そして、こ
のスイッチ回路１４の各スイッチＳ１〜Ｓｎは、適応輝
線強調器１とは別に設けられた係数更新制御回路３によ
って選択的にオン，オフ制御されるように構成され、こ
れにより前記適応アルゴリズム回路１３におけるタップ
係数更新演算の実施の有無を各ブロック単位で指定でき
るように構成される。この係数更新制御回路３にはシン
ボルクロックが入力され、シンボル周期で生じるタップ
係数更新タイミングに同期して前記選択動作を実行す
る。
【００１２】また、前記可変係数フィルタ１２から出力
される抽出搬送波ｃは同期回路４に入力され、同期が取
られる。この同期回路４は逐次制御系に通常用いられて
いるフェーズロックループで構成される。更に、同期が
取られた抽出搬送波ｄは周波数Ｍ分周器５においてＭ分
周され、前記Ｍ相位相変調信号の再生搬送波ｅとして出
力される。また、ここでは乗算器６を設けており、この
乗算器６はこの再生搬送波ｅとＭ相位相変調信号ａを乗
算し、Ｍ相位相変調信号ａの検波信号ｆとして出力す
る。
される抽出搬送波ｃは同期回路４に入力され、同期が取
られる。この同期回路４は逐次制御系に通常用いられて
いるフェーズロックループで構成される。更に、同期が
取られた抽出搬送波ｄは周波数Ｍ分周器５においてＭ分
周され、前記Ｍ相位相変調信号の再生搬送波ｅとして出
力される。また、ここでは乗算器６を設けており、この
乗算器６はこの再生搬送波ｅとＭ相位相変調信号ａを乗
算し、Ｍ相位相変調信号ａの検波信号ｆとして出力す
る。
【００１３】以上の構成によれば、Ｍ相位相変調信号ａ
が周波数Ｍ逓倍器２によって変調成分が除去され、適用
輝線強調器１においてその搬送波が抽出され、更に同期
回路４において抽出搬送波ｄに対して同期がとられてＭ
逓倍搬送波ｄとして出力され、しかる後周波数Ｍ分周器
５においてＭ分周されることで再生搬送波として出力さ
れることは従来における再生搬送波再生動作と同じであ
る。
が周波数Ｍ逓倍器２によって変調成分が除去され、適用
輝線強調器１においてその搬送波が抽出され、更に同期
回路４において抽出搬送波ｄに対して同期がとられてＭ
逓倍搬送波ｄとして出力され、しかる後周波数Ｍ分周器
５においてＭ分周されることで再生搬送波として出力さ
れることは従来における再生搬送波再生動作と同じであ
る。
【００１４】このとき、係数更新制御回路３では、シン
ボルクロック情報の入力を受けることにより、シンボル
周期で生じるタップ係数更新タイミングの毎にスイッチ
回路１４を制御し、可変係数フィルタ１２の区分したｎ
個のブロックのうちの一部を選択し、この選択されたブ
ロックに対してのみ適応アルゴリズム回路１３によるタ
ップ係数更新を実行させるように動作する。この実施例
では、ｎ個のブロックＢ１〜Ｂｎにそれぞれ対応して設
けたスイッチＳ１〜Ｓｎを選択し、この選択したスイッ
チをオンさせることで、そのスイッチが接続されるブロ
ックにおけるタップ係数の更新を行うように機能する。
ボルクロック情報の入力を受けることにより、シンボル
周期で生じるタップ係数更新タイミングの毎にスイッチ
回路１４を制御し、可変係数フィルタ１２の区分したｎ
個のブロックのうちの一部を選択し、この選択されたブ
ロックに対してのみ適応アルゴリズム回路１３によるタ
ップ係数更新を実行させるように動作する。この実施例
では、ｎ個のブロックＢ１〜Ｂｎにそれぞれ対応して設
けたスイッチＳ１〜Ｓｎを選択し、この選択したスイッ
チをオンさせることで、そのスイッチが接続されるブロ
ックにおけるタップ係数の更新を行うように機能する。
【００１５】この係数更新制御回路３によるスイッチ回
路の制御の一例を図２に示す。同図において、「１」は
選択されたスイッチがオンされた状態、「０」は選択さ
れずにオフの状態を示している。この例では、スイッチ
Ｓ１〜Ｓｎのうち、いずれか１つのスイッチを選択して
対応するブロックＢ１〜Ｂｎのタップ係数更新を実行さ
せている。また、選択するスイッチはＳ１からＳｎまで
各シンボルタイミングに伴って順序的に変化させてい
る。
路の制御の一例を図２に示す。同図において、「１」は
選択されたスイッチがオンされた状態、「０」は選択さ
れずにオフの状態を示している。この例では、スイッチ
Ｓ１〜Ｓｎのうち、いずれか１つのスイッチを選択して
対応するブロックＢ１〜Ｂｎのタップ係数更新を実行さ
せている。また、選択するスイッチはＳ１からＳｎまで
各シンボルタイミングに伴って順序的に変化させてい
る。
【００１６】したがって、この図２の制御の例では、各
シンボル周期においてはｎブロックのうちの１つのブロ
ックのタップ係数のみが更新されることになるため、適
応アルゴリズム回路１３で必要とされるタップ係数更新
演算量は、可変係数フィルタ１２の全タップを更新演算
処理する場合の１／ｎとなることが判る。これにより、
適応輝線強調器１における適応速度は多少低下されるも
のの、有限のプロセッサ処理能力の範囲内でより多くの
タップ数の係数更新が可能とされるため、狭帯域の適応
輝線強調器を構成することが可能となり、対雑音特性を
改善することが可能となる。
シンボル周期においてはｎブロックのうちの１つのブロ
ックのタップ係数のみが更新されることになるため、適
応アルゴリズム回路１３で必要とされるタップ係数更新
演算量は、可変係数フィルタ１２の全タップを更新演算
処理する場合の１／ｎとなることが判る。これにより、
適応輝線強調器１における適応速度は多少低下されるも
のの、有限のプロセッサ処理能力の範囲内でより多くの
タップ数の係数更新が可能とされるため、狭帯域の適応
輝線強調器を構成することが可能となり、対雑音特性を
改善することが可能となる。
【００１７】図３は本発明の第２実施例のブロック図で
あり、第１実施例と等価な部分には同一符号を付してあ
る。この実施例では、適応輝線強調器１の構成は第１実
施例と同じであるが、スイッチ回路１４におけるスイッ
チがＳ１〜Ｓ３の３個の場合を示し、かつこのスイッチ
回路１４を制御するための係数更新制御回路３がシンボ
ルクロック情報とフレーム同期情報とに基づいて動作す
るように構成した点が異なっている。即ち、この第２実
施例では、係数更新制御回路３は、フレーム同期信号が
入力されたときにはスイッチ回路１４を前記第１実施例
と同様にいずれか１つのスイッチを順序的に選択する
が、フレーム同期信号が入力されないときにはいずれか
１つのスイッチを固定的に選択するように構成されてい
る。
あり、第１実施例と等価な部分には同一符号を付してあ
る。この実施例では、適応輝線強調器１の構成は第１実
施例と同じであるが、スイッチ回路１４におけるスイッ
チがＳ１〜Ｓ３の３個の場合を示し、かつこのスイッチ
回路１４を制御するための係数更新制御回路３がシンボ
ルクロック情報とフレーム同期情報とに基づいて動作す
るように構成した点が異なっている。即ち、この第２実
施例では、係数更新制御回路３は、フレーム同期信号が
入力されたときにはスイッチ回路１４を前記第１実施例
と同様にいずれか１つのスイッチを順序的に選択する
が、フレーム同期信号が入力されないときにはいずれか
１つのスイッチを固定的に選択するように構成されてい
る。
【００１８】即ち、図４はその係数更新制御回路におけ
るスイッチ回路の制御の一例を示す図であり、これに対
応して図５に各スイッチＳ１〜Ｓ３による可変係数フィ
ルタ１２のブロック区分の一例を示している。ここで
は、可変係数フィルタの全タップ数を３ｋとし、各ブロ
ックのタップ数がｋの例を示している。図４の制御で
は、フレーム同期情報が入力されないフレーム同期確立
前、即ちシンボルタイミングスロットｉより前の期間
は、係数更新制御回路３によるスイッチ回路１４の制御
により、スイッチＳ１のみが常時オンとされ、スイッチ
Ｓ２，Ｓ３は常時オフとされている。このとき、可変係
数フィルタ１２においては、図５に示すブロックＢ１の
みがフィルタのタップ係数演算の対象となり、ブロック
Ｂ２，Ｂ３は対象から外されていることになる。
るスイッチ回路の制御の一例を示す図であり、これに対
応して図５に各スイッチＳ１〜Ｓ３による可変係数フィ
ルタ１２のブロック区分の一例を示している。ここで
は、可変係数フィルタの全タップ数を３ｋとし、各ブロ
ックのタップ数がｋの例を示している。図４の制御で
は、フレーム同期情報が入力されないフレーム同期確立
前、即ちシンボルタイミングスロットｉより前の期間
は、係数更新制御回路３によるスイッチ回路１４の制御
により、スイッチＳ１のみが常時オンとされ、スイッチ
Ｓ２，Ｓ３は常時オフとされている。このとき、可変係
数フィルタ１２においては、図５に示すブロックＢ１の
みがフィルタのタップ係数演算の対象となり、ブロック
Ｂ２，Ｂ３は対象から外されていることになる。
【００１９】したがって、フレーム同期確立前では、ブ
ロックＢ１のみのタップ係数演算が行われるため、全タ
ップが毎シンボル更新されるタップ数ｋの適応輝線強調
器として動作されることになり、タップ係数演算処理量
が１／３となり、処理時間が短縮され、同期の高速引き
込みが可能とされる。
ロックＢ１のみのタップ係数演算が行われるため、全タ
ップが毎シンボル更新されるタップ数ｋの適応輝線強調
器として動作されることになり、タップ係数演算処理量
が１／３となり、処理時間が短縮され、同期の高速引き
込みが可能とされる。
【００２０】一方、フレーム同期確立以降では、係数更
新制御回路３によるスイッチ回路１４の制御によりスイ
ッチＳ１〜Ｓ３が順次オンとされることで、ブロックＢ
１〜Ｂ３のタップが順次更新されることになる。即ち、
タップ数がフレーム同期確立以前の３倍のタップ数３ｋ
の適応輝線強調器として動作されることになり、追従速
度は低下するものの、可変係数フィルタ１２はより狭帯
域化され、低い信号対雑音比の環境下における安定性が
高められる。
新制御回路３によるスイッチ回路１４の制御によりスイ
ッチＳ１〜Ｓ３が順次オンとされることで、ブロックＢ
１〜Ｂ３のタップが順次更新されることになる。即ち、
タップ数がフレーム同期確立以前の３倍のタップ数３ｋ
の適応輝線強調器として動作されることになり、追従速
度は低下するものの、可変係数フィルタ１２はより狭帯
域化され、低い信号対雑音比の環境下における安定性が
高められる。
【００２１】これにより、第２実施例では、高速同期引
き込みを実現するとともに、引き込み完了後での対雑音
特性の向上が実現されることになる。
き込みを実現するとともに、引き込み完了後での対雑音
特性の向上が実現されることになる。
【００２２】ここで、前記第２実施例では可変係数フィ
ルタ１２を３ブロックに区分した例を示しているが、第
１実施例において説明したように任意の数のブロックに
区分することが可能である。また、前記実施例では本発
明を位相変調信号の復調器として構成した搬送波再生回
路の例を示しているが、搬送波再生回路の部分を独立し
て構成することができることは言うまでもない。
ルタ１２を３ブロックに区分した例を示しているが、第
１実施例において説明したように任意の数のブロックに
区分することが可能である。また、前記実施例では本発
明を位相変調信号の復調器として構成した搬送波再生回
路の例を示しているが、搬送波再生回路の部分を独立し
て構成することができることは言うまでもない。
【００２３】また、場合によっては、係数可変フィルタ
の複数のブロックのうち、２以上のブロックを同時に選
択するように構成することも可能である。更に、各ブロ
ックにおけるタップ数を相違させることも可能である。
このように構成することで、前記した引き込み速度や追
従性を多少コントロールすることが可能となる。
の複数のブロックのうち、２以上のブロックを同時に選
択するように構成することも可能である。更に、各ブロ
ックにおけるタップ数を相違させることも可能である。
このように構成することで、前記した引き込み速度や追
従性を多少コントロールすることが可能となる。
【００２４】
【発明の効果】以上説明したように本発明は、適応輝線
強調器に設けられるタップ係数の更新可能な適応フィル
タのタップを複数のブロックに区分し、シンボルクロッ
ク毎に各ブロックを選択してそのブロック内のタップ係
数の更新を行うように構成しているので、シンボル周期
毎に必ずしも全てのタップを一斉に更新する必要がなく
なり、適応輝線強調器の適応速度は低下されるものの、
有限のプロセッサ処理能力の範囲内でよりタップ数の多
い、より狭帯域の適応輝線強調器を構成することが可能
となる。
強調器に設けられるタップ係数の更新可能な適応フィル
タのタップを複数のブロックに区分し、シンボルクロッ
ク毎に各ブロックを選択してそのブロック内のタップ係
数の更新を行うように構成しているので、シンボル周期
毎に必ずしも全てのタップを一斉に更新する必要がなく
なり、適応輝線強調器の適応速度は低下されるものの、
有限のプロセッサ処理能力の範囲内でよりタップ数の多
い、より狭帯域の適応輝線強調器を構成することが可能
となる。
【００２５】また、本発明は第２実施例の構成を採用
し、フレーム同期情報とシンボルクロック情報を受け、
フレーム同期確立前は適応フィルタの複数のブロックの
うち特定のブロックを固定的に選択し、フレーム同期確
立後は複数のブロックを順序的に選択してそれぞれその
選択されたブロックのタップ係数の更新を可能とするよ
うに制御する構成とすることで、フレーム同期の確立の
前では選択可能なブロック数を少なくして高速引き込み
を実現し、フレーム同期の確立後は選択可能なブロック
数を多くして適応フィルタを狭帯域化して低信号電力対
雑音比の条件下での安定性を向上することができる。
し、フレーム同期情報とシンボルクロック情報を受け、
フレーム同期確立前は適応フィルタの複数のブロックの
うち特定のブロックを固定的に選択し、フレーム同期確
立後は複数のブロックを順序的に選択してそれぞれその
選択されたブロックのタップ係数の更新を可能とするよ
うに制御する構成とすることで、フレーム同期の確立の
前では選択可能なブロック数を少なくして高速引き込み
を実現し、フレーム同期の確立後は選択可能なブロック
数を多くして適応フィルタを狭帯域化して低信号電力対
雑音比の条件下での安定性を向上することができる。
【図１】本発明の搬送波再生回路の第１実施例のブロッ
ク図である。
ク図である。
【図２】第１実施例における係数更新制御回路の制御動
作を説明する図である。
作を説明する図である。
【図３】本発明の第２実施例のブロック図である。
【図４】第２実施例における係数更新制御回路の制御動
作を説明する図である。
作を説明する図である。
【図５】第２実施例における可変係数フィルタのタップ
のブロック区分を示す図である。
のブロック区分を示す図である。
１ 適応輝線強調器 ２ 周波数Ｍ逓倍器 ３ 係数更新制御回路 ４ 同期回路 ５ 周波数Ｍ分周器 ６ 乗算器 １１ 相関分離器 １２ 可変係数フィルタ １３ 適応アルゴリズム回路 １４ スイッチ回路 １５ 加算器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/22 H03H 15/00 H03H 17/02 - 17/06 H03H 21/00
Claims (1)
- 【請求項１】 位相変調信号を入力してその変調成分を
除去する周波数逓倍器と、変調成分が除去された信号を
入力して搬送波成分を抽出する適応輝線強調器と、この
適応輝線強調器で抽出された搬送波の同期を行う同期回
路と、同期された搬送波を分周して前記位相変調信号の
搬送波を出力する分周器と、前記適応輝線強調器の適応
フィルタのタップ係数の更新を制御する係数更新制御回
路とを備え、前記適応輝線強調器は、タップが複数のブ
ロックに区分された適応フィルタと、前記適応フィルタ
のタップ係数の更新を行う適応アルゴリズム回路と、前
記適応フィルタと適応アルゴリズム回路との間に介挿さ
れて前記係数更新制御回路の制御によって前記タップ係
数の更新が可能なブロックを選択するスイッチ回路とを
有し、前記係数更新制御回路は、入力されるフレーム同
期情報とシンボルクロック情報を受け、フレーム同期確
立前は適応フィルタの複数のブロックのうち特定のブロ
ックを固定的に選択し、フレーム同期確立後は複数のブ
ロックを順序的に選択してそれぞれその選択されたブロ
ックのタップ係数の更新を可能とするように制御する構
成であることを特徴とする搬送波再生回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079651A JP2806296B2 (ja) | 1995-03-11 | 1995-03-11 | 搬送波再生回路 |
| US08/611,627 US6125151A (en) | 1995-03-11 | 1996-03-06 | Carrier recovery circuit |
| NO19960961A NO319490B1 (no) | 1995-03-11 | 1996-03-08 | Baerebolgegjenvinnerkrets |
| EP96103691A EP0732833B1 (en) | 1995-03-11 | 1996-03-08 | Carrier recovery circuit |
| DE69636561T DE69636561T2 (de) | 1995-03-11 | 1996-03-08 | Trägerrückgewinnungsschaltung |
| AU47968/96A AU699284B2 (en) | 1995-03-11 | 1996-03-08 | Carrier recovery circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7079651A JP2806296B2 (ja) | 1995-03-11 | 1995-03-11 | 搬送波再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08251244A JPH08251244A (ja) | 1996-09-27 |
| JP2806296B2 true JP2806296B2 (ja) | 1998-09-30 |
Family
ID=13696038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7079651A Expired - Fee Related JP2806296B2 (ja) | 1995-03-11 | 1995-03-11 | 搬送波再生回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6125151A (ja) |
| EP (1) | EP0732833B1 (ja) |
| JP (1) | JP2806296B2 (ja) |
| AU (1) | AU699284B2 (ja) |
| DE (1) | DE69636561T2 (ja) |
| NO (1) | NO319490B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426972B1 (en) * | 1998-06-19 | 2002-07-30 | Nxtwave Communications | Reduced complexity equalizer for multi mode signaling |
| JP3190318B2 (ja) | 1999-07-07 | 2001-07-23 | 三菱電機株式会社 | 周波数誤差推定装置および周波数誤差推定方法 |
| JP4985535B2 (ja) * | 2008-04-24 | 2012-07-25 | 三菱電機株式会社 | 復調回路 |
| WO2012127740A1 (ja) | 2011-03-23 | 2012-09-27 | 三菱電機株式会社 | 伝送路推定装置、伝送路推定方法、及び受信装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3716807A (en) * | 1971-05-24 | 1973-02-13 | Ibm | Recursive automatic equalizer and method of operation therefore |
| JPS59139717A (ja) * | 1984-01-13 | 1984-08-10 | Hitachi Ltd | 自動等化器 |
| US4653071A (en) * | 1984-05-10 | 1987-03-24 | Zenith Electronics Corporation | Carrier recovery circuit for PSK communication system |
| JP2513292B2 (ja) * | 1989-01-26 | 1996-07-03 | 日本電気株式会社 | 位相変調復調器 |
| CA2008595C (en) * | 1989-01-26 | 1995-03-07 | Nec Corporation | Coherent psk demodulator with adaptive line enhancer |
| JP3135902B2 (ja) * | 1990-05-11 | 2001-02-19 | 株式会社日立製作所 | 自動等化器及び半導体集積回路 |
| JP2586697B2 (ja) * | 1990-06-29 | 1997-03-05 | 日本電気株式会社 | 蓄積一括復調器 |
| US5414732A (en) * | 1993-05-17 | 1995-05-09 | Loral Aerospace Corp. | Adaptive equalizer and method for operation at high symbol rates |
| US5477534A (en) * | 1993-07-30 | 1995-12-19 | Kyocera Corporation | Acoustic echo canceller |
| JP2797916B2 (ja) * | 1993-08-05 | 1998-09-17 | 日本電気株式会社 | 搬送波再生回路 |
| US5590121A (en) * | 1995-03-30 | 1996-12-31 | Lucent Technologies Inc. | Method and apparatus for adaptive filtering |
-
1995
- 1995-03-11 JP JP7079651A patent/JP2806296B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-06 US US08/611,627 patent/US6125151A/en not_active Expired - Fee Related
- 1996-03-08 AU AU47968/96A patent/AU699284B2/en not_active Ceased
- 1996-03-08 NO NO19960961A patent/NO319490B1/no not_active IP Right Cessation
- 1996-03-08 EP EP96103691A patent/EP0732833B1/en not_active Expired - Lifetime
- 1996-03-08 DE DE69636561T patent/DE69636561T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| NO960961L (no) | 1996-09-12 |
| US6125151A (en) | 2000-09-26 |
| AU4796896A (en) | 1996-09-19 |
| NO319490B1 (no) | 2005-08-22 |
| EP0732833B1 (en) | 2006-09-20 |
| EP0732833A1 (en) | 1996-09-18 |
| AU699284B2 (en) | 1998-11-26 |
| DE69636561D1 (de) | 2006-11-02 |
| JPH08251244A (ja) | 1996-09-27 |
| NO960961D0 (no) | 1996-03-08 |
| DE69636561T2 (de) | 2007-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06104949A (ja) | Ｆｉｒフィルタ | |
| TW202002561A (zh) | 時脈資料回復裝置與相位控制方法 | |
| JP3502644B2 (ja) | 高精細度テレビジョン受信機 | |
| JP4722266B2 (ja) | オーバサンプリングｆｉｒフィルタ、オーバサンプリングｆｉｒフィルタの制御方法、およびオーバサンプリングｆｉｒフィルタを有する半導体集積回路、オーバサンプリングｆｉｒフィルタでフィルタリングされたデータを送信する通信システム | |
| JP2806296B2 (ja) | 搬送波再生回路 | |
| JPH06133273A (ja) | Ｑａｍ信号処理装置 | |
| US6593805B2 (en) | Demodulation apparatus | |
| US6934347B2 (en) | Method for recovering a clock signal in a telecommunications system and circuit thereof | |
| JPH0934604A (ja) | ハードウェアによる効果的な補間フィルタ | |
| US20060083339A1 (en) | Parallel sampled multi-stage decimated digital loop filter for clock/data recovery | |
| US7552158B2 (en) | Digital filter and digital broadcasting receiver having the same | |
| US6590948B1 (en) | Parallel asynchronous sample rate reducer | |
| JP3251464B2 (ja) | クロック再生回路 | |
| EP1391998A2 (en) | Spread spectrum data receiving device | |
| US7116730B2 (en) | Demodulation apparatus | |
| KR20050021491A (ko) | 데이터 비트 값 측정 방법 및 수신기 | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JP2001237908A (ja) | Ｑｐｓｋ／ｑａｍ同期獲得装置 | |
| JPH02228849A (ja) | ４相位相シフトキーイング検波回路 | |
| JP2830981B2 (ja) | 判定帰還形等化器 | |
| JPH07226781A (ja) | 位相誤差検出回路およびクロック再生回路 | |
| JP2861535B2 (ja) | トランスバーサル形フィルタ | |
| RU2286024C2 (ru) | Устройство для приема сигналов с минимальной частотной модуляцией | |
| JPH0837444A (ja) | オーバサンプルディジタルフィルタ | |
| JPH06244890A (ja) | ディジタル処理型直交検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070724 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |