JPH07106334A - 光学半導体装置を光学基板に付着する方法 - Google Patents

光学半導体装置を光学基板に付着する方法

Info

Publication number
JPH07106334A
JPH07106334A JP17156194A JP17156194A JPH07106334A JP H07106334 A JPH07106334 A JP H07106334A JP 17156194 A JP17156194 A JP 17156194A JP 17156194 A JP17156194 A JP 17156194A JP H07106334 A JPH07106334 A JP H07106334A
Authority
JP
Japan
Prior art keywords
substrate
bumps
optical
conductive epoxy
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17156194A
Other languages
English (en)
Inventor
David Galloway
デイヴィッド・ギャロウェイ
Ravishandran Subrahmanyan
ラヴィシャンドラン・スブラーマンヤン
Shun-Meen Kuo
シュン・ミーン・クオ
Michael S Lebby
マイケル・エス・レビー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH07106334A publication Critical patent/JPH07106334A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Led Device Packages (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Wire Bonding (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 （修正有） 【目的】平行度が０．１％未満で、半導体ダイ上の素子
と基板上の素子との間の位置ずれが２μｍ以下の精密な
フリップチップ方法を提供する。 【構成】光学ポート１３を備えた能動半導体装置１２を
第２光学ポート２７を備えた光導波管２８に結合すると
き、半導体ダイ１０上に高さの変動が２〜３μｍ以下の
金属バンプ１７を形成し、さらにその上に導電性エポキ
シ・バンプ１８を被覆したものを利用して、光学ポート
１３と２７が正しく向い合うように能動半導体装置１２
を中間基板２６に熱圧着する。 【効果】この場合、金属とエポキシの複合バンプの高さ
の変動が２〜３μｍ以下であると能動半導体装置１２と
中間基板２６の平行度が０．１％になり、高い光結合効
率が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に、半導体ダイを中
間基板に付着する方法に関し、さらに詳しくは、半導体
ダイを中間基板に付着するための新規のフリップチップ
方法に関する。
【０００２】
【従来の技術】いわゆるフリップチップ・ボンディング
または付着技術は、半導体ダイをプリント回路板などの
中間基板に付着するために用いられてきた。これら従来
のフリップチップ技術のうち２つは、ハンダ・ボールお
よびエポキシ・バンプ付着としてよく知られている。こ
のような従来のフリップチップ法で起こる問題の１つ
は、半導体ダイ上の素子と中間基板上の素子との間で、
２ミクロン未満のずれという精密な整合を維持できない
ことである。このような精密整合は、光学半導体装置
を、対応する光学素子を有する中間基板に付着させる際
に特に重要になる。通常、精密整合には、ダイの基板に
対する平面性、すなわち平行な整合状態から約０．１パ
ーセント未満のずれが要求される。
【０００３】ハンダ・ボール付着法は、半導体ダイと中
間基板との間にハンダのボールを利用する。ハンダ・ボ
ールを溶融または液化した後、ハンダ・ボールを冷却し
て半導体ダイおよび基板の両方に対する接着を容易にす
ることによって付着が行われる。液体のハンダ・ボール
の表面張力がダイ全体を動かし、それにより、ダイが基
板上に置かれたときに半導体ダイ上の素子と中間基板上
の素子との間の精密整合を破壊する。
【０００４】エポキシ・バンプ付着法は、バンプの高さ
が等しくならない。このようなエポキシ・バンプ付着法
の一例は、１９９１年１２月２４日にEstes 他に付与さ
れた米国特許第５，０７４，９４７号に説明される。約
０．１パーセント未満という所望の平面性を得るために
は、エポキシ・バンプ間の高さのばらつきは、約２ない
し３ミクロン未満でなければならない。高さのばらつき
が通常３ミクロンより大きいので、ダイと基板との平面
性は０．１パーセントより大きく変動し、それにより半
導体ダイ素子と基板素子との間の精密整合ができなくな
る。従来のエポキシ・バンプの別の問題点は、得ること
のできる最小バンプ間隔が約２５０ミクロンもあること
である。２５０ミクロン未満のバンプ間隔を得ることが
望ましい。
【０００５】ハンダ・ボール付着法でも、バンプの高さ
が等しくならない。各ハンダ・ボールの高さは、ボール
を形成するために用いられるハンダの量により決まる。
使用されるハンダ量を制御することは困難であるので、
ハンダ・ボール付着法による平面性は所望の約０．１パ
ーセントの平面性より大きくなるのが普通である。
【０００６】
【発明が解決しようとする課題】従って、約０．１パー
セント未満の平面性を提供し、約２ないし３ミクロン未
満の高さのばらつきしかないバンプを有し、半導体ダイ
上の素子と基板上の素子との間にずれが２ミクロン未満
である精密な整合を維持するような、半導体ダイを基板
に付着するためのフリップチップ方法を有することが望
ましい。
【０００７】
【課題を解決するための手段】簡単に述べると、本発明
は、半導体ダイを基板に付着する方法である。半導体ダ
イ上に金属バンプが形成されて、半導体ダイからある距
離だけ突出する。次に導電性エポキシ・バンプが金属バ
ンプの上に形成される。
【０００８】
【実施例】図１は、半導体ダイ１０上に複合バンプ１６
を形成する段階の、ダイ１０の拡大された断面部であ
る。ダイ１０には基板１１が含まれ、この基板はシリコ
ン，ヒ化ガリウムその他の種類の半導体材料とすること
ができる。一般に、ダイ１０には破線で示される能動半
導体装置１２が含まれる。以下に説明されるように、バ
ンプ１６を用いることにより行われる精密整合は、光学
半導体ダイと光学基板との間の精密整合を維持するため
に特に重要である。したがって、装置１２の好適な実施
例は、光学ポート１３を有する光学エミッタまたは光学
検出器のいずれかとなる。通常、ダイ１０には、複数の
付着またはボンディング・パッド１４が含まれ、これら
が装置１２などのダイ１０上の能動半導体装置を外部回
路に電気的に接続する手段となる。
【０００９】複合バンプ１６がパッド１４上に形成され
て、ダイ１０を中間基板に付着させ、ダイ１０に対する
外部電気接続部を形成する。複合バンプ１６は、２つの
部分、すなわち金属バンプ１７と導電性ポリマまたは導
電性エポキシ・バンプ１８として形成され、結果として
複合バンプの高さ２１が得られる。金属バンプ１７は、
固体金属または積層金属として形成され、これが屈曲し
てダイ１０とダイ１０が付着する基板との間の熱の不一
致により起こる応力を吸収する。金属バンプ１７の高さ
２０は、容易に調整可能なので、装置１０と基板との間
の平面性を改善する。また、バンプ１７の材料は、この
後の基板への付着の間と、その他の工程中にダイ１０が
さらされる温度では固体のままである。たとえば、バン
プ１７は、銅，金またはその他の適切な導電性材料から
形成されるメッキ・バンプでもよい。また、バンプ１７
は積層されたまたは多層の、通常は金メッキされたバン
プ、またはテープ自動化ボンディング（ＴＡＢ）によく
用いられる他の同種の金属バンプでもよい。適切なバン
プの一例は、１９９０年５月２２日にSharma他に付与さ
れた米国特許第４，９２７，５０５号に説明される。さ
らに、バンプ１７はボンディング・ワイヤをパッド１４
に付着しつつ金ボンディング・ワイヤを成形することに
より作成することができる。金のボンディング・ワイヤ
をバンプ１７に成形するための一方法は、ドーピングさ
れた金のボンディング・ワイヤをパッド１４に熱音波処
理で付着し、次にネック、すなわちボンディング・ワイ
ヤと、ボンディング・ワイヤがパッド１４に押し付けら
れた際に形成される土台との間でボンディング・ワイヤ
を切る方法である。一般に、このようなドーピングされ
た金のボンディング・ワイヤはネック上の同じ点で常に
切れる。これについては、１９８８年１月５日にGolden
berg他に付与された米国特許第４，７７１，０６６号お
よび１９８４年４月１７日にvan de Pas他に付与された
米国特許第４，４４２，９６７号に説明される。成形後
に、ネックの一部はバンプ１７から延びる小さな突起１
９として残ることが多い。好適な実施例においては、バ
ンプ１７は、直径約２５ミクロンのドーピングされた金
のボンディング・ワイヤをパッド１４に付着させながら
成形することにより形成される。この好適な実施例にお
いては、バンプ１７は約７０ないし９０ミクロンの直径
と、約２５ないし５０ミクロンの高さとを持ち、すべて
のバンプ間の高さのばらつきは約２ミクロン未満であ
る。さらに、この好適な実施例においては、Willow Gro
ve Pa のK & S Inc.により製造されたモデル1482XQボン
ディング装置を用いてボンディングを行う。このボンデ
ィング装置は、半導体ウェーハに対するボンディングを
行うように改良されており、それにより個々のダイでな
く半導体ウェーハのすべてのダイでボンディングを行う
ことが容易になる。
【００１０】導電性エポキシ・バンプ１８がバンプ１７
に塗布される。バンプ１８に用いられる材料は、ダイ１
０の重量を支えるだけの充分な粘度と粒子装填量（part
icleloading）を有する。またバンプ１８の材料は、バ
ンプ１７の材料と、ダイ１０が付着される基板の材料と
によく接着する。好適な実施例においては、バンプ１８
に用いられる材料は、１００キロセンチポイズ超の粘度
と８０ないし９０パーセントの粒子装填量を有する。ま
たこの好適な実施例においては、バンプ１８の材料は約
４ないし１２ミクロンの寸法を有する導電片を有する
が、これは導電片が導電性の球形粒子よりも低い固有抵
抗を有するためである。一般には、この材料は約４００
マイクロオームセンチ未満の固有抵抗を有する。好適な
実施例においては、材料は約５０マイクロオームセンチ
未満の固有抵抗を有する。
【００１１】ダイ１０と基板との間に精密整合を行うた
めには、ダイ１０上のすべてのバンプ１８が一定の寸法
を有することが重要である。好適な実施例においては、
バンプ１８は高さ２０の約半分の高さ２３を有する導電
性エポキシのシートまたは導電性エポキシ・シート２２
を作成することにより形成される。シート２２は、ステ
ンレス・スチール板などの滑らかな平板１５上に、ある
量の導電性エポキシ材料を吐出することにより形成され
る。ステンレス・スチール板上に調整された高さを有す
るエッジが、材料を横切るように作られて、材料をシー
ト２２内に形成する。このような技術は当業者には「ブ
レーディング（blading ）」と呼ばれることが多い。
「ブレーディング」の例は、Horsham, Pa のAssembly T
echonologies, Inc.により製造されるモデル3100H ダイ
・ボンダのユーザ・マニュアルに説明される。
【００１２】シート２２の導電性エポキシ材料がバンプ
１７を濡らすまでバンプ１７がシート２２内に沈むよう
に、ダイ１０を下げる。高さ２３は高さ２０の約半分で
あるので、シート２２の材料はダイ１０の表面に接触ま
たは接着することはない。この後で、ダイ１０をゆっく
りと引き上げ、シート２２からバンプ１７を離すと、表
面張力により、バンプ１７上に残る材料がバンプ１８内
に形成される。その結果バンプ１８は、バンプ１７の約
半分の高さを持ち、各複合バンプ１６間の高さのばらつ
きは約２ないし３ミクロン未満となる。
【００１３】図２は、中間基板２６の一部分に付着され
たダイ１０の部分を示す拡大断面図である。基板２６
は、ダイ１０を他の半導体ダイまたはその他の装置に相
互接続するために利用されるさまざまな異なる種類の基
板の１つでよい。たとえば、基板２６は、プリント回路
板，金属の相互接続部を有するセラミック基板または金
属相互接続部および他の半導体装置を含む半導体基板と
することができる。好適な実施例においては、基板２６
は、光学媒体または光導波管２８の一部である光学ポー
ト２７を持つプリント回路板により形成される光学基板
である。この好適な実施例においては、光学ポート２７
を光学ポート１３と精密に整合させて、光学ポート１
３，２７間の結合効率を最大にすることが重要である。
また好適な実施例においては、ダイ１０と基板２６に
は、それぞれ複数のポート１３，２７が含まれるが、説
明を簡単にするために１つずつしか図示されない。
【００１４】組立中に、視覚システム（図示せず）を利
用して、ポート１３と２７を個々に配置する。これは、
視覚システムがダイ１０と基板２６のそれぞれの画像を
得られるだけの余地を作るために、ダイ１０を基板２６
から大きく離して行われるのが普通である。視覚システ
ムにより設けられる位置の識別を用いて、ポート１３，
２７が２ミクロン未満以内に整合されるまでロボット・
アーム（図示せず）がダイ１０を動かす。次に整合を維
持するように、ダイ１０が基板２６上に置かれる。次に
導電性エポキシ・バンプ１８が急速に硬化されて、ダイ
１０が動かないようになり、またポート１３，２７間の
精密整合が維持されることになる。好適な実施例におい
ては、バンプ１８は摂氏１２５度（゜Ｃ）より高い温度
で、約５秒間ないし１分間硬化される。
【００１５】以上、半導体ダイを中間基板に整合および
付着する新規の方法が提供されたことが理解頂けよう。
導電性エポキシ・バンプで被覆された金属バンプで構成
される複合バンプを用いることにより、約２ないし３ミ
クロン未満の複合バンプの高さのばらつきと、約０．１
パーセント未満の平面性とを維持することができる。金
属バンプは、半導体ダイと基板との間の異なる熱膨張に
対応するために屈曲して、それにより付着の信頼性を高
める。バンプのエポキシ部分は、移動なしに迅速に硬化
を行うので、半導体ダイ素子と基板素子との間の整合を
維持する。
【図面の簡単な説明】
【図１】本発明により複合バンプを形成する段階におけ
る半導体ダイの拡大された断面部を示す。
【図２】本発明により中間基板に付着された半導体ダイ
の拡大された断面部を示す。
【符号の説明】
１０ 半導体ダイ １１ 基板 １２ 半導体装置 １３，２７ 光学ポート １４ ボンディング・パッド １７ 金属バンプ １８ 導電性エポキシ・バンプ ２６ 中間基板 ２８ 光導波管
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラヴィシャンドラン・スブラーマンヤン アメリカ合衆国アリゾナ州スコッツデイ ル、ナンバー1044、エヌ・セヴンティーエ イス・ストリート5995 (72)発明者 シュン・ミーン・クオ アメリカ合衆国アリゾナ州チャンドラー、 ダブリュー・ゲリー・ドライヴ5943 (72)発明者 マイケル・エス・レビー アメリカ合衆国アリゾナ州アパッチ・ジャ ンクション、エヌ・ラバージ・ロード30

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体ダイを基板に付着する方法であっ
    て：半導体ダイ（１０）を設ける段階；基板（２６）を
    設ける段階；半導体ダイ（１０）から第１距離（２０）
    だけ延在する金属バンプ（１７）を半導体ダイ（１０）
    上に形成する段階；および金属バンプ（１７）上に導電
    性ポリマ・バンプ（１８）を形成する段階；によって構
    成されることを特徴とする方法。
  2. 【請求項２】 光学半導体装置（１２）を基板（２６）
    に付着する方法であって：第１光学ポート（１３）を有
    する光学半導体ダイ（１０）を設ける段階；基板（２
    ６）を設ける段階；光学半導体ダイ（１０）から第１高
    さ（２０）を有する金属バンプ（１７）を光学半導体ダ
    イ（１０）上に形成する段階；第１高さ（２０）の約半
    分である第２高さ（２３）を有する導電性エポキシのシ
    ート（２２）を形成する段階；金属バンプ（１７）を導
    電性エポキシのシート（２２）内に挿入することによ
    り、金属バンプ（１７）上に導電性エポキシ・バンプ
    （１８）を形成する段階；第１光学ポート（１３）を基
    板上の点と整合する段階；導電性エポキシ・バンプ（１
    ８）を基板（２６）上に配置する段階；および導電性エ
    ポキシ・バンプ（１８）を急速に硬化させて、第１光学
    ポート（１３）と基板（２６）上の点との間の整合を維
    持して、なおかつ導電性エポキシ・バンプ（１８）を基
    板（２６）に接着する段階；によって構成されることを
    特徴とする方法。
  3. 【請求項３】 光学半導体装置（１２）を光学基板（２
    ６）に整合する方法であって：ボンディング・パッド
    （１４）を有する光学半導体ダイ（１０）を光学半導体
    ダイ（１０）と第１光学ポート（１３）の表面上に設け
    る段階；光学媒体（２８）と第２光学ポート（２７）と
    を有する光学基板（２６）を設ける段階；ドーピングさ
    れた金のボンディング・ワイヤをボンディング・パッド
    に付着しつつドーピングされた金のボンディング・ワイ
    ヤを成形することにより、第１高さ（２０）を有する金
    属バンプ（１７）をボンディング・パッド（１４）上に
    形成する段階；第１高さ（２０）の約半分である第２高
    さ（２３）を有する導電性エポキシのシート（２２）を
    形成する段階；光学半導体ダイ（１０）の表面を導電性
    エポキシのシート（２２）に向かって移動させることに
    より、導電性エポキシのシート（２２）内に金属バンプ
    （１７）を挿入する段階；導電性エポキシが金属バンプ
    （１７）を濡らすまで、導電性エポキシのシート（２
    ２）内に金属バンプ（１７）を維持する段階；金属バン
    プ（１７）を導電性エポキシのシート（２２）から取り
    出して、導電性エポキシの表面張力により金属バンプ
    （１７）上に導電性エポキシ・バンプ（１８）が形成さ
    れるようにする段階；第１光学ポート（１３）を第２光
    学ポート（２７）と整合する段階；第１光学ポート（１
    ３）と第２光学ポート（２７）との間の整合を維持しつ
    つ、基板（２６）上に導電性エポキシ・バンプ（１８）
    を配置する段階；および導電性エポキシを急速に硬化さ
    せて、第１光学ポート（１３）と第２光学ポート（２
    ７）との間の整合を維持して、なおかつ導電性エポキシ
    を基板（２６）に接着する段階；によって構成されるこ
    とを特徴とする方法。
JP17156194A 1993-07-06 1994-07-01 光学半導体装置を光学基板に付着する方法 Pending JPH07106334A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8580893A 1993-07-06 1993-07-06
US085808 1993-07-06

Publications (1)

Publication Number Publication Date
JPH07106334A true JPH07106334A (ja) 1995-04-21

Family

ID=22194090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17156194A Pending JPH07106334A (ja) 1993-07-06 1994-07-01 光学半導体装置を光学基板に付着する方法

Country Status (3)

Country Link
EP (1) EP0633607A1 (ja)
JP (1) JPH07106334A (ja)
KR (1) KR950004504A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002539632A (ja) * 1999-03-17 2002-11-19 インプット／アウトプット，インコーポレーテッド 低応力ダイ・アタッチメント
KR20030044255A (ko) * 2001-11-29 2003-06-09 한국전자통신연구원 플립칩 본딩 광모듈 패키지 및 그 패키징 방법
KR20030088249A (ko) * 2002-05-13 2003-11-19 주식회사 씨큐브디지탈 반도체 광소자 패키지 및 그 제조 방법
KR20040050503A (ko) * 2002-12-10 2004-06-16 한국과학기술연구원 감광제를 이용한 광섬유 고정 정렬장치의 제조방법
KR100489146B1 (ko) * 1999-06-16 2005-05-17 세이코 엡슨 가부시키가이샤 광 모듈 및 그 제조 방법 및 광 전달 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2316225A (en) 1996-08-06 1998-02-18 Northern Telecom Ltd Semiconductor photodetector packaging
DE19643911A1 (de) * 1996-10-30 1998-05-07 Sick Ag Schaltungsanordnung mit auf einem mit Leiterbahnen versehenen Substrat angebrachten optoelektronischen Bauelementen
DE19651260A1 (de) * 1996-12-10 1998-01-02 Siemens Ag Bildsensor-Chip und entsprechendes Trägerelement
US6376352B1 (en) * 1998-11-05 2002-04-23 Texas Instruments Incorporated Stud-cone bump for probe tips used in known good die carriers
DE10322757B4 (de) 2003-05-19 2012-08-30 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optoelektronische Sende- und/oder Empfangsanordnungen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
US4205099A (en) * 1978-04-14 1980-05-27 Sprague Electric Company Method for making terminal bumps on semiconductor wafers
US5194934A (en) * 1988-07-27 1993-03-16 Semiconductor Energy Laboratory Co., Ltd. Mounting structure for a semiconductor chip having a buffer layer
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002539632A (ja) * 1999-03-17 2002-11-19 インプット／アウトプット，インコーポレーテッド 低応力ダイ・アタッチメント
JP2012004602A (ja) * 1999-03-17 2012-01-05 Ion Geophysical Corp 低応力ダイ・アタッチメント
KR100489146B1 (ko) * 1999-06-16 2005-05-17 세이코 엡슨 가부시키가이샤 광 모듈 및 그 제조 방법 및 광 전달 장치
KR20030044255A (ko) * 2001-11-29 2003-06-09 한국전자통신연구원 플립칩 본딩 광모듈 패키지 및 그 패키징 방법
KR20030088249A (ko) * 2002-05-13 2003-11-19 주식회사 씨큐브디지탈 반도체 광소자 패키지 및 그 제조 방법
KR20040050503A (ko) * 2002-12-10 2004-06-16 한국과학기술연구원 감광제를 이용한 광섬유 고정 정렬장치의 제조방법

Also Published As

Publication number Publication date
KR950004504A (ko) 1995-02-18
EP0633607A1 (en) 1995-01-11

Similar Documents

Publication Publication Date Title
JP2717993B2 (ja) 導電性ポリマー及び絶縁体を使用したフリツプチツプ技術
US5341979A (en) Method of bonding a semiconductor substrate to a support substrate and structure therefore
US6635553B1 (en) Microelectronic assemblies with multiple leads
US5879761A (en) Method for forming electrically conductive polymer interconnects on electrical substrates
JPH04234139A (ja) 半導体チップの基板への直接取付け法
US20040048418A1 (en) Low cost and compliant microelectronic packages for high I/O and fine pitch
JP2003508898A (ja) マイクロビームアセンブリおよび集積回路と基板との内部連結方法
JPH07106334A (ja) 光学半導体装置を光学基板に付着する方法
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JPS62230027A (ja) 半導体装置の製造方法
JP2626621B2 (ja) 半導体装置の製造方法
EP0714553B1 (en) Method of forming electrically conductive polymer interconnects on electrical substrates
JP2001068603A (ja) 半導体装置及びその製造方法
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JP2780375B2 (ja) Ｔａｂテープと半導体チップを接続する方法およびそれに用いるバンプシート
JP2888036B2 (ja) 半導体装置の製造方法
JP2000299399A (ja) 半導体装置
JPH0466384B2 (ja)
JP3550946B2 (ja) Ｔａｂ型半導体装置
JPH0685003A (ja) 半導体装置およびその製造方法
JPH0468547A (ja) 半導体装置の製造方法
JPH0685002A (ja) 電極の接続方法
JPH04159739A (ja) Ｌｓｉ実装構造体
JPH01266752A (ja) 半導体装置の実装方法
JPH08162482A (ja) 半導体装置