JP2797984B2 - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法Info
- Publication number
- JP2797984B2 JP2797984B2 JP6263745A JP26374594A JP2797984B2 JP 2797984 B2 JP2797984 B2 JP 2797984B2 JP 6263745 A JP6263745 A JP 6263745A JP 26374594 A JP26374594 A JP 26374594A JP 2797984 B2 JP2797984 B2 JP 2797984B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- impurity region
- type impurity
- region
- opposite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims description 137
- 239000004065 semiconductor Substances 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000004070 electrodeposition Methods 0.000 claims 1
- 238000001771 vacuum deposition Methods 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 16
- 229910052697 platinum Inorganic materials 0.000 description 8
- 238000007740 vapor deposition Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- -1 boron ions Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、２次元像情報を時系列
電気信号として出力する撮像素子に関し、特に半導体で
構成された固体撮像素子に関する。
電気信号として出力する撮像素子に関し、特に半導体で
構成された固体撮像素子に関する。
【０００２】
【従来の技術】従来この種の固体撮像素子の例として
は、特開昭６１−２８７１６６号公報及びデレビジョン
学会技術報告、第１３巻、第１１号、第６１頁−第６６
頁、１９８９年、に記載された論文「１／２インチ２７
万画素ＣＣＤ固体撮像素子の高感度化」に紹介されてい
るものがある。前者は単位画素内に平面的にオーバーフ
ロードレインを設けてブルーミング抑止機能を持たせた
ものであり、後者は半導体基板深さ方向にＮＰＮ多層構
造を設けてブルーミング抑止機能を持たせたものであ
る。
は、特開昭６１−２８７１６６号公報及びデレビジョン
学会技術報告、第１３巻、第１１号、第６１頁−第６６
頁、１９８９年、に記載された論文「１／２インチ２７
万画素ＣＣＤ固体撮像素子の高感度化」に紹介されてい
るものがある。前者は単位画素内に平面的にオーバーフ
ロードレインを設けてブルーミング抑止機能を持たせた
ものであり、後者は半導体基板深さ方向にＮＰＮ多層構
造を設けてブルーミング抑止機能を持たせたものであ
る。
【０００３】まず、前者について説明する。図４は固体
撮像素子の一例の全体構成を示すブロック図、図５
（ａ）は特開昭６１−２８７１６６号公報に記された固
体撮像素子（第１の従来例）の単位画素の平面図、図５
（ｂ）は図５（ａ）のＢ−Ｂ線断面図である。ホトダイ
オード１０１のＮ- 不純物層２２０、転送電極１５０を
介してＣＣＤチャネル１２０が設けられている。転送電
極１５０の電位を制御することにより、ホトダイオード
（２２０）に蓄積された信号電荷をＣＣＤチャネル１２
０に転送する。ＣＣＤチャネル１２０上にはＣＣＤクロ
ックライン１３０と１４０とが設けられており、これら
ＣＣＤクロックライン１３０、１４０に駆動パルスを印
加することでＣＣＤチャネル１２０の信号電荷が転送さ
れる。ホトダイオード（２２０）のＣＣＤチャネル１２
０の反対側にオーバーフロードレイン電極配線３００が
設けられ、ホトダイオードの不純物層（２２０）とこの
電極配線３００の金属層とを接触させてショットキー・
ダイオード３３０を構成している。断面構成としては、
まず、Ｐ型半導体基板２００表面にホトダイオードおよ
びＣＣＤチャネル１２０をそれぞれ構成するＮ- 不純物
層２２０および２３０と、チャネルストッパを構成する
Ｎ+ 不純物層２１０とが形成されている（チャネルスト
ッパがＮ+ 不純物層であることは誤りで、Ｐ+ 不純物層
であろうと思われるが、ここでは特開昭６１−２８７１
６６号公報の記載通りに示している）。そして半導体基
板２００上にはゲート酸化膜２４０を介して、Ｎ- 不純
物層２２０とＮ- 不純物層２３０との間に制御電極１５
０が形成されている。Ｎ- 不純物層２３０上にはＣＣＤ
クロックライン１３０が形成されている。またＮ- 不純
物層２２０上にはオーバーフロードレイン電極配線３０
０が形成されている。これはアルミニウム層であり、こ
のアルミニウム層とＮ- 不純物層２２０とが接触してシ
ョットキーダイオード３３０を形成している。パッシベ
ーション膜３２０を介して光遮光用のアルミニウム膜２
５０が形成されている。このような単位画素が２次元に
配列された固体撮像素子全体構成が図４に示すようにな
っており、複数の垂直ＣＣＤ１０２の下端に移送ゲート
１０３を介して水平ＣＣＤ１０４が設けられており、水
平ＣＣＤ１０４の出力側に出力用プリアンプ１０５が設
けられている。
撮像素子の一例の全体構成を示すブロック図、図５
（ａ）は特開昭６１−２８７１６６号公報に記された固
体撮像素子（第１の従来例）の単位画素の平面図、図５
（ｂ）は図５（ａ）のＢ−Ｂ線断面図である。ホトダイ
オード１０１のＮ- 不純物層２２０、転送電極１５０を
介してＣＣＤチャネル１２０が設けられている。転送電
極１５０の電位を制御することにより、ホトダイオード
（２２０）に蓄積された信号電荷をＣＣＤチャネル１２
０に転送する。ＣＣＤチャネル１２０上にはＣＣＤクロ
ックライン１３０と１４０とが設けられており、これら
ＣＣＤクロックライン１３０、１４０に駆動パルスを印
加することでＣＣＤチャネル１２０の信号電荷が転送さ
れる。ホトダイオード（２２０）のＣＣＤチャネル１２
０の反対側にオーバーフロードレイン電極配線３００が
設けられ、ホトダイオードの不純物層（２２０）とこの
電極配線３００の金属層とを接触させてショットキー・
ダイオード３３０を構成している。断面構成としては、
まず、Ｐ型半導体基板２００表面にホトダイオードおよ
びＣＣＤチャネル１２０をそれぞれ構成するＮ- 不純物
層２２０および２３０と、チャネルストッパを構成する
Ｎ+ 不純物層２１０とが形成されている（チャネルスト
ッパがＮ+ 不純物層であることは誤りで、Ｐ+ 不純物層
であろうと思われるが、ここでは特開昭６１−２８７１
６６号公報の記載通りに示している）。そして半導体基
板２００上にはゲート酸化膜２４０を介して、Ｎ- 不純
物層２２０とＮ- 不純物層２３０との間に制御電極１５
０が形成されている。Ｎ- 不純物層２３０上にはＣＣＤ
クロックライン１３０が形成されている。またＮ- 不純
物層２２０上にはオーバーフロードレイン電極配線３０
０が形成されている。これはアルミニウム層であり、こ
のアルミニウム層とＮ- 不純物層２２０とが接触してシ
ョットキーダイオード３３０を形成している。パッシベ
ーション膜３２０を介して光遮光用のアルミニウム膜２
５０が形成されている。このような単位画素が２次元に
配列された固体撮像素子全体構成が図４に示すようにな
っており、複数の垂直ＣＣＤ１０２の下端に移送ゲート
１０３を介して水平ＣＣＤ１０４が設けられており、水
平ＣＣＤ１０４の出力側に出力用プリアンプ１０５が設
けられている。
【０００４】この固体撮像素子の動作について述べる。
制御電極１５０にパルス信号が印加され、ＯＮ状態でホ
トダイオード１０１が初期バイアス状態に設定される。
次に制御電極１５０がＯＦＦ状態となり、ホトダイオー
ド１０１はそのバイアス状態で蓄積モードとなる。光が
ホトダイオード１０１に入射すると信号電荷が発生し、
ホトダイオード１０１に蓄積され、同時にバイアス状態
が変化する。所定の期間光信号電荷を蓄積した後、制御
電極１５０をＯＮ状態として信号電荷を垂直ＣＣＤ１０
２に読み出すとともにホトダイオード１０１を初期バイ
アス状態に設定し、制御電極１５０をＯＦＦ状態として
再びホトダイオード１０１は蓄積モードとなって光電変
換を行なう。垂直ＣＣＤ１０２に移された信号電荷は一
水平ライン分が水平ＣＣＤ１０４へ転送され、それが順
次水平ＣＣＤ１０４から出力用プリアンプ１０５を経て
外部へ読み出され、それが済むと次の一水平ライン分が
水平ＣＣＤ１０４へ転送され、外部へ読み出す。これを
繰り返して全面の信号電荷を時系列信号として出力す
る。
制御電極１５０にパルス信号が印加され、ＯＮ状態でホ
トダイオード１０１が初期バイアス状態に設定される。
次に制御電極１５０がＯＦＦ状態となり、ホトダイオー
ド１０１はそのバイアス状態で蓄積モードとなる。光が
ホトダイオード１０１に入射すると信号電荷が発生し、
ホトダイオード１０１に蓄積され、同時にバイアス状態
が変化する。所定の期間光信号電荷を蓄積した後、制御
電極１５０をＯＮ状態として信号電荷を垂直ＣＣＤ１０
２に読み出すとともにホトダイオード１０１を初期バイ
アス状態に設定し、制御電極１５０をＯＦＦ状態として
再びホトダイオード１０１は蓄積モードとなって光電変
換を行なう。垂直ＣＣＤ１０２に移された信号電荷は一
水平ライン分が水平ＣＣＤ１０４へ転送され、それが順
次水平ＣＣＤ１０４から出力用プリアンプ１０５を経て
外部へ読み出され、それが済むと次の一水平ライン分が
水平ＣＣＤ１０４へ転送され、外部へ読み出す。これを
繰り返して全面の信号電荷を時系列信号として出力す
る。
【０００５】この固体撮像素子の特徴は単位画素内にシ
ョットキーダイオードを利用して平面的にオーバーフロ
ードレインを設け、ブルーミング抑止を行なっているこ
とにある。ブルーミングは、強力な光がホトダイオード
に入射することによって信号電荷が過剰に発生し、ホト
ダイオードが蓄積モード中に順バイアス状態にまで変化
して信号電荷が外部の垂直ＣＣＤに漏れ出す現象であ
る。この従来例ではホトダイオード１０１を構成するＰ
Ｎ接合の拡散電位より拡散電位が小さいショットキーダ
イオード３３０がＮ- 不純物層２２０に形成されている
ため、ホトダイオード１０１が順バイアス状態になる前
にショットキーダイオード３３０が順バイアスとなって
オーバーフロードレイン電極配線３００へ過剰電荷が取
り除かれ、ブルーミングが防止される。
ョットキーダイオードを利用して平面的にオーバーフロ
ードレインを設け、ブルーミング抑止を行なっているこ
とにある。ブルーミングは、強力な光がホトダイオード
に入射することによって信号電荷が過剰に発生し、ホト
ダイオードが蓄積モード中に順バイアス状態にまで変化
して信号電荷が外部の垂直ＣＣＤに漏れ出す現象であ
る。この従来例ではホトダイオード１０１を構成するＰ
Ｎ接合の拡散電位より拡散電位が小さいショットキーダ
イオード３３０がＮ- 不純物層２２０に形成されている
ため、ホトダイオード１０１が順バイアス状態になる前
にショットキーダイオード３３０が順バイアスとなって
オーバーフロードレイン電極配線３００へ過剰電荷が取
り除かれ、ブルーミングが防止される。
【０００６】図６は特開昭６１−２８７１６６号公報に
記された別の実施例の固体撮像素子の単位画素断面構造
図である。前述の固体撮像素子との違いは、オーバーフ
ロードレイン電極配線３００がホトダイオード１０１の
Ｎ- 不純物層２２０と共にチャネルストップ用のＮ+ 不
純物層２１０とに接触してショットキーダイオード３３
０を形成しているところである。チャネルストップ領域
までまたがってショットキーダイオードを形成すること
により、前述の固体撮像素子よりホトダイオードの開口
部面積を大きくしたり、ホトダイオードの配列ピッチを
細かくすることができる。
記された別の実施例の固体撮像素子の単位画素断面構造
図である。前述の固体撮像素子との違いは、オーバーフ
ロードレイン電極配線３００がホトダイオード１０１の
Ｎ- 不純物層２２０と共にチャネルストップ用のＮ+ 不
純物層２１０とに接触してショットキーダイオード３３
０を形成しているところである。チャネルストップ領域
までまたがってショットキーダイオードを形成すること
により、前述の固体撮像素子よりホトダイオードの開口
部面積を大きくしたり、ホトダイオードの配列ピッチを
細かくすることができる。
【０００７】次にテレビジョン学会技術報告に記載され
た前述の固体撮像素子（第２の従来例）について述べ
る。図７（ａ）は単位画素の断面図である。Ｎ型半導体
基板３０表面側にＰ- ウェル３０が形成されており、ホ
トダイオードとＣＣＤチャネルを構成するＮ層３３及び
３４が形成されている。ＣＣＤチャネルを構成するＮ層
３４周囲は、空乏化しないようにＰ- より濃度が高いＰ
層３２が形成されている。ホトダイオードを構成するＮ
層３３とＣＣＤチャネルを構成するＮ層３４との間には
Ｐ+ チャネルストッパ３５が形成されている。図７
（ａ）は、ホトダイオードからＣＣＤチャネルへの電荷
読み出し部を含む断面を表しているため、Ｐ+チャネル
ストッパ３５がＮ層の片側にしか存在しないが、電荷読
み出し部を含まない断面では両側に設けられている。ホ
トダイオードを構成するＮ層３３と酸化膜３９との間に
Ｐ+ チャネルストッパ３５から連なってＰ+ 層３６が形
成されている。ＣＣＤチャネル上にはポリシリコンＣＣ
Ｄ電極３７及び遮光アルミニウム膜３８が設けられてい
る。
た前述の固体撮像素子（第２の従来例）について述べ
る。図７（ａ）は単位画素の断面図である。Ｎ型半導体
基板３０表面側にＰ- ウェル３０が形成されており、ホ
トダイオードとＣＣＤチャネルを構成するＮ層３３及び
３４が形成されている。ＣＣＤチャネルを構成するＮ層
３４周囲は、空乏化しないようにＰ- より濃度が高いＰ
層３２が形成されている。ホトダイオードを構成するＮ
層３３とＣＣＤチャネルを構成するＮ層３４との間には
Ｐ+ チャネルストッパ３５が形成されている。図７
（ａ）は、ホトダイオードからＣＣＤチャネルへの電荷
読み出し部を含む断面を表しているため、Ｐ+チャネル
ストッパ３５がＮ層の片側にしか存在しないが、電荷読
み出し部を含まない断面では両側に設けられている。ホ
トダイオードを構成するＮ層３３と酸化膜３９との間に
Ｐ+ チャネルストッパ３５から連なってＰ+ 層３６が形
成されている。ＣＣＤチャネル上にはポリシリコンＣＣ
Ｄ電極３７及び遮光アルミニウム膜３８が設けられてい
る。
【０００８】この固体撮像素子の動作において、ホトダ
イオードに光信号電荷が蓄積され、ＣＣＤチャネルに移
送され、ＣＣＤチャネル上を転送する動作は前述の固体
撮像素子と同様である。
イオードに光信号電荷が蓄積され、ＣＣＤチャネルに移
送され、ＣＣＤチャネル上を転送する動作は前述の固体
撮像素子と同様である。
【０００９】この固体撮像素子の特徴は半導体基板深さ
方向にＰ+ ＮＰ- Ｎ多層構造を有するホトダイオードに
ある。図７（ｂ）はそのホトダイオード部の深さ方向の
ポテンシャル分布を示している。ＮＰ- Ｎ構造で縦型オ
ーバーフロードレインを構成しており、図にはホトダイ
オードが空の状態と電荷が満杯となって基板ヘオーバー
フローする状態が示してある。動作時にはＰ- ウェル３
１とＮ型基板３０との間に逆バイアス電圧ＶSUB が印加
されて、Ｐ- ウェル３１は完全空乏化し、電位が深くな
っている。初期段階として、ホトダイオードからＣＣＤ
チャネルへ信号電荷が読み出される瞬間にホトダイオー
ドのＮ層とＰ- ウェルとが逆バイアス状態となる。光電
変換によってホトダイオードに電荷が蓄ってくると、空
状態から満杯状態へとホトダイオードのポテンシャルが
変化していくが、Ｐ- ウェルのポテンシャルがＶSUB に
よって決まるＶB に達するとホトダイオードＮ層とＰ-
ウェルとが順バイアスとなり、過剰な電荷はＮ型基板へ
オーバーフローする。これによってブルーミングが防止
される。さらにこの固体撮像素子では、ホトダイオード
部の酸化膜との界面領域にＰ+ 層３６を設けることによ
り、暗電流低減が図られている。Ｐ+ 層３６が無い構造
では、ホトダイオードＮ層が空状態にされると酸化膜と
の界面が空乏化し、そこに存在する界面準位を介して熱
的に電荷が発生してしまう。この発生した電荷は暗電流
成分であり、雑音として検出される。Ｐ+ 層があると図
７（ｂ）に示すように暗電流の発生中心である酸化膜と
の界面が常に基準電位に保たれ、非空乏状態となってい
るので、暗電流生成が抑えられる。Ｐ+ 層の有無によ
り、暗時熱雑音はおよそ一桁異なる。
方向にＰ+ ＮＰ- Ｎ多層構造を有するホトダイオードに
ある。図７（ｂ）はそのホトダイオード部の深さ方向の
ポテンシャル分布を示している。ＮＰ- Ｎ構造で縦型オ
ーバーフロードレインを構成しており、図にはホトダイ
オードが空の状態と電荷が満杯となって基板ヘオーバー
フローする状態が示してある。動作時にはＰ- ウェル３
１とＮ型基板３０との間に逆バイアス電圧ＶSUB が印加
されて、Ｐ- ウェル３１は完全空乏化し、電位が深くな
っている。初期段階として、ホトダイオードからＣＣＤ
チャネルへ信号電荷が読み出される瞬間にホトダイオー
ドのＮ層とＰ- ウェルとが逆バイアス状態となる。光電
変換によってホトダイオードに電荷が蓄ってくると、空
状態から満杯状態へとホトダイオードのポテンシャルが
変化していくが、Ｐ- ウェルのポテンシャルがＶSUB に
よって決まるＶB に達するとホトダイオードＮ層とＰ-
ウェルとが順バイアスとなり、過剰な電荷はＮ型基板へ
オーバーフローする。これによってブルーミングが防止
される。さらにこの固体撮像素子では、ホトダイオード
部の酸化膜との界面領域にＰ+ 層３６を設けることによ
り、暗電流低減が図られている。Ｐ+ 層３６が無い構造
では、ホトダイオードＮ層が空状態にされると酸化膜と
の界面が空乏化し、そこに存在する界面準位を介して熱
的に電荷が発生してしまう。この発生した電荷は暗電流
成分であり、雑音として検出される。Ｐ+ 層があると図
７（ｂ）に示すように暗電流の発生中心である酸化膜と
の界面が常に基準電位に保たれ、非空乏状態となってい
るので、暗電流生成が抑えられる。Ｐ+ 層の有無によ
り、暗時熱雑音はおよそ一桁異なる。
【００１０】
【発明が解決しようとする課題】特開昭６１−２８７１
６６号公報に示された固体撮像素子（第１の従来例）
は、単位画素内に平面的にオーバーフロードレインを設
けているので、製造工程が簡略で容易に製造可能である
が、ホトダイオードの開口部面積が小さくなってしまう
という欠点がある。これは特開昭６１−２８７１６６号
公報に示された第２の実施例において改善されてはいる
が、ホトダイオード内に占めるオーバーフロードレイン
面積が減るだけで零にはならないので、根本的解決はし
ていない。
６６号公報に示された固体撮像素子（第１の従来例）
は、単位画素内に平面的にオーバーフロードレインを設
けているので、製造工程が簡略で容易に製造可能である
が、ホトダイオードの開口部面積が小さくなってしまう
という欠点がある。これは特開昭６１−２８７１６６号
公報に示された第２の実施例において改善されてはいる
が、ホトダイオード内に占めるオーバーフロードレイン
面積が減るだけで零にはならないので、根本的解決はし
ていない。
【００１１】一方、テレビジョン学界技術報告に記載の
固体撮像素子（第２の従来例）は、半導体基板深さ方向
に形成した多層構造によってオーバーフロードレイン等
の機能を具備させるため、ホトダイオードの開口部面積
は大きくできるのであるが、基板深部に微妙なポテンシ
ャル分布をもたせるため構造が複雑で製造工程も煩雑で
あり、製造ばらつきの影響を受け易いことから歩留りが
悪いという欠点がある。
固体撮像素子（第２の従来例）は、半導体基板深さ方向
に形成した多層構造によってオーバーフロードレイン等
の機能を具備させるため、ホトダイオードの開口部面積
は大きくできるのであるが、基板深部に微妙なポテンシ
ャル分布をもたせるため構造が複雑で製造工程も煩雑で
あり、製造ばらつきの影響を受け易いことから歩留りが
悪いという欠点がある。
【００１２】本発明の目的は、構造が簡単で、ブルーミ
ング抑止機能を持ち、開口部面積を広くでき、暗電流の
少ない固体撮像素子とその製造方法を提供することにあ
る。
ング抑止機能を持ち、開口部面積を広くでき、暗電流の
少ない固体撮像素子とその製造方法を提供することにあ
る。
【００１３】
【課題を解決するための手段】本発明の第１の固体撮像
素子は、半導体基板の表面部の一導電型半導体領域の表
面部に選択的に設けられた第１の反対導電型不純物領域
を有してなる受光素子を複数列状に配置した受光素子
列、前記受光素子列と並行に配置された電子走査手段お
よび前記各受光素子から信号電荷を前記電子走査手段へ
転送する読み出しゲートを含む画素列が複数並列配置さ
れてなる固体撮像素子において、前記第１の反対導電型
不純物領域の表面のうち前記読み出しゲートに隣接する
部分を除き透光性のショットキー電極が設けられ、前記
ショットキー電極は前記第１の反対導電型不純物領域の
周囲を囲む高濃度の一導電型素子分離領域と電気的に接
続されているとともに前記第１の反対導電型不純物領域
との間の拡散電位が前記第１の反対導電型不純物領域と
前記一導電型半導体領域との間の拡散電位より小さくな
るショットキー・バリアを有しているというものであ
る。
素子は、半導体基板の表面部の一導電型半導体領域の表
面部に選択的に設けられた第１の反対導電型不純物領域
を有してなる受光素子を複数列状に配置した受光素子
列、前記受光素子列と並行に配置された電子走査手段お
よび前記各受光素子から信号電荷を前記電子走査手段へ
転送する読み出しゲートを含む画素列が複数並列配置さ
れてなる固体撮像素子において、前記第１の反対導電型
不純物領域の表面のうち前記読み出しゲートに隣接する
部分を除き透光性のショットキー電極が設けられ、前記
ショットキー電極は前記第１の反対導電型不純物領域の
周囲を囲む高濃度の一導電型素子分離領域と電気的に接
続されているとともに前記第１の反対導電型不純物領域
との間の拡散電位が前記第１の反対導電型不純物領域と
前記一導電型半導体領域との間の拡散電位より小さくな
るショットキー・バリアを有しているというものであ
る。
【００１４】第１の反対導電型不純物領域の表面部のう
ち、ショットキー電極の縁端の直下とその近傍に一導電
型ガードリングが設けられ、それによって前記ショット
キー電極の縁端が前記第１の反対導電型不純物領域と直
接接触しないようになされていてもよい。
ち、ショットキー電極の縁端の直下とその近傍に一導電
型ガードリングが設けられ、それによって前記ショット
キー電極の縁端が前記第１の反対導電型不純物領域と直
接接触しないようになされていてもよい。
【００１５】また、本発明の第２の固体撮像素子は、半
導体基板の表面部の一導電型半導体領域の表面部に選択
的に設けられた第１の反対導電型不純物領域を有してな
る受光素子を複数列状に配置した受光素子列、前記受光
素子列と並行に配置された電子走査手段および前記各受
光素子から信号電荷を前記電子走査手段へ転送する読み
出しゲートを含む画素列が複数並列配置されてなる固体
撮像素子において、前記第１の反対導電型不純物領域の
表面のうち前記読み出しゲートに隣接する第１の部分を
除き一導電型不純物領域が前記第１の反対導電型不純物
領域の周囲を囲む高濃度の一導電型素子分離領域と連結
されて設けられ、前記一導電型不純物領域の表面のうち
前記読み出しゲートに隣接する第１の部分に隣接する第
２の部分を除き透光性のショットキー電極が設けられ、
前記ショットキー電極は前記高濃度の一導電型素子分離
領域と電気的に接続され、前記一導電型不純物領域の不
純物濃度および厚さが第１の前記反対導電型不純物領域
との間のバリア電位が前記第１の反対導電型不純物領域
と前記一導電型半導体領域との間の拡散電位より小さく
なるように定められているというものである。
導体基板の表面部の一導電型半導体領域の表面部に選択
的に設けられた第１の反対導電型不純物領域を有してな
る受光素子を複数列状に配置した受光素子列、前記受光
素子列と並行に配置された電子走査手段および前記各受
光素子から信号電荷を前記電子走査手段へ転送する読み
出しゲートを含む画素列が複数並列配置されてなる固体
撮像素子において、前記第１の反対導電型不純物領域の
表面のうち前記読み出しゲートに隣接する第１の部分を
除き一導電型不純物領域が前記第１の反対導電型不純物
領域の周囲を囲む高濃度の一導電型素子分離領域と連結
されて設けられ、前記一導電型不純物領域の表面のうち
前記読み出しゲートに隣接する第１の部分に隣接する第
２の部分を除き透光性のショットキー電極が設けられ、
前記ショットキー電極は前記高濃度の一導電型素子分離
領域と電気的に接続され、前記一導電型不純物領域の不
純物濃度および厚さが第１の前記反対導電型不純物領域
との間のバリア電位が前記第１の反対導電型不純物領域
と前記一導電型半導体領域との間の拡散電位より小さく
なるように定められているというものである。
【００１６】電子走査手段は、一導電型半導体領域の表
面部に選択的に設けられた第２の反対導電型不純物領域
でなる第１のチャネル層および前記第１のチャネル層の
表面にゲート絶縁膜を介して被着され画素あたり複数設
けられた転送ゲート電極を有するＣＣＤ転送レジスタで
あり、読み出しゲートは前記第１のチャネル層と第１の
反対導電型不純物領域との間の半導体基板領域でなる第
２のチャネル層および前記第２のチャネル層の表面にゲ
ート酸化膜を介して被着された読み出しゲート電極を有
してなるものとすることができる。
面部に選択的に設けられた第２の反対導電型不純物領域
でなる第１のチャネル層および前記第１のチャネル層の
表面にゲート絶縁膜を介して被着され画素あたり複数設
けられた転送ゲート電極を有するＣＣＤ転送レジスタで
あり、読み出しゲートは前記第１のチャネル層と第１の
反対導電型不純物領域との間の半導体基板領域でなる第
２のチャネル層および前記第２のチャネル層の表面にゲ
ート酸化膜を介して被着された読み出しゲート電極を有
してなるものとすることができる。
【００１７】ショットキー電極は、好ましくは、金属シ
リサイド膜である。
リサイド膜である。
【００１８】本発明の固体撮像素子の製造方法は、半導
体シリコン基板の表面部の一導電型半導体領域に所定の
イオンを注入し熱処理を行なうことによって、行列状に
配置された第１の反対導電型不純物領域、前記第１の反
対導電型不純物領域の間に列方向に配置された帯状の第
２の反対導電型不純物領域および前記第１，第２の反対
導電型不純物領域で挟まれた前記一導電型半導体領域の
第２のチャネル層となる部分を除く部分に設けられた高
濃度の一導電型素子分離領域を形成する工程と、前記半
導体シリコン基板の表面全面にゲート酸化膜を形成した
後第１層目のポリシリコン膜を堆積し、前記第１層目の
ポリシリコン膜をパターニングすることにより前記各第
２の反対導電型不純物領域のうち前記第２のチャネル層
となる部分に隣接しない第１の部分か、あるいは前記第
２のチャネル層となる部分に隣接する第２の部分および
前記第２のチャネル層となる部分とその近傍か、どちら
かを被覆するとともに行方向に連結された第１の転送ゲ
ート電極を形成する工程と、前記第１の転送ゲート電極
をマスクとして前記ゲート酸化膜を除去した後熱酸化を
行なって前記第１の転送電極を第１の絶縁酸化膜で被覆
するとともに前記ゲート酸化膜の除去された領域に再び
ゲート酸化膜を形成する工程と、第２層目のポリシリコ
ン膜を全面に堆積しパターニングすることによって前記
第２の反対導電型不純物領域のうち前記第１の部分か、
あるいは前記第２の部分および前記第２のチャネル層と
なる部分とその近傍か、どちらか前記第１の転送ゲート
電極が被覆していない方を被覆するとともに行方向に連
結された第２の転送ゲート電極を形成する工程と、熱酸
化により前記第２の転送ゲート電極を第２の絶縁酸化膜
で被覆する工程と、前記第１の反対導電型不純物領域上
の前記ゲート酸化膜を選択的に除去した後圧力が高々１
０-4Ｐａの真空中で金属膜を蒸着法により形成し熱処理
によりシリサイド化させ、次いで未反応の前記金属膜を
除去することにより、前記第１の反対導電型不純物領域
が設けられた半導体シリコン基板領域の表面のうち前記
一導電型半導体領域の第２のチャネル層となる部分に隣
接する部分を除いて被覆し前記高濃度の一導電型素子分
離領域と電気的に接続するショットキー電極であって前
記第１の反対導電型不純物領域と前記一導電型半導体領
域との間の拡散電位より小さいバリア電位が前記第１の
反対導電型不純物領域との間にある前記ショットキー電
極を形成する工程とを含むというものである。
体シリコン基板の表面部の一導電型半導体領域に所定の
イオンを注入し熱処理を行なうことによって、行列状に
配置された第１の反対導電型不純物領域、前記第１の反
対導電型不純物領域の間に列方向に配置された帯状の第
２の反対導電型不純物領域および前記第１，第２の反対
導電型不純物領域で挟まれた前記一導電型半導体領域の
第２のチャネル層となる部分を除く部分に設けられた高
濃度の一導電型素子分離領域を形成する工程と、前記半
導体シリコン基板の表面全面にゲート酸化膜を形成した
後第１層目のポリシリコン膜を堆積し、前記第１層目の
ポリシリコン膜をパターニングすることにより前記各第
２の反対導電型不純物領域のうち前記第２のチャネル層
となる部分に隣接しない第１の部分か、あるいは前記第
２のチャネル層となる部分に隣接する第２の部分および
前記第２のチャネル層となる部分とその近傍か、どちら
かを被覆するとともに行方向に連結された第１の転送ゲ
ート電極を形成する工程と、前記第１の転送ゲート電極
をマスクとして前記ゲート酸化膜を除去した後熱酸化を
行なって前記第１の転送電極を第１の絶縁酸化膜で被覆
するとともに前記ゲート酸化膜の除去された領域に再び
ゲート酸化膜を形成する工程と、第２層目のポリシリコ
ン膜を全面に堆積しパターニングすることによって前記
第２の反対導電型不純物領域のうち前記第１の部分か、
あるいは前記第２の部分および前記第２のチャネル層と
なる部分とその近傍か、どちらか前記第１の転送ゲート
電極が被覆していない方を被覆するとともに行方向に連
結された第２の転送ゲート電極を形成する工程と、熱酸
化により前記第２の転送ゲート電極を第２の絶縁酸化膜
で被覆する工程と、前記第１の反対導電型不純物領域上
の前記ゲート酸化膜を選択的に除去した後圧力が高々１
０-4Ｐａの真空中で金属膜を蒸着法により形成し熱処理
によりシリサイド化させ、次いで未反応の前記金属膜を
除去することにより、前記第１の反対導電型不純物領域
が設けられた半導体シリコン基板領域の表面のうち前記
一導電型半導体領域の第２のチャネル層となる部分に隣
接する部分を除いて被覆し前記高濃度の一導電型素子分
離領域と電気的に接続するショットキー電極であって前
記第１の反対導電型不純物領域と前記一導電型半導体領
域との間の拡散電位より小さいバリア電位が前記第１の
反対導電型不純物領域との間にある前記ショットキー電
極を形成する工程とを含むというものである。
【００１９】第２の転送ゲート電極を第２の絶縁酸化膜
で被覆する工程の次に、第１，第２の転送ゲート電極を
少なくともマスクの一部とするイオン注入を利用して第
１の反対導電型不純物領域の表面部のうち一導電型半導
体領域の第２のチャネル層となる部分の近傍を除く部分
の周辺部もしくは全面に一導電型不純物領域を設けた後
に第１の反対導電型不純物領域上のゲート酸化膜を選択
的に除去するようにしてもよい。
で被覆する工程の次に、第１，第２の転送ゲート電極を
少なくともマスクの一部とするイオン注入を利用して第
１の反対導電型不純物領域の表面部のうち一導電型半導
体領域の第２のチャネル層となる部分の近傍を除く部分
の周辺部もしくは全面に一導電型不純物領域を設けた後
に第１の反対導電型不純物領域上のゲート酸化膜を選択
的に除去するようにしてもよい。
【００２０】
【作用】本発明第１の固体撮像素子で、ショットキー電
極と第１の反対導電型不純物領域との間の拡散電位ＶD1
が第１の反対導電型不純物領域と一導電型半導体領域と
の間の拡散電位ＶD2より小さくなるショットキー・バリ
アφSBを形成することによって、受光素子に蓄積される
信号電荷を高濃度の一導電型素子分離領域へオーバーフ
ローさせることができる。
極と第１の反対導電型不純物領域との間の拡散電位ＶD1
が第１の反対導電型不純物領域と一導電型半導体領域と
の間の拡散電位ＶD2より小さくなるショットキー・バリ
アφSBを形成することによって、受光素子に蓄積される
信号電荷を高濃度の一導電型素子分離領域へオーバーフ
ローさせることができる。
【００２１】ショットキー電極は、圧力が高々１０-4Ｐ
ａの真空中で金属膜を蒸着法で形成することによって、
極めて薄い連続膜として形成でき、光透過率が良好であ
り、第１の反対導電型不純物領域のほぼ全面を覆ってい
ても受光素子の感度は殆んど損なわれない。
ａの真空中で金属膜を蒸着法で形成することによって、
極めて薄い連続膜として形成でき、光透過率が良好であ
り、第１の反対導電型不純物領域のほぼ全面を覆ってい
ても受光素子の感度は殆んど損なわれない。
【００２２】また、注意深く造られたショットキー構造
における界面準位は著しく少ないので、暗電流は第１の
従来例より小さく第２の従来例とほぼ同じにできる。
における界面準位は著しく少ないので、暗電流は第１の
従来例より小さく第２の従来例とほぼ同じにできる。
【００２３】ショットキー電極の縁端部には、逆バイア
ス状態で電界が集中し逆方向耐圧が低くなることがある
が、この縁端部の直下とその近傍に一導電型ガードリン
グを設けることにより、電界集中を防止できる。
ス状態で電界が集中し逆方向耐圧が低くなることがある
が、この縁端部の直下とその近傍に一導電型ガードリン
グを設けることにより、電界集中を防止できる。
【００２４】本発明第２の固体撮像素子では、第１の反
対導電型不純物領域の表面部に一導電型不純物領域を設
け、これにショットキー電極を設けている。第１の固体
撮像素子ではショットキー電極の材料によって一定の拡
散電位ＶD1を実現し得るに留まるのに反し、第２の固体
撮像素子では一導電型不純物領域の不純物濃度と厚さと
により任意の高さのバリア電位Ｖb を設定できる。
対導電型不純物領域の表面部に一導電型不純物領域を設
け、これにショットキー電極を設けている。第１の固体
撮像素子ではショットキー電極の材料によって一定の拡
散電位ＶD1を実現し得るに留まるのに反し、第２の固体
撮像素子では一導電型不純物領域の不純物濃度と厚さと
により任意の高さのバリア電位Ｖb を設定できる。
【００２５】ショットキー電極は、単元素金属膜でもよ
いが、金属シリサイド膜の方が良好な界面が得易く、熱
的により安定なので好ましい。また、半導体シリコン基
板表面のゲート酸化膜に開口を設けた後、圧力が高々１
０-4Ｐａの真空中で金属膜を蒸着法で形成し、熱処理に
よりシリサイド化させ、未反応の金属膜を選択的にエッ
チングすることにより、開口と自己整合するショットキ
ー電極を形成できる。
いが、金属シリサイド膜の方が良好な界面が得易く、熱
的により安定なので好ましい。また、半導体シリコン基
板表面のゲート酸化膜に開口を設けた後、圧力が高々１
０-4Ｐａの真空中で金属膜を蒸着法で形成し、熱処理に
よりシリサイド化させ、未反応の金属膜を選択的にエッ
チングすることにより、開口と自己整合するショットキ
ー電極を形成できる。
【００２６】
【実施例】図１（ａ）は本発明の第１の実施例を示す平
面図で、２次元ＣＣＤ固体撮像素子の画素を示す。全体
構成は、図４と同じである。図１（ｂ）は図１（ａ）の
Ｘ−Ｘ線断面図、図１（ｃ）は受光素子部の基板深さ方
向のエネルギー・バンド図である。
面図で、２次元ＣＣＤ固体撮像素子の画素を示す。全体
構成は、図４と同じである。図１（ｂ）は図１（ａ）の
Ｘ−Ｘ線断面図、図１（ｃ）は受光素子部の基板深さ方
向のエネルギー・バンド図である。
【００２７】本実施例はＰ型半導体シリコン基板１の表
面部選択的に設けられた第１のＮ型不純物領域２を有し
てなる受光素子（ホトダイオード）を複数列状に配置し
た受光素子列、前述の受光素子列と並行に配置された電
子走査手段（ＣＣＤ転送レジスタ）および前述の各受光
素子から信号電荷を前述のＣＣＤ転送レジスタへ転送す
る読み出しゲート（読み出しゲート領域４と第２の転送
ゲート電極９）を含む画素列が複数並列配置されてなる
固体撮像素子において、第１のＮ型不純物領域２の表面
のうち読み出しゲート領域４に隣接する部分を除き透光
性のショットキー電極１４ａが設けられ、ショットキー
電極１４ａは第１のＮ型不純物領域２の周囲を囲むＰ+
型素子分離領域５と電気的に接続されているとともに第
１のＮ型不純物領域２との間の拡散電位ＶD1が第１のＮ
型不純物領域２と第１のＰ型半導体基板１との間の拡散
電位ＶD2より小さくなるショットキー・バリアφSBを有
しているというものである。
面部選択的に設けられた第１のＮ型不純物領域２を有し
てなる受光素子（ホトダイオード）を複数列状に配置し
た受光素子列、前述の受光素子列と並行に配置された電
子走査手段（ＣＣＤ転送レジスタ）および前述の各受光
素子から信号電荷を前述のＣＣＤ転送レジスタへ転送す
る読み出しゲート（読み出しゲート領域４と第２の転送
ゲート電極９）を含む画素列が複数並列配置されてなる
固体撮像素子において、第１のＮ型不純物領域２の表面
のうち読み出しゲート領域４に隣接する部分を除き透光
性のショットキー電極１４ａが設けられ、ショットキー
電極１４ａは第１のＮ型不純物領域２の周囲を囲むＰ+
型素子分離領域５と電気的に接続されているとともに第
１のＮ型不純物領域２との間の拡散電位ＶD1が第１のＮ
型不純物領域２と第１のＰ型半導体基板１との間の拡散
電位ＶD2より小さくなるショットキー・バリアφSBを有
しているというものである。
【００２８】ここで、電子走査手段は、Ｐ型半導体シリ
コン基板１の表面部に選択的に設けられた第２のＮ型不
純物領域３でなる第１のチャネル層およびこの上にゲー
ト酸化膜６を介して被着され単位画素あたり２つの転送
ゲート電極（第１の転送ゲート電極８、第２の転送ゲー
ト電極９）を有するＣＣＤ転送レジスタ（図４の１０２
にあたる）であり、読み出しゲートは、第２のチャネル
層（読み出しゲート領域４）および第２のチャネル層の
表面にゲート酸化膜を介して被着された読み出しゲート
電極（第２の転送ゲート電極９がこれを兼ねている）を
有している。
コン基板１の表面部に選択的に設けられた第２のＮ型不
純物領域３でなる第１のチャネル層およびこの上にゲー
ト酸化膜６を介して被着され単位画素あたり２つの転送
ゲート電極（第１の転送ゲート電極８、第２の転送ゲー
ト電極９）を有するＣＣＤ転送レジスタ（図４の１０２
にあたる）であり、読み出しゲートは、第２のチャネル
層（読み出しゲート領域４）および第２のチャネル層の
表面にゲート酸化膜を介して被着された読み出しゲート
電極（第２の転送ゲート電極９がこれを兼ねている）を
有している。
【００２９】次にこの実施例の製造方法について説明す
る。
る。
【００３０】まず、図２（ａ）に示すように、Ｐ型半導
体シリコン基板１の表面部にリンおよびボロンのイオン
を注入し熱処理を行なうことによって、行列状に配置さ
れた第１のＮ型不純物領域２、第１のＮ型不純物領域２
の間に列方向に配置された帯状の第２のＮ型不純物領域
３および第１，第２のＮ型不純物領域２，３で挟まれた
前記Ｐ型半導体シリコン基板領域である読み出しゲート
領域４を除く部分に設けられＰ+ 型素子分離領域５を形
成する。次に、半導体シリコン基板１の表面全面にゲー
ト酸化膜６を形成した後第１層目のポリシリコン膜７を
ＣＶＤ法で堆積し、拡散法によりリンを高濃度に添加
し、第１層目のポリシリコン膜７をパターニングするこ
とにより、図２（ｂ）に示すように、各第２のＮ型不純
物領域３のうち読み出しゲート領域４に隣接しない第１
の部分を被覆するとともに行方向に連結された第１の転
送ゲート電極８（図２（ｂ）の断面にはないので、斜線
を入れないで示してある。）を形成する。次に、第１の
転送ゲート電極８をマスクとしてゲート酸化膜６を除去
した後熱酸化を行なって第１の転送ゲート電極８を第１
の絶縁酸化膜（図示しない）で被覆するとともにゲート
酸化膜６の除去された領域に再びゲート酸化膜６ａ（図
２（ｃ））を形成する。次に第２層目のポリシリコン膜
をＣＶＤ法によりを全面に堆積し、リンを拡散法により
高濃度に添加し、パターニングすることによって各第２
のＮ型不純物領域３の第１の部分以外の第２の部分およ
び読み出しゲート領域４とその近傍（もしくは第２の部
分）を被覆するとともに行方向に連結された第２の転送
ゲート電極９を形成する。次に、熱酸化により、図２
（ｄ）に示すように、第２の転送ゲート電極９を第２の
絶縁酸化膜１０で被覆する。次に、第１，第２の転送ゲ
ート電極８，９の一部およびフォトレジスト膜（図示し
ない）をマスクとして、ボロン・イオンを注入し、この
フォトレジスト膜を除去し、熱処理を行なって、第１の
Ｎ型不純物領域２の表面部のうち、読み出しゲート領域
４とその近傍を除く部分の周辺部にＰ型不純物領域をＰ
型ガードリング１１として形成する。
体シリコン基板１の表面部にリンおよびボロンのイオン
を注入し熱処理を行なうことによって、行列状に配置さ
れた第１のＮ型不純物領域２、第１のＮ型不純物領域２
の間に列方向に配置された帯状の第２のＮ型不純物領域
３および第１，第２のＮ型不純物領域２，３で挟まれた
前記Ｐ型半導体シリコン基板領域である読み出しゲート
領域４を除く部分に設けられＰ+ 型素子分離領域５を形
成する。次に、半導体シリコン基板１の表面全面にゲー
ト酸化膜６を形成した後第１層目のポリシリコン膜７を
ＣＶＤ法で堆積し、拡散法によりリンを高濃度に添加
し、第１層目のポリシリコン膜７をパターニングするこ
とにより、図２（ｂ）に示すように、各第２のＮ型不純
物領域３のうち読み出しゲート領域４に隣接しない第１
の部分を被覆するとともに行方向に連結された第１の転
送ゲート電極８（図２（ｂ）の断面にはないので、斜線
を入れないで示してある。）を形成する。次に、第１の
転送ゲート電極８をマスクとしてゲート酸化膜６を除去
した後熱酸化を行なって第１の転送ゲート電極８を第１
の絶縁酸化膜（図示しない）で被覆するとともにゲート
酸化膜６の除去された領域に再びゲート酸化膜６ａ（図
２（ｃ））を形成する。次に第２層目のポリシリコン膜
をＣＶＤ法によりを全面に堆積し、リンを拡散法により
高濃度に添加し、パターニングすることによって各第２
のＮ型不純物領域３の第１の部分以外の第２の部分およ
び読み出しゲート領域４とその近傍（もしくは第２の部
分）を被覆するとともに行方向に連結された第２の転送
ゲート電極９を形成する。次に、熱酸化により、図２
（ｄ）に示すように、第２の転送ゲート電極９を第２の
絶縁酸化膜１０で被覆する。次に、第１，第２の転送ゲ
ート電極８，９の一部およびフォトレジスト膜（図示し
ない）をマスクとして、ボロン・イオンを注入し、この
フォトレジスト膜を除去し、熱処理を行なって、第１の
Ｎ型不純物領域２の表面部のうち、読み出しゲート領域
４とその近傍を除く部分の周辺部にＰ型不純物領域をＰ
型ガードリング１１として形成する。
【００３１】次に、図２（ｅ）に示すように、第１のＮ
型不純物領域２上のゲート酸化膜をウェットエッチング
により選択的に除去することによって開口１２を設け
る。この開口１２の平面形状は図１（ａ）のショットキ
ー電極１４ａのそれにほぼ同じである。次に、圧力が１
０-4Ｐａ〜１０-9Ｐａ程度の高真空中において室温で白
金を電子ビーム蒸着法により蒸着し、図２（ｆ）に示す
ように、数ナノメータの１／１０〜数ナノメータ、例え
ば１ｎｍの厚さの白金膜１３を形成する。この白金膜の
形成工程では、開口１２の形成後、速かに、例えば、１
時間以内に蒸着装置の真空室内へのセッティングを完了
し、真空排気の後蒸着を行なうのがよい。あるいは、蒸
着直前に蒸着装置内で８００〜１０００℃、１０秒程度
のいわゆるフラッシングを行なって自然酸化膜を除去す
ると一層よい。続いて同一真空中で３００〜６００℃、
１０分程の熱処理を行なうと、白金膜１３は、図２
（ｇ）に示すように、シリコン基板と直接接触している
部分で反応しＰｔＳｉ膜１４に変換される。ＰｔＳｉ膜
１４の厚さは白金膜１３の厚さの約２倍になる。次に、
未反応の白金を王水でエッチングして除去すると、図２
（ｈ）に示すように、開口１２と自己整合するショット
キー電極１４ａが形成される。
型不純物領域２上のゲート酸化膜をウェットエッチング
により選択的に除去することによって開口１２を設け
る。この開口１２の平面形状は図１（ａ）のショットキ
ー電極１４ａのそれにほぼ同じである。次に、圧力が１
０-4Ｐａ〜１０-9Ｐａ程度の高真空中において室温で白
金を電子ビーム蒸着法により蒸着し、図２（ｆ）に示す
ように、数ナノメータの１／１０〜数ナノメータ、例え
ば１ｎｍの厚さの白金膜１３を形成する。この白金膜の
形成工程では、開口１２の形成後、速かに、例えば、１
時間以内に蒸着装置の真空室内へのセッティングを完了
し、真空排気の後蒸着を行なうのがよい。あるいは、蒸
着直前に蒸着装置内で８００〜１０００℃、１０秒程度
のいわゆるフラッシングを行なって自然酸化膜を除去す
ると一層よい。続いて同一真空中で３００〜６００℃、
１０分程の熱処理を行なうと、白金膜１３は、図２
（ｇ）に示すように、シリコン基板と直接接触している
部分で反応しＰｔＳｉ膜１４に変換される。ＰｔＳｉ膜
１４の厚さは白金膜１３の厚さの約２倍になる。次に、
未反応の白金を王水でエッチングして除去すると、図２
（ｈ）に示すように、開口１２と自己整合するショット
キー電極１４ａが形成される。
【００３２】次に、図１に示すように、酸化シリコン膜
１５を堆積し、遮光金属膜１６を形成し、図示しないＢ
ＰＳＧ膜を形成し周辺部に電極配線を形成しパッシベー
ション膜を形成し、ボンディングパッド部に窓をあけ
る。
１５を堆積し、遮光金属膜１６を形成し、図示しないＢ
ＰＳＧ膜を形成し周辺部に電極配線を形成しパッシベー
ション膜を形成し、ボンディングパッド部に窓をあけ
る。
【００３３】こうして形成されたＰｔＳｉ膜は、島状化
せず平坦膜であり、シリコンとの間に良好なショットキ
ー・バリアを形成し、抵抗率も低い。
せず平坦膜であり、シリコンとの間に良好なショットキ
ー・バリアを形成し、抵抗率も低い。
【００３４】Ｐ型半導体シリコン基板１の不純物濃度が
１×１０16ｃｍ-3、第１のＮ型不純物領域２の不純物濃
度が５×１０17ｃｍ-3の場合、ＶD1は０．７６９Ｖ、Ｖ
D2は０．８１１Ｖ、φSBは０．８４ｅＶとなる。
１×１０16ｃｍ-3、第１のＮ型不純物領域２の不純物濃
度が５×１０17ｃｍ-3の場合、ＶD1は０．７６９Ｖ、Ｖ
D2は０．８１１Ｖ、φSBは０．８４ｅＶとなる。
【００３５】次に、第１の実施例のブルーミング抑制作
用について説明する。
用について説明する。
【００３６】初期段階として、ホトダイオードの第１の
Ｎ型不純物領域２からＣＣＤ垂直レジスタチャネル（第
２のＮ型不純物領域３）へ信号電荷が読み出される瞬間
に第１のＮ型不純物領域２とＰ型半導体シリコン基板１
とが逆バイアス状態となるが、ショットキー電極１４ａ
とチャネルストッパ（Ｐ+ 型素子分離領域５）とが接続
されているため、ショットキー電極１４ａとＰ型半導体
シリコン基板１とは同電位に保たれる。この初期状態で
はショットキー電極１４ａとＰ型半導体シリコン基板１
におけるフェルミレベルＥf が図１（ｃ）のままで、第
１のＮ型不純物領域２のエネルギーレベルが下方にシフ
トした状態になっている。光電変換によって第１のＮ型
不純物領域２に電荷が蓄ってくると、図１（ｃ）のエネ
ルギー状態へと第１のＮ型不純物領域２のポテンシャル
が変化していく。もしここでショットキー電極１４ａが
無いと光電変換による電荷蓄積が進行すると第１のＮ型
不純物領域２とＰ型半導体シリコン基板１との間が順バ
イアスに変わり、拡散電位ＶD2が消滅してＰ型半導体シ
リコン基板１へ過剰電荷が溢れ出すことになり、ブルー
ミングが発生してしまう。図１（ｃ）に示すようにＶD1
＜ＶD2となるショットキー電極１４ａを設けることによ
り、ＶD2が消滅する前にＶD1が消滅して過剰電荷をショ
ットキー電極１４ａへオーバーフローさせることができ
るので、ブルーミングを抑制することができる。
Ｎ型不純物領域２からＣＣＤ垂直レジスタチャネル（第
２のＮ型不純物領域３）へ信号電荷が読み出される瞬間
に第１のＮ型不純物領域２とＰ型半導体シリコン基板１
とが逆バイアス状態となるが、ショットキー電極１４ａ
とチャネルストッパ（Ｐ+ 型素子分離領域５）とが接続
されているため、ショットキー電極１４ａとＰ型半導体
シリコン基板１とは同電位に保たれる。この初期状態で
はショットキー電極１４ａとＰ型半導体シリコン基板１
におけるフェルミレベルＥf が図１（ｃ）のままで、第
１のＮ型不純物領域２のエネルギーレベルが下方にシフ
トした状態になっている。光電変換によって第１のＮ型
不純物領域２に電荷が蓄ってくると、図１（ｃ）のエネ
ルギー状態へと第１のＮ型不純物領域２のポテンシャル
が変化していく。もしここでショットキー電極１４ａが
無いと光電変換による電荷蓄積が進行すると第１のＮ型
不純物領域２とＰ型半導体シリコン基板１との間が順バ
イアスに変わり、拡散電位ＶD2が消滅してＰ型半導体シ
リコン基板１へ過剰電荷が溢れ出すことになり、ブルー
ミングが発生してしまう。図１（ｃ）に示すようにＶD1
＜ＶD2となるショットキー電極１４ａを設けることによ
り、ＶD2が消滅する前にＶD1が消滅して過剰電荷をショ
ットキー電極１４ａへオーバーフローさせることができ
るので、ブルーミングを抑制することができる。
【００３７】図１（ａ）から明らかなように、この構造
では暗電流発生原因となる酸化膜とシリコンの界面の空
乏化が問題なる部分は面積的に小さく、第１のＮ型不純
物領域２のほぼ全面を覆ってショットキー電極１４ａが
存在しているので、ブルーミング抑制と同時に、Ｐ+ 層
を設けた第２の従来例と同様に暗電流を低減することが
できる。
では暗電流発生原因となる酸化膜とシリコンの界面の空
乏化が問題なる部分は面積的に小さく、第１のＮ型不純
物領域２のほぼ全面を覆ってショットキー電極１４ａが
存在しているので、ブルーミング抑制と同時に、Ｐ+ 層
を設けた第２の従来例と同様に暗電流を低減することが
できる。
【００３８】この実施例はＰ型ガードリング１１を有す
るものを示しているが、Ｐ型ガードリング１１が無くて
もブルーミング抑制と暗電流低減の効果はほぼ同様であ
る。ただし、動作上ショットキー電極１４ａと第１のＮ
型不純物領域２との間にも逆バイアスが掛けられるので
あるが、そのときの耐圧はＰ型ガードリング１１を設け
ることにより改善することができる。
るものを示しているが、Ｐ型ガードリング１１が無くて
もブルーミング抑制と暗電流低減の効果はほぼ同様であ
る。ただし、動作上ショットキー電極１４ａと第１のＮ
型不純物領域２との間にも逆バイアスが掛けられるので
あるが、そのときの耐圧はＰ型ガードリング１１を設け
ることにより改善することができる。
【００３９】ショットキー電極としてＰｔＳｉ膜を用い
た例について説明したが、材料はこれに限らず、オーバ
ーフローの臨界、いいかえるとＶD2−ＶD1（本実施例で
は０．０４２Ｖ）をどの程度に定めるかによって適宜に
選べばよい。表１に各種の金属シリサイドのショットキ
ー・バリアと形成温度を示す。
た例について説明したが、材料はこれに限らず、オーバ
ーフローの臨界、いいかえるとＶD2−ＶD1（本実施例で
は０．０４２Ｖ）をどの程度に定めるかによって適宜に
選べばよい。表１に各種の金属シリサイドのショットキ
ー・バリアと形成温度を示す。
【００４０】
【表１】
【００４１】また、金属シリサイド膜に限らず、単元素
金属膜を用いることもできるが、蒸着後の工程をシリサ
イド化する温度（形成温度）以下で行なわなければなら
ない。いずれにしてもショットキー電極の厚さは極めて
薄く形成できるので受光素子の感度は殆んど損なわれな
い。
金属膜を用いることもできるが、蒸着後の工程をシリサ
イド化する温度（形成温度）以下で行なわなければなら
ない。いずれにしてもショットキー電極の厚さは極めて
薄く形成できるので受光素子の感度は殆んど損なわれな
い。
【００４２】図３（ａ）は本発明の第２の実施例を示す
平面図、図３（ｂ）は図３（ａ）のＸ−Ｘ線断面図、図
３（ｃ）は受光素子部の基板深さ方向のエネルギー・バ
ンド図である。
平面図、図３（ｂ）は図３（ａ）のＸ−Ｘ線断面図、図
３（ｃ）は受光素子部の基板深さ方向のエネルギー・バ
ンド図である。
【００４３】この実施例は、第１のＮ型不純物領域２の
表面部のうち、読み出しゲート領域４に隣接する第１の
部分（第２の転送ゲート電極９の直下部）を除き、Ｐ型
不純物領域１７が設けられている点で第１の実施例と相
違している。
表面部のうち、読み出しゲート領域４に隣接する第１の
部分（第２の転送ゲート電極９の直下部）を除き、Ｐ型
不純物領域１７が設けられている点で第１の実施例と相
違している。
【００４４】第１の実施例と同様にして、第２の絶縁酸
化膜１０（図２（ｄ））の形成までを行なう。このと
き、第１のＮ型不純物領域２の表面の殆んどの部分は厚
さ６５ｎｍの酸化シリコン膜が形成されているものとす
る。続いて、第１，第２の転送ゲート電極８，９をマス
クとして、ボロンを注入エネルギー２０ｋｅＶ、ドーズ
量１．１５×１０13ｃｍ-2の条件で注入し、９００℃、
５〜１５分間の短時間アニールを行なって、ピーク濃度
８×１０17ｃｍ-3、接合深さ５０ｎｍのＰ型不純物領域
１７を形成する。以後の工程は第１の実施例の製造法と
ほぼ同じであるが、白金膜のかわりにニッケル膜を形成
し、８００℃、１０分程の熱処理を行ってＮｉＳｉ2 膜
を形成する。未反応のＮｉ膜は１０％程度の希硝酸でエ
ッチング除去すればよい。
化膜１０（図２（ｄ））の形成までを行なう。このと
き、第１のＮ型不純物領域２の表面の殆んどの部分は厚
さ６５ｎｍの酸化シリコン膜が形成されているものとす
る。続いて、第１，第２の転送ゲート電極８，９をマス
クとして、ボロンを注入エネルギー２０ｋｅＶ、ドーズ
量１．１５×１０13ｃｍ-2の条件で注入し、９００℃、
５〜１５分間の短時間アニールを行なって、ピーク濃度
８×１０17ｃｍ-3、接合深さ５０ｎｍのＰ型不純物領域
１７を形成する。以後の工程は第１の実施例の製造法と
ほぼ同じであるが、白金膜のかわりにニッケル膜を形成
し、８００℃、１０分程の熱処理を行ってＮｉＳｉ2 膜
を形成する。未反応のＮｉ膜は１０％程度の希硝酸でエ
ッチング除去すればよい。
【００４５】ショットキー・バリアφSBは０．７ｅＶ、
Ｐ型不純物領域１７を設けない場合、拡散電位ＶD1は
０．６２９Ｖとなり、ＶD1のバリア電位が存在するが、
Ｐ型不純物領域１７を設けることにより、バリア電位Ｖ
b は０．７７０Ｖに高くなる。
Ｐ型不純物領域１７を設けない場合、拡散電位ＶD1は
０．６２９Ｖとなり、ＶD1のバリア電位が存在するが、
Ｐ型不純物領域１７を設けることにより、バリア電位Ｖ
b は０．７７０Ｖに高くなる。
【００４６】ショットキー・バリアは表１に示すように
材料によって特定の値に決ってしまうため、第１の実施
例の固体撮像素子ではオーバーフローを起こす閾値もそ
れに伴って特定の値しか取り得ない。本実施例ではショ
ットキー・バリアにさらにポテンシャルが加わったバン
ド構造となり、拡散電位ＶD1以上のバリア電位Ｖb をも
たせることができる。この増加量はＰ型不純物領域１７
の不純物濃度と厚さによって任意に決定できるので、シ
ョットキー電極の材料とＰ型不純物領域１７の不純物添
加条件の組み合わせによってオーバーフローを起こす閾
値の設計自由度が大幅に改善される。Ｐ型不純物領域１
７は図３（ｃ）に示すように完全空乏化するものなの
で、第２の従来例の固体撮像素子におけるＰ+ 層とは全
く異なるものである。
材料によって特定の値に決ってしまうため、第１の実施
例の固体撮像素子ではオーバーフローを起こす閾値もそ
れに伴って特定の値しか取り得ない。本実施例ではショ
ットキー・バリアにさらにポテンシャルが加わったバン
ド構造となり、拡散電位ＶD1以上のバリア電位Ｖb をも
たせることができる。この増加量はＰ型不純物領域１７
の不純物濃度と厚さによって任意に決定できるので、シ
ョットキー電極の材料とＰ型不純物領域１７の不純物添
加条件の組み合わせによってオーバーフローを起こす閾
値の設計自由度が大幅に改善される。Ｐ型不純物領域１
７は図３（ｃ）に示すように完全空乏化するものなの
で、第２の従来例の固体撮像素子におけるＰ+ 層とは全
く異なるものである。
【００４７】以上、Ｐ型半導体基板の表面部に各不純物
領域を設けた例について述べたが、Ｎ型半導体基板の表
面部にＰウェルを設け、そのＰウェルの表面部に各不純
物領域を設けてもよい。
領域を設けた例について述べたが、Ｎ型半導体基板の表
面部にＰウェルを設け、そのＰウェルの表面部に各不純
物領域を設けてもよい。
【００４８】また、以上の説明で導電型を逆にしてもよ
い。その場合も表１から適切なものを選択すれば良い。
また、全体構成については、従来と特に異なったものに
限定するわけではないので、図４の構成と同様で良い。
い。その場合も表１から適切なものを選択すれば良い。
また、全体構成については、従来と特に異なったものに
限定するわけではないので、図４の構成と同様で良い。
【００４９】
【発明の効果】以上説明したように本発明によれば、ホ
ダイオードを構成する反対導電型不純物領域のほぼ全面
を、光を透過し得る極薄のショットキー電極が覆った構
造のオーバーフロードレインなので、ブルーミング抑止
機能を持ちながら開口部面積を大きくできると同時に、
暗電流低減をすることができる。本発明では、同様の機
能を持たせるための従来のＰ+ ＮＰ- Ｎ多層構造と比べ
て遥かに簡単な構造にすることができる。また、極薄の
ショットキー電極と反対導電型不純物領域との間に一導
電型不純物領域を設けることにより、オーバーフローの
臨界の設計自由度を大きくすることができる。従って、
高感度の固体撮像素子を製造精度が良く、しかも簡単な
製造工程で実現することができる。
ダイオードを構成する反対導電型不純物領域のほぼ全面
を、光を透過し得る極薄のショットキー電極が覆った構
造のオーバーフロードレインなので、ブルーミング抑止
機能を持ちながら開口部面積を大きくできると同時に、
暗電流低減をすることができる。本発明では、同様の機
能を持たせるための従来のＰ+ ＮＰ- Ｎ多層構造と比べ
て遥かに簡単な構造にすることができる。また、極薄の
ショットキー電極と反対導電型不純物領域との間に一導
電型不純物領域を設けることにより、オーバーフローの
臨界の設計自由度を大きくすることができる。従って、
高感度の固体撮像素子を製造精度が良く、しかも簡単な
製造工程で実現することができる。
【図１】本発明の第１の実施例を示す平面図（図１
（ａ））、図１（ａ）のＸ−Ｘ線断面図（図１（ｂ））
および受光素子部の半導体基板深さ方向のエネルギー・
バンド図（図１（ｃ））である。
（ａ））、図１（ａ）のＸ−Ｘ線断面図（図１（ｂ））
および受光素子部の半導体基板深さ方向のエネルギー・
バンド図（図１（ｃ））である。
【図２】本発明の第１の実施例の製造方法の説明のため
の工程順断面図である。
の工程順断面図である。
【図３】本発明の第２の実施例を示す平面図（図３
（ａ））、図３（ａ）のＸ−Ｘ線断面図（図３（ｂ））
および受光数素子の半導体基板深さ方向のエネルギー・
バンド図（図３（ｃ））である。
（ａ））、図３（ａ）のＸ−Ｘ線断面図（図３（ｂ））
および受光数素子の半導体基板深さ方向のエネルギー・
バンド図（図３（ｃ））である。
【図４】固体撮像素子の一例の全体構成を示すブロック
図である。
図である。
【図５】第１の従来例を示す平面図（図５（ａ））およ
び図５（ａ）のＢ−Ｂ線断面図（図５（ｂ））である。
び図５（ａ）のＢ−Ｂ線断面図（図５（ｂ））である。
【図６】第１の従来例の変形を示す断面図である。
【図７】第２の従来例を示す断面図（図７（ａ））およ
び受光素子部の深さ方向のポテンシャル図（図７
（ｂ））である。
び受光素子部の深さ方向のポテンシャル図（図７
（ｂ））である。
１ Ｐ型半導体シリコン基板 ２ 第１のＮ型不純物領域 ３ 第２のＮ型不純物領域 ４ 読み出しゲート領域 ５ Ｐ+ 型素子分離領域 ６，６ａ ゲート酸化膜 ７ 第１層目のポリシリコン膜 ８ 第１の転送ゲート電極 ９ 第２の転送ゲート電極 １０ 第２の絶縁酸化膜 １１ Ｐ型ガードリング １２ 開口 １３ 白金膜 １４ ＰｔＳｉ膜 １４ａ ショットキー電極 １５ 酸化シリコン膜 １６ 遮光金属膜 １７ Ｐ型不純物領域 ３０ Ｎ型半導体基板 ３１ Ｐ- ウェル ３２ Ｐ層 ３３ Ｎ層 ３４ Ｎ層 ３５ Ｐ+ チャネルストッパ ３６ Ｐ+ 層 ３７ ポリシリコンＣＣＤ電極 ３８ 遮光アルミニウム膜 １０１ オートダイオード １０２ 垂直ＣＣＤ １０３ 移送ゲート １０４ 水平ＣＣＤ １０５ 出力用プリアンプ １２０ ＣＣＤチャネル １３０ ＣＣＤクロックライン １４０ ＣＣＤクロックライン １５０ 転送電極 ２００ Ｐ型半導体基板 ２１０ Ｎ+ 不純物層 ２２０ Ｎ- 不純物層 ２３０ Ｎ- 不純物層 ２４０ ゲート酸化膜 ２５０ アルミニウム膜 ３００ オーバーフロードレイン電極 ３１０ フィールド酸化膜 ３２０ パッシベーション膜 ３３０ ショットキーダイオード
Claims (7)
- 【請求項１】半導体基板の表面部の一導電型半導体領域
の表面部に選択的に設けられた第１の反対導電型不純物
領域を有してなる受光素子を複数列状に配置した受光素
子列、前記受光素子列と並行に配置された電子走査手段
および前記各受光素子から信号電荷を前記電子走査手段
へ転送する読み出しゲートを含む画素列が複数並列配置
されてなる固体撮像素子において、前記第１の反対導電
型不純物領域の表面のうち前記読み出しゲートに隣接す
る部分を除き透光性のショットキー電極が設けられ、前
記ショットキー電極は前記第１の反対導電型不純物領域
の周囲を囲む高濃度の一導電型素子分離領域と電気的に
接続されているとともに前記第１の反対導電型不純物領
域との間の拡散電位が前記第１の反対導電型不純物領域
と前記一導電型半導体領域との間の拡散電位より小さく
なるショットキー・バリアを有していることを特徴とす
る固体撮像素子。 - 【請求項２】第１の反対導電型不純物領域の表面部のう
ち、ショットキー電極の縁端の直下とその近傍に一導電
型ガードリングが設けられ、それによって前記ショット
キー電極の縁端が前記第１の反対導電型不純物領域と直
接接触しないようになされている請求項１記載の固体撮
像素子。 - 【請求項３】半導体基板の表面部の一導電型半導体領域
の表面部に選択的に設けられた第１の反対導電型不純物
領域を有してなる受光素子を複数列状に配置した受光素
子列、前記受光素子列と並行に配置された電子走査手段
および前記各受光素子から信号電荷を前記電子走査手段
へ転送する読み出しゲートを含む画素列が複数並列配置
されてなる固体撮像素子において、前記第１の反対導電
型不純物領域の表面のうち前記読み出しゲートに隣接す
る第１の部分を除き一導電型不純物領域が前記第１の反
対導電型不純物領域の周囲を囲む高濃度の一導電型素子
分離領域と連結されて設けられ、前記一導電型不純物領
域の表面のうち前記読み出しゲートに隣接する第１の部
分に隣接する第２の部分を除き透光性のショットキー電
極が設けられ、前記ショットキー電極は前記高濃度の一
導電型素子分離領域と電気的に接続され、前記一導電型
不純物領域の不純物濃度および厚さが前記第１の反対導
電型不純物領域との間のバリア電位が前記第１の反対導
電型不純物領域と前記一導電型半導体領域との間の拡散
電位より小さくなるように定められていることを特徴と
する固体撮像素子。 - 【請求項４】電子走査手段は、一導電型半導体領域の表
面部に選択的に設けられた第２の反対導電型不純物領域
でなる第１のチャネル層および前記第１のチャネル層の
表面にゲート絶縁膜を介して被着され画素あたり複数設
けられた転送ゲート電極を有するＣＣＤ転送レジスタで
あり、読み出しゲートは前記第１のチャネル層と第１の
反対導電型不純物領域との間の半導体基板領域でなる第
２のチャネル層および前記第２のチャネル層の表面にゲ
ート絶縁膜を介して被着された読み出しゲート電極を有
してなる請求項１，２または３記載の固体撮像素子。 - 【請求項５】ショットキー電極は金属シリサイド膜であ
る請求項１，２，３または４記載の固体撮像素子。 - 【請求項６】半導体シリコン基板の表面部の一導電型半
導体領域に所定のイオンを注入し熱処理を行なうことに
よって、行列状に配置された第１の反対導電型不純物領
域、前記第１の反対導電型不純物領域の間に列方向に配
置された帯状の第２の反対導電型不純物領域および前記
第１，第２の反対導電型不純物領域で挟まれた前記一導
電型半導体領域の第２のチャネル層となる部分を除く部
分に設けられた高濃度の一導電型素子分離領域を形成す
る工程と、前記半導体シリコン基板の表面全面にゲート
酸化膜を形成した後第１層目のポリシリコン膜を堆積
し、前記第１層目のポリシリコン膜をパターニングする
ことにより前記各第２の反対導電型不純物領域のうち前
記第２のチャネル層となる部分に隣接しない第１の部分
か、あるいは前記第２のチャネル層となる部分に隣接す
る第２の部分および前記第２のチャネル層となる部分と
その近傍か、どちらかを被覆するとともに行方向に連結
された第１の転送ゲート電極を形成する工程と、前記第
１の転送ゲート電極をマスクとして前記ゲート酸化膜を
除去した後熱酸化を行なって前記第１の転送ゲート電極
を第１の絶縁酸化膜で被覆するとともに前記ゲート酸化
膜の除去された領域に再びゲート酸化膜を形成する工程
と、第２層目のポリシリコン膜を全面に堆積しパターニ
ングすることによって前記各第２の反対導電型不純物領
域のうち前記第１の部分か、あるいは前記第２の部分お
よび前記第２のチャネル層となる部分とその近傍か、ど
ちらか前記第１の転送ゲート電極が被覆していない方を
被覆するとともに行方向に連結された第２の転送ゲート
電極を形成する工程と、熱酸化により前記第２の転送ゲ
ート電極を第２の絶縁酸化膜で被覆する工程と、前記第
１の反対導電型不純物領域上の前記ゲート酸化膜を選択
的に除去した後圧力が高々１０-4Ｐａの真空中で金属膜
を蒸着法により形成し熱処理によりシリサイド化させ、
次いで未反応の前記金属膜を除去することにより、前記
第１の反対導電型不純物領域が設けられた半導体シリコ
ン基板領域の表面のうち前記一導電型半導体領域の第２
のチャネル層となる部分に隣接する部分を除いて被覆し
前記高濃度の一導電型素子分離領域と電気的に接続する
ショットキー電極であって前記第１の反対導電型不純物
領域と前記一導電型半導体領域との間の拡散電位より小
さいバリア電位が前記第１の反対導電型不純物領域との
間にある前記ショットキー電極を形成する工程とを含む
ことを特徴とする固体撮像素子の製造方法。 - 【請求項７】第２の転送ゲート電極を第２の絶縁酸化膜
で被覆する工程の次に、第１，第２の転送ゲート電極を
少なくともマスクの一部とするイオン注入を利用して第
１の反対導電型不純物領域の表面部のうち一導電型半導
体領域の第２のチャネル層となる部分の近傍を除く部分
の周辺部もしくは全面に一導電型不純物領域を設けた後
に第１の反対導電型不純物領域上のゲート酸化膜を選択
的に除去する請求項６記載の固体撮像素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6263745A JP2797984B2 (ja) | 1994-10-27 | 1994-10-27 | 固体撮像素子およびその製造方法 |
| US08/549,435 US5710447A (en) | 1994-10-27 | 1995-10-27 | Solid state image device having a transparent Schottky electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6263745A JP2797984B2 (ja) | 1994-10-27 | 1994-10-27 | 固体撮像素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125157A JPH08125157A (ja) | 1996-05-17 |
| JP2797984B2 true JP2797984B2 (ja) | 1998-09-17 |
Family
ID=17393704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6263745A Expired - Fee Related JP2797984B2 (ja) | 1994-10-27 | 1994-10-27 | 固体撮像素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5710447A (ja) |
| JP (1) | JP2797984B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0222990D0 (en) * | 2002-10-04 | 2002-11-13 | E2V Tech Uk Ltd | Solid state imaging device |
| US6972470B2 (en) * | 2004-03-30 | 2005-12-06 | Texas Instruments Incorporated | Dual metal Schottky diode |
| US7923362B2 (en) * | 2005-06-08 | 2011-04-12 | Telefunken Semiconductors Gmbh & Co. Kg | Method for manufacturing a metal-semiconductor contact in semiconductor components |
| DE102005026301B3 (de) * | 2005-06-08 | 2007-01-11 | Atmel Germany Gmbh | Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen |
| US8183628B2 (en) | 2007-10-29 | 2012-05-22 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor structure and method of fabricating the semiconductor structure |
| US8598650B2 (en) | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| JP5317343B2 (ja) | 2009-04-28 | 2013-10-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| JP5226348B2 (ja) * | 2008-03-13 | 2013-07-03 | オリンパス株式会社 | 固体撮像装置およびその製造方法 |
| US8772891B2 (en) * | 2008-12-10 | 2014-07-08 | Truesense Imaging, Inc. | Lateral overflow drain and channel stop regions in image sensors |
| JP5356970B2 (ja) * | 2009-10-01 | 2013-12-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| WO2011111662A1 (ja) * | 2010-03-08 | 2011-09-15 | 日本ユニサンティスエレクトロニクス株式会社 | 固体撮像装置 |
| US8487357B2 (en) | 2010-03-12 | 2013-07-16 | Unisantis Electronics Singapore Pte Ltd. | Solid state imaging device having high sensitivity and high pixel density |
| JP5066590B2 (ja) | 2010-06-09 | 2012-11-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置とその製造方法 |
| JP5087655B2 (ja) | 2010-06-15 | 2012-12-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及びその製造方法 |
| US8564034B2 (en) | 2011-09-08 | 2013-10-22 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US8669601B2 (en) | 2011-09-15 | 2014-03-11 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor |
| US8772175B2 (en) | 2011-12-19 | 2014-07-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8916478B2 (en) | 2011-12-19 | 2014-12-23 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
| US8748938B2 (en) | 2012-02-20 | 2014-06-10 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287166A (ja) * | 1985-06-13 | 1986-12-17 | Oki Electric Ind Co Ltd | 固体撮像装置 |
| JPH0360159A (ja) * | 1989-07-28 | 1991-03-15 | Nec Corp | 固体撮像素子 |
| JP2797941B2 (ja) * | 1993-12-27 | 1998-09-17 | 日本電気株式会社 | 光電変換素子とその駆動方法 |
-
1994
- 1994-10-27 JP JP6263745A patent/JP2797984B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-27 US US08/549,435 patent/US5710447A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08125157A (ja) | 1996-05-17 |
| US5710447A (en) | 1998-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2797984B2 (ja) | 固体撮像素子およびその製造方法 | |
| US11393863B2 (en) | Pixel device on deep trench isolation (DTI) structure for image sensor | |
| US9620545B2 (en) | Solid-state image pickup device and method for producing the same | |
| JP4637975B2 (ja) | フォトダイオード、フォトセル、画像センサｉｃ及び画像捕捉システム | |
| JP3719947B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH1070263A (ja) | 固体撮像素子 | |
| JP3125303B2 (ja) | 固体撮像素子 | |
| JPH11274461A (ja) | 固体撮像装置とその製造方法 | |
| WO2022149362A1 (ja) | 固体撮像装置及び電子機器 | |
| JP3621273B2 (ja) | 固体撮像装置およびその製造方法 | |
| TW200524148A (en) | Solid-state imaging device and production method of the same | |
| JP2000022119A (ja) | 固体撮像デバイス及びその製造方法 | |
| JP4824241B2 (ja) | 半導体エネルギー検出器 | |
| JPH05152551A (ja) | 固体撮像素子の製造方法 | |
| JPH11111960A (ja) | 固体撮像素子 | |
| WO2023190406A1 (ja) | 半導体装置、固体撮像装置 | |
| JP2877382B2 (ja) | 固体撮像装置 | |
| JP2980196B2 (ja) | 固体撮像素子 | |
| JP2000208750A (ja) | 光電変換装置とその製造方法 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| JPH10200086A (ja) | 固体撮像装置及びその製造方法 | |
| JP2003204056A (ja) | 固体撮像装置及びその製造方法 | |
| JP2005136279A (ja) | 固体撮像装置の製造方法 | |
| JP2000174250A (ja) | 固体撮像素子 | |
| JPH06302801A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070703 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |