JP2003204056A - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法

Info

Publication number
JP2003204056A
JP2003204056A JP2002000764A JP2002000764A JP2003204056A JP 2003204056 A JP2003204056 A JP 2003204056A JP 2002000764 A JP2002000764 A JP 2002000764A JP 2002000764 A JP2002000764 A JP 2002000764A JP 2003204056 A JP2003204056 A JP 2003204056A
Authority
JP
Japan
Prior art keywords
diffusion layer
type
impurity diffusion
type impurity
concentration region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002000764A
Other languages
English (en)
Inventor
Masataka Kamata
勝敬 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002000764A priority Critical patent/JP2003204056A/ja
Publication of JP2003204056A publication Critical patent/JP2003204056A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】 撮像欠陥(白点)を低減させるとともに、空
乏化電圧の上昇及びシャッター電圧の上昇を抑制するこ
とができる固体撮像装置及びその製造方法を提供するこ
と。 【解決手段】 半導体基板31表面付近に配置し、光電
変換を行うn型不純物拡散層33からなる光電変換部6
0と、光電変換部60の表面に配置するp型不純物拡散
層と、信号電荷を転送するn型不純物拡散層36からな
る電荷転送部61とを有する固体撮像装置であって、p
型不純物拡散層が、周辺部のp型低濃度領域34bとp
型低濃度領域34bよりも不純物濃度が高い中央部のp
型高濃度領域34aとからなる固体撮像装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は固体撮像装置及びそ
の製造方法に関し、より詳細には、撮像欠陥(白点)を
低減するとともに、空乏化電圧の上昇およびシャッター
電圧の上昇を抑制した固体撮像装置及びその製造方法に
関する。
【0002】
【従来の技術】CCD(charge coupled device)イメ
ージセンサ等の半導体を用いた撮像素子は、またPC等
への画像入力の普及によりデジタル・カメラをはじめ、
スキャナ、デジタル複写機、ファクシミリなど様々な用
途に利用されている。また、その普及につれて、小型
化、低価格化などの要請はもとより、画素数の増大、受
光感度の向上などの高機能化、高性能化がますます強ま
ってきている。
【0003】従来から、CCDの一例として、図7
(a)及び(b)に示すようなインターライン転送方式
のCCDが利用されている。このようなCCDは、垂直
及び水平方向に画素単位で2次元配列され、入射光量に
応じた信号電荷を蓄積する複数個の光電変換部50と、
これら光電変換部から垂直列毎に読み出された信号電荷
を垂直方向に転送する垂直シフトレジスタ(垂直転送
部)51とによって撮像部が構成されている。また、水
平方向に信号電荷を転送する水平シフトレジスタ(水平
転送部)52を有しており、水平シフトレジスタの最終
端には、FDA(froating Diffusion Amplifier)等か
らなる出力回路部53が設けられている。
【0004】光電変換部50は、n型シリコン基板11
の表面に形成された第1のp型ウェル12及びその中に
配置するn型不純物拡散層13によって構成されてお
り、垂直シフトレジスタ51は、第1のp型ウェル12
内に配置する第2のp型ウェル15及びn型ウェル16
によって構成されている。また、垂直シフトレジスタ5
1上には、ゲート絶縁膜18を介して、電荷転送用の第
1ゲート電極19と、電荷転送及び電荷読み出し用の第
2ゲート電極20とが形成されており、その上に遮光膜
21が形成されている。さらに、これらが形成された領
域上には、第2の絶縁膜22、第3の絶縁膜23及び保
護膜24が形成されている。
【0005】光電変換部50の上には、固体撮像装置の
製造時に基板表面付近に形成される欠陥による撮像欠陥
を低減させるために、p型拡散層14が形成されてお
り、これにより、n型不純物拡散層13の上部が空乏化
することを防止している。なお、このp型拡散層14
は、通常、第1及び第2ゲート電極19、20をマスク
として用いて、ボロンを注入エネルギー15〜30ke
V、ドーズ1×1013〜2×1014cm-2の条件でイオ
ン注入することにより形成されている。また、第1のp
型ウェル12の表面であって、p型拡散層14とn型ウ
ェル16との間には、画素分離用のp型拡散層17が形
成されている。
【0006】このような固体撮像装置においては、p型
拡散層14上方から光が入射すると、p型拡散層14、
n型不純物拡散層13及び第1のp型ウェル12におい
て光電変換が行われ、電子・ホールペアが発生する。発
生した電子は、光電変換部のn型不純物拡散層13に蓄
積される。そして、第2ゲート電極20に電圧を印加す
ることにより、垂直列毎に垂直ブランキング期間の一部
で瞬時に垂直シフトレジスタ51のn型ウェル16に信
号電荷が読み出される。垂直シフトレジスタ51に移さ
れた信号電荷は、第1ゲート電極19及び第2ゲート電
極20によって、水平ブランキング期間で1走査線毎に
順に水平シフトレジスタ52へ移され、水平方向に転送
される。転送された信号電荷は、出力回路部53におい
て電圧に変換して出力される。
【0007】
【発明が解決しようとする課題】上記のようなCCDに
おいては、次のような問題点がある。つまり、図5に示
すように、シャッター電圧を低下させようとするとp型
拡散層14の不純物濃度を高濃度にすることが必要とな
る。しかし、p型拡散層14の不純物濃度を高濃度にす
ると、図4に示すように、空乏化電圧が上昇する。その
結果、光電変換部で発生した信号電荷の垂直シフトレジ
スタ51への読み出し電圧が高くなってしまうという問
題が生じる。
【0008】また、p型拡散層14の不純物濃度を高く
すると、このp型拡散層14と垂直シフトレジスタ51
のn型ウェル16とで形成されるPN接合領域で電界強
度が大きくなってしまう。その結果、n型ウェル16と
光電変換部50との間での電荷のやりとりが助長され、
撮像欠陥(白点)が発生しやすくなる。一方、空乏化電
圧を低下させようとp型拡散層14の不純物濃度を低く
すると、シャッター電圧が上昇してしまうというトレー
ドオフの関係が存在する。本発明は、上記課題に鑑みな
されたものであって、撮像欠陥(白点)を低減させると
ともに、空乏化電圧の上昇及びシャッター電圧の上昇を
抑制することができる固体撮像装置及びその製造方法を
提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、半導体基板表
面付近に配置し、光電変換を行うn型不純物拡散層から
なる光電変換部と、該光電変換部の表面に配置するp型
不純物拡散層と、前記信号電荷を転送するn型不純物拡
散層からなる電荷転送部とを有する固体撮像装置であっ
て、前記p型不純物拡散層が、周辺部のp型低濃度領域
と該p型低濃度領域よりも不純物濃度が高い中央部のp
型高濃度領域とからなる固体撮像装置が提供される。
【0010】また、本発明によれば、(a)半導体基板
に電荷転送部となるn型不純物拡散層、光電変換部とな
るn型不純物拡散層、前記光電変換部となるn型不純物
拡散層の表面にp型不純物拡散層をそれぞれ形成し、
(b)該p型不純物拡散層の中央部に窓を有するレジス
トパターンをマスクとして用いて、前記p型不純物拡散
層の中央部にp型高濃度領域を形成するか、(b’)該
前記電荷転送部上に電荷転送電極を形成し、該電荷転送
部上からp型不純物拡散層の周辺部上に延びる遮光膜を
形成し、遮光膜をマスクとして用いて、前記p型不純物
拡散層の中央部にp型高濃度領域を形成する固体撮像装
置の製造方法が提供される。
【0011】
【発明の実施の形態】本発明の固体撮像装置は、少なく
とも、半導体基板と、半導体基板内に形成された光電変
換部、電荷転送部及びp型不純物拡散層とを有して構成
される。この固体撮像装置の半導体基板としては、通
常、半導体装置を形成するため使用される基板であれば
特に限定されるものではなく、例えば、シリコン、ゲル
マニウム等の元素半導体、GaAs、InGaAs、Z
nSe等の化合物半導体が挙げられる。なかでもシリコ
ン基板が好ましい。この半導体基板表面には、光電変換
部、電荷転送部及びp型不純物拡散層のほかに、分離領
域、コンタクト領域、チャネルストッパ領域等として、
高濃度のn型又はp型の不純物を含有する1以上の領域
が形成されていてもよいし、また、半導体基板上には、
他の半導体装置や回路等が組み合わせられて形成されて
いてもよい。半導体基板は、p型又はn型の導電型であ
ることが好ましく、さらに、固体撮像装置が形成される
領域にp型ウェル(不純物拡散層)が形成されているこ
とが好ましい。
【0012】光電変換部は、光が入射した際に光電変換
により信号電荷を生成する受光部の機能をはたすもので
あり、n型不純物拡散層によって構成される。n型不純
物拡散層の大きさ、形状、数、深さ、不純物濃度等は、
得ようとする固体撮像装置の性能に応じて適宜設定する
ことができる。n型不純物拡散層の深さは0.8〜1.
0μm程度、不純物濃度は、1015〜1019cm-3
度、さらには1016〜1018cm-3程度が適当である。
なお、光電変換部は、入射した光が届く又は発生した光
が放出されるように、半導体基板の表面又は表面付近に
配置している。また、固体撮像装置としてホールを取り
扱うものである場合には、光電変換部がp型であっても
よい。
【0013】p型不純物拡散層は、固体撮像装置の製造
時に基板表面付近に形成される欠陥による撮像欠陥を低
減させるためのものであり、光電変換部を構成するn型
不純物拡散層の表面に配置している。p型不純物拡散層
は、n型不純物拡散層の大きさ、形状及び数に対応して
いることが好ましい。p型不純物拡散層の深さは、n型
不純物拡散層の深さ、不純物濃度等により適宜調整する
ことができ、例えば、n型不純物拡散層の深さより浅い
ことが好ましく、具体的には、n型不純物拡散層の深さ
が上述した範囲である場合には、0.1〜0.2μm程
度が適当である。また、p型不純物拡散層は、周辺部に
おいて不純物濃度が低い低濃度領域と、中央部において
周辺部よりも不純物濃度が高い高濃度領域とが形成され
ている。具体的には、周辺部において1017〜1018
-3程度が挙げられる。高濃度領域の全p型不純物拡散
層に対する面積割合は、シャッター電圧により適宜調整
することができる。p型不純物拡散層にこのような濃度
差が存在することにより、光電変換部から電荷を読み出
す際に発生する撮像欠陥(白点)、空乏化電圧の上昇お
よびシャッター電圧の上昇を抑えることができる。な
お、固体撮像装置としてホールを取り扱うものである場
合には、この不純物拡散層は、必要に応じて、導電型を
変更してもよい。
【0014】電荷転送部は、信号電荷を転送する機能を
果たすものであり、n型不純物拡散層から構成される。
また、n型不純物拡散層を有する限り、例えば、その領
域の直下又はその領域を取り囲むように、p型又はn型
不純物拡散層が形成されていてもよい。n型不純物拡散
層の大きさ、形状、数、深さ、不純物濃度等は、得よう
とする固体撮像装置の性能に応じて適宜設定することが
できる。具体的には、n型不純物拡散層の深さは0.5
μm程度、不純物濃度は、1015〜1019cm -3程度が
適当である。なお、電荷転送部は、光電変換部からの又
は光電変換部へ電荷を転送するために、半導体基板の表
面に配置していることが好ましい。なお、固体撮像装置
としてホールを取り扱うものである場合には、電荷転送
部は、p型であってもよい。
【0015】本発明の固体撮像装置においては、さら
に、電荷転送部の上には、電荷転送電極と遮光膜とが形
成されている。電荷転送電極は、絶縁膜を介して、電荷
転送部をほぼ完全に被覆するように形成されており、こ
の電荷転送電極のパルスを与えて信号電荷を転送する。
この場合の絶縁膜としては、例えば、シリコン酸化膜、
シリコン窒化膜又はこれらの積層膜が挙げられる。その
膜厚は35〜55nm程度が適当である。電荷転送電極
としては、導電性材料により形成されるものであれば特
に限定されるものではなく、例えば、アモルファス、単
結晶又は多結晶のN型又はP型の半導体(例えば、シリ
コン、ゲルマニウム等)又は化合物半導体(例えば、G
aAs、InP、ZnSe、CsS等);金、白金、
銀、銅、アルミニウム等の金属又は合金;チタン、タン
タル、タングステン等の高融点金属又は合金;高融点金
属とのシリサイド、ポリサイド;ITO、SnO2等の
透明導電材料等の単層膜又は積層膜により形成すること
ができる。電荷転送電極の膜厚は、例えば、300〜6
00nm程度が挙げられる。
【0016】電荷転送電極の上には、絶縁膜を介して遮
光膜が形成されている。遮光膜は、可視光及び/又は赤
外光をほぼ完全にさえぎることができる材料及び膜厚で
あれば特に限定されるものではなく、例えば、上記の金
属膜、合金膜等による500〜1000nm程度の膜厚
のものが挙げられる。絶縁膜は特に限定されず、通常用
いられているものの全てを利用することができる。遮光
膜は、少なくとも電荷転送電極をほぼ完全に被覆するよ
うに形成されていればよいが、電荷転送部上から光電変
換部上の一部にわたって形成されていてもよい。さら
に、光電変換部と電荷転送部との間に画素分離領域とし
て、半導体基板又はウェルと同じ導電型の高濃度不純物
拡散層が形成されていることが好ましい。この画素分離
領域の不純物濃度は、例えば、1019cm-3程度が挙げ
られる。
【0017】また、光電変換部及び電荷転送部の上方に
は、平坦化膜、保護膜等の種々の機能を有する膜が単層
又は積層層として形成されている。例えば、膜厚100
〜3000nm程度のCVD法によるシリコン酸化膜、
CVD法によるプラズマTEOS(Tetra-Ethoxy Silan
e)膜、LTO(Low Temperature Oxide)膜、HTO
(High Temperature Oxide)膜、NSG(None-Doped S
ilicate Glass)膜又はスピンコート法により塗布形成
したSOG(Spin On Glass)膜、CVD法によるシリ
コン窒化膜等の単層膜又はこれらの積層膜等が挙げられ
る。さらに、光電変換部の上方には、凸形状のマイクロ
レンズが形成されていてもよいマイクロレンズは、可視
光線及び/又は近赤外線に対して透光性のある材料から
なることが適当である。
【0018】本発明の固体撮像装置の製造方法では、工
程(a)において、半導体基板に光電変換部となるn型
不純物拡散層、電荷転送部となるn型不純物拡散層及び
光電変換部となるn型不純物拡散層の表面にp型不純物
拡散層をそれぞれ形成する。これらの不純物拡散層は、
当該分野で通常使用される方法によって形成することが
できる。例えば、公知のフォトリソグラフィ及びエッチ
ング工程により、所定の形状を有するレジストマスクを
形成し、このレジストマスクを用いてイオン注入により
形成することができる。あるいは、所定の不純物を含有
するシリコン膜を、不純物拡散層を形成しようとする領
域上に形成し、熱処理を行う固相拡散によって形成して
もよい。これら不純物拡散層の形成順序は、いかなる順
序であってもよい。さらに、後述する工程(b)又は
(b’)の一部の工程、可能であれば全工程と前後して
形成してもよい。
【0019】工程(b)において、p型不純物拡散層の
中央部に窓を有するレジストパターンをマスクとして用
いて、p型不純物拡散層の中央部にp型高濃度領域を形
成する。レジストパターンを形成する方法は、上述した
ように、公知のフォトリソグラフィ及びエッチング工程
が挙げられる。また、p型高濃度領域を形成する方法
は、上述したように、イオン注入のほか、気相拡散等に
より形成することができるが、イオン注入が好ましい。
この場合のイオン種は、BF2を用いることが好まし
い。なお、この工程は、上述したように、必ずしもp型
不純物拡散層が形成された後に行わなくてもよく、p型
不純物拡散層を形成しようとする領域における中央部
に、あらかじめ形成してもよい。
【0020】また、本発明における固体撮像装置の別の
製造方法では、上記工程(b)に代えて、工程(b’)
において、電荷転送部上に電荷転送電極を形成し、電荷
転送部上からp型不純物拡散層の周辺部上に延びる遮光
膜とを形成し、遮光膜をマスクとして用いて、p型不純
物拡散層の中央部にp型高濃度領域を形成してもよい。
このような工程によれば、マスク工程を省略することが
できる。なお、本発明の固体撮像装置の製造方法におい
ては、上記工程のほか、イオン注入、熱処理、導電膜又
は絶縁膜等の形成、配線層の形成等、当該分野で通常行
われる工程を、上記工程の前、中、後に行ってもよい。
【0021】本発明の固体撮像装置は、CCD及びCM
OSイメージ・センサ、CMD、チャージインジェクシ
ョンデバイス、バイポーライメージセンサ、光導電膜イ
メージセンサ、積層型CCD、赤外イメージセンサ等の
いわゆる固体撮像素子のみならず、半導体集積回路の製
造工程において製造される受光素子、発光ダイオード等
の発光素子又は液晶パネル等の光透過制御素子等の種々
の装置として形成されるものの全てが含まれる。以下
に、本発明の固体撮像装置及びその製造方法を図面に基
づいて詳細に説明する。
【0022】本発明の固体撮像装置は、図1に示したよ
うに、n型シリコン基板31の表面に形成された第1の
p型ウェル32及びその中に配置するn型拡散層33に
よって、光電変換を行い、信号電荷を生成するフォトダ
イオード部(光電変換部)60と、第1のp型ウェル3
2内に配置する第2のp型ウェル35及びn型ウェル3
6からなり、信号電荷を転送する電荷転送部61とを有
している。また、電荷転送部61上には、ゲート絶縁膜
38を介して、電荷転送用の第1ゲート電極39、電荷
転送及び電荷読み出し用の第2ゲート電極40とが形成
されており、その上に遮光膜41が形成されている。さ
らに、これらが形成された領域上には、リフロー性のあ
る第2の絶縁膜42、リフロー性のある第3の絶縁膜4
3及び保護膜44が形成されている。この第2のゲート
電極40により、光電変換部60から電荷の読み出しを
行う。また、これら第1ゲート電極39と第2ゲート電
極とにより光電変換部60から読み出された電荷を垂直
転送部(図示せず、図7(a)参照)、水平転送部(図
示せず)及び水平転送部の最終段にある検出部(図示せ
ず)まで転送する。
【0023】なお、フォトダイオード部60の上には、
固体撮像装置の製造時に基板表面付近に形成される欠陥
による撮像欠陥を低減させるために、中央部に位置する
不純物濃度が相対的に高いp型高濃度領域34aとその
両側に位置する不純物濃度が相対的に低いp型低濃度領
域34bとが形成されている。さらに、第1のp型ウェ
ル32の表面であって、p型低濃度領域34bとn型ウ
ェル36との間には、画素分離用のp型拡散層37が形
成されている。
【0024】このような構成の固体撮像装置では、n型
拡散層33の表面に形成されたp型高濃度領域34a及
びp型低濃度領域34bにより、その中央部のみを高濃
度とするため、図7に示したように、空乏化電圧を従来
構造と同様に維持したまま、図8及び図9に示したよう
に、シャッター電圧、p型高濃度領域34a及びp型低
濃度領域34bと電荷転送部との電界強度の上昇を抑え
ることが可能となる。その結果、光電変換部60から電
荷を読み出す際に発生する撮像欠陥(白点)を抑制する
ことが可能となる。このような固体撮像装置は、以下の
方法により製造することができる。
【0025】まず、図2(A)に示したように、n型シ
リコン基板31に、ボロンイオンを、注入エネルギー5
00keV、ドーズ2×1011cm-2の条件でイオン注
入を行い、熱処理することにより、第1のp型ウェル3
2を形成する。得られたシリコン基板31上に、所定の
領域に窓を有するレジストパターン(図示せず)を形成
し、これをマスクとして用いて、ボロンを、注入エネル
ギー300keV、ドーズ8×1011cm-2の条件でイ
オン注入し、第2のp型ウェル35を形成する。同じレ
ジストパターンを用いて、リン又はヒ素を、注入エネル
ギー120keV、ドーズ5×1012cm-2の条件でイ
オン注入し、n型ウェル36を形成し、レジストパター
ンを除去する。さらに、所定の領域に窓を有する別のレ
ジストパターンを形成し、そのレジストパターンをマス
クとして用いて、ボロンを、注入エネルギー120ke
V、ドーズ2×1012cm-2の条件でイオン注入し、n
型ウェル36に隣接する領域に、画素分離用のp型拡散
層37を形成する。
【0026】その後、シリコン基板31上に、ゲート絶
縁膜38として、熱酸化法により膜厚35nm程度のシ
リコン酸化膜を形成し、その上に、LP−CVD法によ
り膜厚350nm程度の第1ポリシリコン膜を形成す
る。既存のリソグラフィー及びエッチング技術により、
第1ポリシリコン膜をパターニングし、第1ゲート電極
39を形成する。なお、第1ゲート電極39は、所定の
抵抗率とするためにフォスフィン、塩化リン等がドーピ
ングされている。次いで、図2(B)に示したように、
第1ゲート電極39を熱酸化又はCVD法により、膜厚
150nm程度のシリコン酸化膜を形成し、その上に、
LP−CVD法により膜厚350nm程度の第2ポリシ
リコン膜を形成する。既存のリソグラフィー及びエッチ
ング技術により、第2ポリシリコン膜をパターニング
し、第2ゲート電極40を形成する。その後、第2ゲー
ト電極40を熱酸化又はCVD法により、膜厚150n
m程度のシリコン酸化膜を形成する。
【0027】続いて、図2(C)に示したように、第1
及び第2ゲート電極39、40をマスクとして、リンイ
オンを、注入エネルギー300〜600keV、ドーズ
7×1011〜1.5×1012cm-2の注入条件で、イオ
ン注入し、n型拡散層33を形成する。さらに、第1及
び第2ゲート電極39、40をマスクとして、ボロン
を、注入エネルギー15〜20keV、ドーズ1〜2×
1013cm-2でイオン注入し、n型拡散層33の表面
に、p型低濃度領域34bを形成する。次いで、図3
(D)に示したように、得られたシリコン基板31上に
レジスト膜を塗布し、p型低濃度領域34bの中央部に
窓を有するレジストパターン45を形成する。
【0028】図3(E)に示したように、このレジスト
パターンをマスクとして用いて、BF2を、注入エネル
ギー15〜20KeV、ドーズ6〜8×1013cm-2
条件でイオン注入し、p型低濃度領域34bの中央部に
p型高濃度領域34aを形成する。レジストパターン4
5を除去し、図3(F)に示したように、得られたシリ
コン基板31上に、CVD法により、膜厚100nm程
度のシリコン酸化膜、遮光膜41として膜厚150nm
程度のタングステン膜を形成する。その上に、p型高濃
度領域34a上に窓を有するレジストパターン(図示せ
ず)を形成し、p型高濃度領域34a上に存在するタン
グステン膜をエッチング除去する。さらにその上に、後
述するリフロー性のある第3絶縁膜との反応を防止する
目的で、第2の絶縁膜42として、TEOS/O2を5
00/350SCCM、パワー460Wの条件における
プラズマ雰囲気中で、膜厚100〜400nmの酸化膜
を形成する。
【0029】その後、図3(G)に示したように、第2
の絶縁膜42上に、第3の絶縁膜43として、膜厚60
0nm程度のBPSG膜を形成し、950℃、 30分
の熱処理を行い、第3の絶縁膜43をリフローさせて平
坦化する。続いて、所定の領域にコンタクトホール(図
示せず)を形成し、Al−Cu膜による配線層(図示せ
ず)を形成し、保護膜44として、CVD法により膜厚
300nm程度のSiN膜を形成し、固体撮像装置を得
る。
【0030】なお、上記の製造方法では、フォトリソグ
ラフィ及びエッチング工程を利用して、p型高濃度領域
34aを形成しているが、遮光膜41を形成した後、遮
光膜41をマスクとして用いて、例えば、ボロンを、注
入エネルギー15〜20KeV、ドーズ6〜8×1013
cm-2にてイオン注入して、p型高濃度領域34aを形
成してもよい。
【0031】
【発明の効果】本発明によれば、光電変換部の表面に配
置するp型不純物拡散層が、周辺部のp型低濃度領域と
中央部のp型高濃度領域とから構成されるため、光電変
換部と電荷転送部との間の電界強度を低下させて、撮像
欠陥(白点)を低下させつつ、空乏化電圧の上昇および
シャッター電圧の上昇を抑えることができる。
【図面の簡単な説明】
【図1】 本発明の固体撮像装置の要部の概略断面図で
ある。
【図2】 本発明の固体撮像装置の製造方法を示す要部
の概略断面肯定図である。
【図3】 本発明の固体撮像装置の製造方法を示す要部
の概略断面肯定図である。
【図4】 本発明の固体撮像装置におけるp型拡散層の
不純物濃度と空乏化電圧との関係を示すグラフである。
【図5】 本発明の固体撮像装置におけるp型拡散層の
不純物濃度とシャッター電圧との関係を示すグラフであ
る。
【図6】 本発明の固体撮像装置におけるp型拡散層の
不純物濃度と、p型拡散層と電荷転送部との電界強度と
の関係を示すグラフである。
【図7】 従来のCCDの要部の概略平面図及び概略断
面図である。
【図8】 従来のCCDにおけるp型拡散層の不純物濃
度と空乏化電圧との関係を示すグラフである。
【図9】 従来のCCDにおけるp型拡散層の不純物濃
度とシャッター電圧との関係を示すグラフである。
【図10】 従来のCCDにおけるp型拡散層の不純物
濃度と、p型拡散層と電荷転送部との電界強度との関係
を示すグラフである。
【符号の説明】
31 シリコン基板 32 第1のp型ウェル 33 n型拡散層 34a p型高濃度領域 34b p型低濃度領域 35 第2のp型ウェル 36 n型ウェル 37 画素分離用のp型拡散層 38 ゲート絶縁膜 39 第1ゲート電極 40 第2ゲート電極 41 遮光膜 42 第2の絶縁膜 43 第3の絶縁膜 44 保護膜 45 レジストパターン 60 フォトダイオード部(光電変換部) 61 電荷転送部

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板表面付近に配置し、光電変換
    を行うn型不純物拡散層からなる光電変換部と、該光電
    変換部の表面に配置するp型不純物拡散層と、前記信号
    電荷を転送するn型不純物拡散層からなる電荷転送部と
    を有する固体撮像装置であって、 前記p型不純物拡散層が、周辺部のp型低濃度領域と該
    p型低濃度領域よりも不純物濃度が高い中央部のp型高
    濃度領域とからなることを特徴とする固体撮像装置。
  2. 【請求項2】 周辺部のp型低濃度領域が1017cm-3
    の不純物濃度を有する請求項1に記載の装置。
  3. 【請求項3】 中央部のp型高濃度領域が、周辺部のp
    型低濃度領域の端部から0.1μm以上の距離を有する
    請求項1又は2に記載の装置。
  4. 【請求項4】 電荷転送部上に、電荷転送電極と遮光膜
    とが形成されてなる請求項1〜3のいずれか1つに記載
    の装置。
  5. 【請求項5】 (a)半導体基板に電荷転送部となるn
    型不純物拡散層、光電変換部となるn型不純物拡散層、
    前記光電変換部となるn型不純物拡散層の表面にp型不
    純物拡散層をそれぞれ形成し、(b)該p型不純物拡散
    層の中央部に窓を有するレジストパターンをマスクとし
    て用いて、前記p型不純物拡散層の中央部にp型高濃度
    領域を形成することを特徴とする請求項1〜4のいずれ
    か1つに記載の固体撮像装置の製造方法。
  6. 【請求項6】 (a)半導体基板に電荷転送部となるn
    型不純物拡散層、光電変換部となるn型不純物拡散層、
    前記光電変換部となるn型不純物拡散層の表面にp型不
    純物拡散層をそれぞれ形成し、(b’)該前記電荷転送
    部上に電荷転送電極を形成し、該電荷転送部上からp型
    不純物拡散層の周辺部上に延びる遮光膜を形成し、遮光
    膜をマスクとして用いて、前記p型不純物拡散層の中央
    部にp型高濃度領域を形成することを特徴とする請求項
    4に記載の固体撮像装置の製造方法。
  7. 【請求項7】 p型高濃度領域を、BF2ガスを利用し
    て形成する請求項5又は6に記載の方法。
JP2002000764A 2002-01-07 2002-01-07 固体撮像装置及びその製造方法 Pending JP2003204056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002000764A JP2003204056A (ja) 2002-01-07 2002-01-07 固体撮像装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002000764A JP2003204056A (ja) 2002-01-07 2002-01-07 固体撮像装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003204056A true JP2003204056A (ja) 2003-07-18

Family

ID=27641060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002000764A Pending JP2003204056A (ja) 2002-01-07 2002-01-07 固体撮像装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003204056A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763289B2 (en) 2017-11-15 2020-09-01 Taiwan Semiconductor Manuracturing Co., Ltd. Light blocking layer for image sensor device
KR20210053264A (ko) * 2017-11-15 2021-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 이미지 센서 디바이스용 차광층

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763289B2 (en) 2017-11-15 2020-09-01 Taiwan Semiconductor Manuracturing Co., Ltd. Light blocking layer for image sensor device
KR20210053264A (ko) * 2017-11-15 2021-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 이미지 센서 디바이스용 차광층
KR102616543B1 (ko) * 2017-11-15 2023-12-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 이미지 센서 디바이스용 차광층

Similar Documents

Publication Publication Date Title
US11728366B2 (en) Extra doped region for back-side deep trench isolation
TWI297209B (ja)
TWI400794B (zh) 半導體裝置及其應用
JP4473240B2 (ja) Cmosイメージセンサの製造方法
JP2848268B2 (ja) 固体撮像装置およびその製造方法
US9111829B2 (en) Color-optimized image sensor
TW200425488A (en) Solid-state imaging apparatus and its manufacturing method
JP2000312024A (ja) 受光素子及びそれを有する光電変換装置
JP2008118142A (ja) イメージセンサーおよびその製造方法
JP2007110133A (ja) Cmosイメージセンサ及びその製造方法
US20230197762A1 (en) Complementary metal-oxide-semiconductor image sensor and method of making
JP4479729B2 (ja) 固体撮像装置、電子モジュール及び電子機器
JP2009164605A (ja) イメージセンサー及びその製造方法
US7692225B2 (en) CMOS image sensor
US20070069259A1 (en) CMOS image sensor and method of manufacturing the same
US20070145443A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
US7687306B2 (en) CMOS image sensor and method for manufacturing the same
JP2003204056A (ja) 固体撮像装置及びその製造方法
US7459332B2 (en) CMOS image sensor and method for manufacturing the same
JP4496753B2 (ja) 固体撮像素子とその製造方法
JP4815769B2 (ja) 固体撮像装置及びその製造方法
US20070145508A1 (en) CMOS Image Sensor and Method for Manufacturing the Same
KR950011568B1 (ko) 고체촬상소자의 제조방법
JP2004335800A (ja) 固体撮像素子の製造方法
JP2003197892A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070320