JP2791209B2 - Digital bus protection relay - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ディジタル形母線保護リレー、特に零相電
流と母線零相電圧により抵抗接地系４重母線の地絡事故
を検出するディジタル形母線保護リレーに関する。DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention] (Industrial application field) The present invention relates to a digital bus protection relay, and more particularly to a ground fault of a quadruple resistance grounding system caused by zero-phase current and bus zero-phase voltage. The present invention relates to a digital bus protection relay for detecting.

（従来の技術） 従来技術によるディジタル形母線保護リレーの構成例
を第５図に示す。(Prior Art) FIG. 5 shows a configuration example of a digital bus protection relay according to the related art.

第５図においてディジタル形母線保護継電器１は、母
線２に接続される各フィーダ３−1,3−2,3−3,3−４に
設けられた変流器４−1,4−2,4−3,4−４の２次側電流
を導入するが、この場合、補助変流器５−1,5−2,5−3,
5−４により、各フィーダ電流の整合をとって導入す
る。この電流はサンプルホールド回路６により一定のサ
ンプリング周波数でサンプリングされ、マルチプレクサ
７により順次選択され、A/D変換器８に送られディジタ
ル量に変換される。CPU9はA/D変換器８より出力される
系統電流のディジタルデータをもとにして保護演算を行
ない、系統の事故検出、及び保護出力の送出等の保護動
作を行なう。設定部10はCPU9に対し事故検出感度、動作
時間整定等を入力するものである。In FIG. 5, the digital bus protection relay 1 includes current transformers 4-1, 4-2, 4-2 provided in feeders 3-1, 3-2, 3-3, 3-4 connected to the bus 2. Introduce the secondary current of 4-3, 4-4. In this case, the auxiliary current transformers 5-1, 5-2, 5-3,
According to 5-4, each feeder current is matched and introduced. This current is sampled at a fixed sampling frequency by a sample-and-hold circuit 6, sequentially selected by a multiplexer 7, sent to an A / D converter 8, and converted into a digital quantity. The CPU 9 performs a protection operation based on the digital data of the system current output from the A / D converter 8, and performs a protection operation such as detection of a system fault and transmission of a protection output. The setting unit 10 inputs the accident detection sensitivity, the operation time setting and the like to the CPU 9.

ここで零相電流は図示していないが、各相電流の残留
回路接続により得られ、これも図示していない零相電流
用補助変流器より導入され、第５図に示す各相電流と同
様にCPU9へ導入される。さらに母線の電圧は変圧器11−
1,11−２と図示していない補助変圧器より導入され、零
相電流と同様にCPU9へ導入される。但し以下の処理は３
相電圧よりベクトル合成された零相電圧V₀として取扱
う。Here, although the zero-phase current is not shown, it is obtained by connecting the residual circuits of the respective phase currents. This is also introduced from the auxiliary current transformer for the zero-phase current, which is not shown. Similarly, it is introduced to the CPU 9. In addition, the voltage of the bus is
1, 11-2 are introduced from an auxiliary transformer (not shown), and are introduced into the CPU 9 in the same manner as the zero-phase current. However, the following processing is 3
Treated as zero-phase voltage V ₀ that than the phase voltage is the vector synthesis.

CPU9では第５図に示したように、短絡事故を検出する
87S要素12と地絡事故を検出する87G要素13の演算及び保
護シーケンス処理も行なっている。The CPU 9 detects a short circuit accident as shown in FIG.
The calculation and protection sequence processing of the 87S element 12 and the 87G element 13 for detecting a ground fault are also performed.

第５図において、87S要素12、87G要素13は以下に示す
電流差動原理により母線内部事故を検出する差動要素で
ある。In FIG. 5, 87S element 12 and 87G element 13 are differential elements for detecting an accident inside the bus based on the following principle of current differential.

第５図に示すディジタル形母線保護リレーの構成例に
おいては、各フィーダ３−1,〜３−４の相電流i₁,i₂,
i₃,i₄よりベクトル和I_dを演算すると、I_d＝i₁＋i₂＋i₃
＋i₄となり、通常時及び母線外部事故時は、母線へ流入
する電流と流出する電流は等しく、|I_d|＝０＜Ｋとな
る。ここでＫは87S要素12の動作レベルであり、87S要素
12は不動作である。しかしながら母線の内部事故時は、
母線へ流入する電流が大きく、|I_d|＞Ｋとなり、87S要
素12は動作となって母線の内部、外部の事故判別ができ
る。87G要素13は上記処理にて、零相電流i₀₁〜i₀₄を用
い、|I_0d|を求めて動作レベルk₀と比較し、動作判定を
行なうものである。In the example of the configuration of the digital bus protection relay shown in FIG. 5, the phase currents i ₁ , i ₂ ,
i _3, when calculating the vector sum I _d from _{i 4, I d = i 1} + i 2 + i 3
+ I ₄ , the current flowing into the bus and the current flowing out of the bus are equal during normal times and during an accident outside the bus, and | I _d | = 0 <K. Where K is the operation level of the 87S element 12 and the 87S element
12 is inactive. However, in the event of an internal bus accident,
The current flowing into the bus is large, and | I _d |> K, and the 87S element 12 operates to determine the fault inside or outside the bus. The 87G element 13 performs the operation determination by calculating | I _0d | using the zero-phase currents i _{01 to} i ₀₄ in the above-described process and comparing it with the operation level k ₀ .

ここで87G要素13は不要応動を極力防止するため、母
線零相電圧V₀と零相差電流I_0dとの位相比較を行ない、
所定の電気角の重なりがあることを検出して最終要素出
力としている。Here, the 87G element 13 performs a phase comparison between the bus zero-phase voltage V ₀ and the zero-phase difference current I _0d to prevent unnecessary reaction as much as possible,
It is determined that there is a predetermined electrical angle overlap, and the final element output is obtained.

第６図は87G要素のブロック図であり、全フィーダ零
相電流のベクトル和を求めるブロック21とベクトル和の
絶対値と動作レベルk₀とを比較するブロック22と母線２
−1,2−２の零相電圧V₀₁,V₀₂とベクトル和I_0dとの位相
比較を各々行なうブロック23−１と23−２からなってい
る。したがって零相電流I_0dが所定値k₀以上あること
と、いずれかの母線の零相電圧V01,V₀₂と零相電流I_0dと
が所定角度以内であることをもって、リレー出力を導出
させるようにしている。Figure 6 is a block diagram of a 87G components, blocks 22 and bus 2 for comparing the absolute values of the block 21 and vector sum to determine a vector sum of all the feeder zero-phase current and the operation level k ₀
Zero-phase voltage V ₀₁ of -1,2-2, V ₀₂ and the vector sum I _0d with each performing block 23-1 the phase comparison to be made from 23-2. Therefore, when the zero-phase current I _0d is equal to or more than the predetermined value k ₀ and the zero-phase voltage V01, V _{02 of} one of the buses and the zero-phase current I _0d are within a predetermined angle, the relay output is derived. I have to.

（発明が解決しようとする課題） 以上のような母線保護リレーを第７図に示すような、
４重母線に適用する場合、87G要素への母線電圧入力を
補助リレーの接点14を用いて切替える手法がとられてい
た。(Problem to be Solved by the Invention) As shown in FIG.
When applied to a quadruple bus, a method has been adopted in which the bus voltage input to the 87G element is switched using the contact 14 of the auxiliary relay.

即ち、常時は、母線２−1,2−２側の母線電圧を供給
しておき、母線事故が２−1,2−２側であればそのまま
使用し、反対に２−3,2−４側であれば、補助リレーの
接点を切替え、２−3,2−４側の母線電圧を供給するも
のである。なお、図示してはいないが、本構成では母線
２−3,2−４側の事故を検出して補助リレーの接点を切
替える手段も必要である。That is, the bus voltage on the side of the bus 2-1 and 2-2 is normally supplied, and if the bus accident is on the 2-1 and 2-2 side, the bus voltage is used as it is. On the other hand, the contact of the auxiliary relay is switched to supply the bus voltage on the 2-3-3, 2-4 side. Although not shown, this configuration also requires a means for detecting an accident on the side of the buses 2-3 and 2-4 and switching the contacts of the auxiliary relay.

以上のように従来技術には次の問題があった。 As described above, the prior art has the following problems.

補助リレーで各母線電圧を切替えるため、ハード構成
が複雑となり、また、接点を介して母線電圧を供給する
ため信頼性が低い。Since each bus voltage is switched by the auxiliary relay, the hardware configuration becomes complicated, and the reliability is low because the bus voltage is supplied through the contact.

母線２−3,2−４側事故時は一度、該当母線であるこ
とを検出したのち、補助リレーの接点を切替え該当母線
電圧を導入するため、87G要素の動作時間が遅くなる。In the event of an accident on the side of the buses 2-3 and 2-4, once the corresponding bus is detected, the contacts of the auxiliary relay are switched to introduce the corresponding bus voltage, so that the operation time of the 87G element is delayed.

本発明は上記問題を解決するためになされたものであ
り、４重母線の地絡事故を高速に、しかも確実に検出す
ることを可能としたディジタル形母線保護リレーを提供
することを目的としている。SUMMARY OF THE INVENTION The present invention has been made to solve the above problem, and has as its object to provide a digital bus protection relay capable of detecting a ground fault of a quadruple bus at high speed and reliably. .

［発明の構成］ （課題を解決するための手段） 本発明は４重母線の母線につながる全フィーダの零相
電流のベクトル和を用いて差動演算を行なう演算手段
と、零相電流のベクトル和と各母線零相電圧と各々位相
比較を行なう複数の位相比較手段と、これら位相比較手
段の少なくとも１つの動作出力により前記演算手段の出
力を許可する手段とから構成した。[Means for Solving the Problems] The present invention provides an arithmetic unit for performing a differential operation using a vector sum of zero-phase currents of all feeders connected to a quadruple bus, and a vector of a zero-phase current. A plurality of phase comparing means for comparing the sum with each bus zero-phase voltage and a means for permitting the output of the calculating means by at least one operation output of the phase comparing means.

（作 用） 地絡事故がいずれかの母線で発生したとき、差動演算
によって零相電流のベクトル和が所定値以上発生する。
したがっていずれかの母線に発生した零相電圧と前記零
相電流とで位相比較出力が発生し、前記零相電流のベク
トル和と位相比較出力との論理積によって地絡事故を検
出できる。(Operation) When a ground fault occurs in any bus, the vector sum of the zero-phase current is greater than or equal to a predetermined value due to the differential operation.
Therefore, a phase comparison output is generated by the zero-phase voltage generated on any of the buses and the zero-phase current, and a ground fault can be detected by a logical product of the vector sum of the zero-phase current and the phase comparison output.

（実施例） 以下、図面を参照し、本発明の実施例を説明する。第
１図は本発明によるディジタル形母線保護リレーの実施
例の構成図である。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram of an embodiment of a digital bus protection relay according to the present invention.

第１図において、第５図と同一部分については、同一
機能を有しており、同一符号を付して説明を省略する。In FIG. 1, the same portions as those in FIG. 5 have the same functions, and are denoted by the same reference numerals and description thereof will be omitted.

第１図と第５図との差異は、導入する母線電圧の数が
４であること、及びCPU9で処理する位相比較部が４であ
ることである。The difference between FIG. 1 and FIG. 5 is that the number of bus voltages to be introduced is four and the number of phase comparison units processed by the CPU 9 is four.

上記構成としたディジタル形母線保護リレーの保護シ
ーケンス図を第２図に示す。FIG. 2 shows a protection sequence diagram of the digital bus protection relay configured as described above.

本図では４つの母線零相電圧と零相電流のベクトル和
との位相比較ブロックがあり、何れの位相比較ブロック
の出力でも電流差動演算出力を許可する構成としてい
る。In this figure, there is a phase comparison block of four bus zero-phase voltages and a vector sum of the zero-phase current, and the output of any of the phase comparison blocks permits a current differential operation output.

第３図は第２図に示す保護シーケンス図の作用を説明
するフローチャートである。そして第３図では、母線よ
り各フィーダ１〜ｎの零相電流i₀₁〜i_0n及び４重母線の
各母線の零相電圧V₀₁〜V₀₄が得られている場合を示して
いる。FIG. 3 is a flowchart for explaining the operation of the protection sequence diagram shown in FIG. FIG. 3 shows a case where the zero-phase currents i _{01 to} i _{0n of the} feeders 1 to n and the zero-phase voltages V _{01 to} V ₀₄ of the respective quadruplex buses are obtained from the buses.

先ず、ステップS31では各フィーダの零相電流i₀₁〜i
_0nを得る。ステップS32では零相電圧V₀₁〜V₀₄を得て、
ステップS33では87G要素の動作判定に必要な全フィーダ
零相電流のベクトル和I_0dを演算する。次にステップS34
では動作レベルk₀との比較のためベクトル和の絶対地|I
_0d|を得る。First, in step S31, the zero-phase current i _{01 to} i of each feeder
_{Get 0n} . In step S32, zero-phase voltages V _{01 to} V ₀₄ are obtained,
In step S33, the vector sum I _0d of all feeder zero-phase currents necessary for determining the operation of the 87G element is calculated. Next, step S34
Now, for comparison with the operation level k ₀ , the absolute ground of the vector sum | I
_0d |

ステップS35では、零相電流のベクトル和の絶対値|I
_0d|と動作レベルk₀との大小比較を行ない。判定結果に
よりステップS36,S37で各々動作フラグＦ＝１（|I_0d|＞
k₀のとき）復帰フラグＦ＝０（|I_0d|＜k₀のとき）をセ
ットする。In step S35, the absolute value of the vector sum of the zero-phase current | I
_0d | is compared with the operation level k ₀ . According to the determination result, in steps S36 and S37, the operation flag F = 1 (| I _0d |>
A return flag F = 0 (when k ₀ ) (when | I _0d | <k ₀ ) is set.

次のステップS38〜S45では、各母線の零相電圧とベク
トル和I_0dとの位相比較を行なっている。In the next step S38～S45, it is performed the phase comparison between the zero-phase voltage of each bus and the vector sum I _0d.

即ち、ステップS38ではカウンタｊに初期値１を与
え、ステップS39ではｊの値に相当する零相電圧V_0jとベ
クトル和I_0dとの位相比較を行なう。That is, given an initial value 1 in the step S38 the counter j, performs phase comparison between the zero-phase voltage V _0j and vector sum I _0d corresponding to the value of j in the step S39.

ステップS40では位相比較条件が成立したか否かを判
定し、成立時ステップS41でフラグG_jにG_j＝１をセット
し、不成立時ステップS42でフラグG_jにG_j＝０をセット
する。ステップS43,S44でカウンタｊを制御し全母線電
圧4V₀だけ同様の判定を行なう。最後にステップS45に
て、フラグＦが“1"のときフラグG₁〜G₄の何れかが“1"
であれば、ステップS46で87G要素動作とし、フラグＦが
“0"か又はフラグG₁〜G₅が全て“0"のときは、ステップ
S47で87G要素を復帰させる。Step S40 the phase comparison condition it is determined whether the established, sets G _j = 1 in established when step S41 the flag G _j, and sets a G _j = 0 in the flag G _j not satisfied at step S42. Step S43, S44 to control the counter j by performing only same determination full bus voltage 4V _0. Finally in step S45, one of the flag G ₁ ~G ₄ when the flag F is "1" is "1"
If, as the 87G element operation, the flag F is "0" or flag G ₁ ~G ₅ are all "0" when the in step S46, step
At step S47, the 87G element is restored.

上記構成によれば、各母線の零相電圧を同時に得て、
零相電流のベクトル和との位相比較を各々独立に行なう
構成としており、母線零相電圧の切替えハードも不要と
なり、何れの母線における事故でも高速に動作するディ
ジタル形母線保護リレーを提供できる。According to the above configuration, the zero-phase voltage of each bus is obtained at the same time,
Since the phase comparison with the vector sum of the zero-phase current is performed independently of each other, the hardware for switching the bus zero-phase voltage is not required, and a digital bus protection relay that operates at high speed even if an accident occurs in any bus can be provided.

なお、上記実施例では、各母線の零相電圧と零相電流
のベクトル和との位相比較を１つのCPU9で同時に処理し
ているが本発明はこれに限定されるものではない。In the above embodiment, the phase comparison between the zero-phase voltage of each bus and the vector sum of the zero-phase current is simultaneously processed by one CPU 9, but the present invention is not limited to this.

第４図は他の実施例であり、本実施例では複数のCPU
例えばCPU9−1,CPU9−２を用いた場合である。FIG. 4 shows another embodiment. In this embodiment, a plurality of CPUs are used.
For example, this is a case where the CPU 9-1 and the CPU 9-2 are used.

CPU9−１では各々V₀₁,V₀₂による位相比較部があり、C
PU9−２ではV₀₃,V₀₄による位相比較部がある。そして各
CPUの出力をOR構成とすることで最終的な出力を得るも
のであり、上記実施例と同様の効果が得られる。Each In CPU9-1 have phase comparator by V _01, V _02, C
There is a phase comparator by V _03, V ₀₄ in PU9-2. And each
The final output is obtained by making the output of the CPU an OR configuration, and the same effect as in the above embodiment can be obtained.

［発明の効果］ 以上説明したように、本発明によれば零相電流による
差動要素と、零相電流のベクトル和と４重母線の全母線
零相電圧との位相比較を行なう手段と、これら位相比較
手段の少なくとも１つの動作出力により前記差動要素の
出力を許可する構成としたので、４重母線のいずれの母
線における事故も高速に検出でき、信頼性の高いディジ
タル形母線保護リレーを提供できる。[Effects of the Invention] As described above, according to the present invention, a differential element based on a zero-sequence current, a means for performing a phase comparison between the vector sum of the zero-sequence current and the entire bus zero-sequence voltage of the quadruple bus, Since the output of the differential element is permitted by at least one operation output of these phase comparison means, an accident in any of the quadruple buses can be detected at high speed, and a highly reliable digital bus protection relay can be provided. Can be provided.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明によるディジタル形母線保護リレーの一
実施例の構成図、第２図は零相電流による差動要素のブ
ロック図、第３図は第２図の作用を説明するフローチャ
ート、第４図は他の実施例の構成図、第５図は従来技術
の構成図、第６図は従来技術の差動要素のブロック図、
第７図は従来技術による保護方式例である。 １……ディジタル形母線保護リレー ２……母線、３……フィーダ ４……変流器、５……補助変流器 ６……サンプルホールド回路 ７……マルチプレクサ、８……A/D変換器 ９……CPU、10……整定部 11……変圧器、12……87S要素 13……87G要素、14……補助リレーの接点FIG. 1 is a block diagram of an embodiment of a digital bus protection relay according to the present invention, FIG. 2 is a block diagram of a differential element using a zero-phase current, FIG. 3 is a flowchart for explaining the operation of FIG. FIG. 4 is a block diagram of another embodiment, FIG. 5 is a block diagram of a prior art, FIG. 6 is a block diagram of a differential element of the prior art,
FIG. 7 shows an example of a protection method according to the prior art. 1 Digital Bus Protection Relay 2 Bus 3 Feeder 4 Current Transformer 5 Auxiliary Current Transformer 6 Sample Holder 7 Multiplexer 8 A / D Converter 9… CPU, 10… Setting part 11… Transformer, 12… 87S element 13… 87G element, 14… Auxiliary relay contact

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】抵抗接地系４重母線の地絡事故を、母線に
つながる全フィーダの零相電流のベクトル和を用いる差
動要素にて保護するディジタル形母線保護リレーにおい
て、４重母線の零相電圧各々と前記零相電流のベクトル
和との位相差が所定値以内であることを各々検出する位
相比較手段と、各位相比較手段の少なくとも１つの動作
出力により前記差動要素の出力を許可する手段とを備え
たことを特徴とするディジタル形母線保護リレー。A digital bus protection relay for protecting a ground fault in a quadruple resistance grounding system with a differential element using a vector sum of zero-phase currents of all feeders connected to the bus. Phase comparing means for detecting that the phase difference between each of the phase voltages and the vector sum of the zero-phase current is within a predetermined value, and at least one operation output of each phase comparing means permits the output of the differential element. A digital bus protection relay characterized by comprising: