JPS6412164B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 技術分野 本発明はマイクロコンピユータなどのデイジタ
ル演算処理装置を用いた保護継電器に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field The present invention relates to a protective relay using a digital processing device such as a microcomputer.

(b) 従来技術 従来より、保護継電装置は、２つの異つたタイ
プの保護継電器により構成されている。１つは、
電力系統に発生した事故のうち、該保護継電装置
の保護範囲に発生した事故のみを検出する保護継
電器で通称主保護リレーと呼ばれている。この主
保護リレーは、複雑な電力系統の事故現象から保
護範囲の事故のみを識別する必要があり、その判
定部には高度な演算処理機能が要求される。(b) Prior Art Traditionally, protective relay devices are comprised of two different types of protective relays. One is
Among accidents that occur in the power system, a protective relay that detects only those that occur within the protection range of the protective relay device is commonly called a main protection relay. This main protection relay needs to identify only accidents within the protection range from complex power system accident phenomena, and its determination section requires advanced arithmetic processing capabilities.

他の一つは、フエイルセーフリレーと呼ばれて
いるもので、その責務は、電力系統が正常な時
に、主保護リレーの誤動作による電力系統の誤し
や断を防止することにありその機能は、少くとも
前記主保護リレーの保護範囲に発生する事故を確
実に検出出来るものであれば良く、厳密な事故識
別能力は必要としない。従つてその判定部には高
度な演算処理機能は要求されない。 The other type is called a fail-safe relay, and its responsibility is to prevent errors or disconnections in the power system due to malfunction of the main protection relay when the power system is normal. It is only necessary to be able to reliably detect at least an accident that occurs within the protection range of the main protection relay, and does not require a strict accident identification ability. Therefore, the determination section is not required to have advanced arithmetic processing functions.

更に、フエイルセーフリレーは、保護継電装置
誤動作に対する最終的歯止め要素であり、高信頼
性を要求される。 Furthermore, the fail-safe relay is the final element to prevent malfunction of the protective relay device, and is required to have high reliability.

近年の半導体技術の進歩に伴い、マイクロコン
ピユータなどのデイジタル演算処理装置を用いた
保護継電装置いわゆるデイジタルリレーが実用化
されつつある。 With the recent progress in semiconductor technology, protective relay devices using digital processing devices such as microcomputers, so-called digital relays, are being put into practical use.

このような、主保護リレーとフエイルセーフリ
レーにより構成される保護継電装置をデイジタル
リレー化する場合、デイジタルリレーの特徴の１
つである「ハードウエアの標準化」を生かして、
主リレーとフエイルセーフリレーに各々同一のハ
ードウエアを適用する方法がある。しかしこの方
法は、本来高度な演算処理機能を有するハードウ
エアを、比較的単純な演算処理機能があれば良い
フエイルセーフリレーにも適用することを意味す
る。このことは、単に演算処理機能の無駄使いだ
けではなく、装置の小形化を阻害し、装置の高価
格化を招くものである。 When converting a protective relay device consisting of a main protection relay and a fail-safe relay into a digital relay, one of the characteristics of a digital relay is
Taking advantage of "hardware standardization",
There is a method of applying the same hardware to the main relay and fail-safe relay. However, this method means that hardware that inherently has advanced arithmetic processing functions is applied to fail-safe relays that only require relatively simple arithmetic processing functions. This not only results in wasted use of arithmetic processing functions, but also impedes miniaturization of the device and increases the cost of the device.

(c) 発明の目的 本発明は以上の点に鑑みなされたもので、フエ
イルセーフリレーとして適したデイジタルリレー
を、簡易なハードウエア（即ち高信頼性、小形、
安価）により提供することを目的としたものであ
る。(c) Purpose of the Invention The present invention has been made in view of the above points.
It is intended to be provided at low cost.

(d) 発明の構成 第１図に本発明の回路構成の一実施例を示す。
第１図において、１は電力系統の電流および電圧
に対応した電気量Ｉ、Ｖを入力とし、後述するデ
イジタル演算処理部３から出力される選択信号S₁
に応じて、Ｉ又はＶのいずれか一方をeiとして出
力するマルチプレクサである。２はこのマルチプ
レクサ１の出力eiと、基準量発生回路４の出力で
ある基準量erとの大きさ比較を行う比較器であ
り、ei≧erならば“１”を出力し、ei＜erならば
“０”を出力する。３は比較器２の出力S₂を入力
し、その結果に応じて出力S₃を発生するデイジタ
ル演算処理部であり、前記基準量erの大きさを選
択する信号S₄およびマルチプレクサ１への選択信
号S₁も出力する。(d) Configuration of the invention FIG. 1 shows an embodiment of the circuit configuration of the present invention.
In FIG. 1, 1 is a selection signal S ₁ which receives electrical quantities I and V corresponding to the current and voltage of the power system as inputs and is output from a digital arithmetic processing unit 3, which will be described later.
This is a multiplexer that outputs either I or V as ei depending on the ei. 2 is a comparator that compares the output ei of this multiplexer 1 with the reference quantity er, which is the output of the reference quantity generation circuit 4, and outputs "1" if ei≧er, and outputs "1" if ei<er. outputs “0”. 3 is a digital arithmetic processing unit which inputs the output S ₂ of the comparator 2 and generates an output S ₃ according to the result, and a signal S ₄ for selecting the magnitude of the reference amount er and the selection to the multiplexer 1. It also outputs a signal _S1 .

第２図は、第１図の実施例において、デイジタ
ル演算処理部３で実行される処理の１例をフロー
チヤートで示したものである。第１のステツプａ
では、マルチプレクサ１の選択信号S₁を切りかえ
て、ei＝Ｉとする。第２のステツプｂでは、基準
量発生回路４への信号S₄を介して基準量erを零と
する。第３のステツプＣでは比較器２の出力S₂を
高速度で周期的に読み込み、該出力S₂が変化した
ことによりeiつまりＩの零点を検出する。第３の
ステツプＣでＩの零点が検出された後第４のステ
ツプｄでは、マルチプレクサ１の選択信号S₁を切
りかえてei＝Ｖとする。第５のステツプｅでは、
基準量発生回路４への信号S₄を介して基準量erを
予め定められた値に設定する。第６のステツプｆ
では第３のステツプＣで検出されたＩの零点を基
準とした所定時間経過後のＶの値と前記第５のス
テツプｅで設定された基準量との大小関係を比較
器２の出力S₂を読みとることにより判定する。こ
の第５、第６のステツプefは、リレー特性を得る
に必要な回数繰り返し実行される。第７のステツ
プｇでは、第６のステツプｆでの判定結果に応じ
デイジタル演算処理部３の出力S₃を介して外部に
出力を発する。 FIG. 2 is a flowchart showing an example of the processing executed by the digital arithmetic processing section 3 in the embodiment of FIG. First step a
Now, the selection signal _S1 of multiplexer 1 is switched to set ei=I. In the second step b, the reference quantity er is made zero via the signal _S4 to the reference quantity generating circuit 4. In the third step C, the output _S2 of the comparator 2 is read periodically at high speed, and the zero point of ei, that is, I, is detected based on the change in the output _S2 . After the zero point of I is detected in the third step C, in the fourth step d, the selection signal _S1 of the multiplexer 1 is switched so that ei=V. In the fifth step e,
The reference quantity er is set to a predetermined value via the signal _S4 to the reference quantity generating circuit 4. 6th step f
Now, the magnitude relationship between the value of V after a predetermined period of time with reference to the zero point of I detected in the third step C and the reference amount set in the fifth step e is expressed as the output S 2 of the comparator ₂ . Judgment is made by reading. The fifth and sixth steps ef are repeated as many times as necessary to obtain the relay characteristics. In the seventh step g, an output is issued to the outside via the output _S3 of the digital arithmetic processing section 3 in accordance with the determination result in the sixth step f.

(e) 発明の作用 本発明の一実施例である第１図、第２図の作用
を第３図のリレー特性を実現する場合を例に説明
する。第３図のリレー特性は、Ｉを基準とし方向
性を有した不足電圧リレーであり、ハツチング部
分にＶが入つたとき動作するもので、送電線の事
故検出リレーとして使用される。(e) Effects of the Invention The effects shown in FIGS. 1 and 2, which are one embodiment of the present invention, will be explained by taking as an example the case where the relay characteristics shown in FIG. 3 are realized. The relay characteristics shown in FIG. 3 are an undervoltage relay with directionality based on I, which operates when V enters the hatched portion, and is used as an accident detection relay for power transmission lines.

第２図における第１のステツプａと第２のステ
ツプｂにより、第１図比較器２の出力S₂には、基
準量er＝０と入力Ｉの大小関係即ち入力Ｉの正負
に応じた出力が得られる。従つて信号S₂を周期的
（例えば100μs毎）に読みこむことにより入力Ｉが
正から負へ又は負から正に変化した時点つまりＩ
の零点が第３のステツプＣにより検出される。こ
こでＩの負から正への零点が検出された場合の応
動を以下に説明する。この零点検出後eiには入力
Ｖが第４のステツプｄにより出力される。零点を
検出した時点を基準に角度（π／２−φ₂）に相当す る時間T〓₂経過した時点において次の判定が第５
第６のステツプefにて行なわれる。 As a result of the first step a and the second step b in FIG. 2, the output _S2 of the comparator 2 in FIG. is obtained. Therefore, by reading the signal _S2 periodically (for example, every 100 μs), the time point when the input I changes from positive to negative or from negative to positive, that is, I
The zero point of is detected by a third step C. Here, the response when a zero point of I from negative to positive is detected will be described below. After this zero point is detected, the input V is output at the fourth step d. The next judgment will be made at the time when the time T〓 ₂ corresponding to the angle (π/2 - φ ₂ ) has elapsed from the time when the zero point was detected.
This is done in the sixth step ef.

ＶK₄ …… Ｖ−K₂ …… ここでK₂、K₄は第３図のリレー特性図上に示
した値であり、第５のステツプｅにて設定され
る。更に前記零点検出時点を基準に角度φ₁＋π／２ に相当する時間T〓₁経過時点において次の判定が
、式と同様に第５、第６のステツプｅ、ｆに
て行なわれる。 VK ₄ ... V-K ₂ ... Here, K ₂ and K ₄ are the values shown on the relay characteristic diagram of FIG. 3, and are set in the fifth step e. Furthermore, at the time when time T ₁ corresponding to the angle φ ₁ +π/2 has elapsed from the zero point detection point, the next determination is made in the fifth and sixth steps e and f, similar to the equation.

ＶK₁ …… Ｖ−K₃ …… この〜の条件式が全て成立することは、第
３図のリレー特性図においてＶがハツチングの部
分に存在することを意味する。従つて第７のステ
ツプｇでは、〜の条件式が全て成立すること
を条件に動作出力を発した後第１のステツプａに
戻る。 VK ₁ . . . V-K ₃ . . . If all of the conditional expressions .about. hold true, it means that V exists in the hatched part in the relay characteristic diagram of FIG. 3. Therefore, in the seventh step g, the operation output is generated on the condition that all of the conditional expressions .about. are satisfied, and then the process returns to the first step a.

第１〜第３のステツプａ〜ｃで、入力Ｉの正か
ら負への零点が検出された場合も同様であり、該
零点を基準としT〓₂経過した時点では、 ＶK₄ …… ＶK₂ …… なる判定が、T〓₁経過した時点では ＶK₁ …… ＶK₃ …… なる判定が、第５、第６のステツプｅ、ｆにて行
なわれ、〜の条件式が全て成立したとき動作
出力が第７のステツプｇにより発せられる後再び
第１のステツプａに戻る。勿論〜の条件式の
いずれか１つでも成立しない場合や〜の条件
式のいずれか１つでも成立しない場合は動作出力
は発せられない。 The same is true when a zero point from positive to negative input I is detected in the first to third steps a to c, and when T〓 ₂ has passed from the zero point, VK ₄ ... VK ₂ When T〓 ₁ has elapsed, the determination that VK ₁ ... VK ₃ ... is made in the fifth and sixth steps e and f, and the operation occurs when all the conditional expressions of ... are satisfied. After the output is issued by the seventh step g, the process returns to the first step a. Of course, if any one of the conditional expressions .about. does not hold, or if any one of the conditional expressions .about. does not hold, no operational output is generated.

以上の説明では、〜又は〜の条件式の
成立を条件としたが、この動作条件式の組み合せ
は、〜又はとしても良いことは云う
までもなく、〜の条件式全て成立又は
の条件式全て成立で動作出力を発しても第３図
に示したリレー特性が得られる。 In the above explanation, the condition is that the conditional expressions ~ or ~ hold true, but it goes without saying that the combination of operation conditional expressions may also be ~ or . Even if the operation output is generated when the condition is established, the relay characteristics shown in FIG. 3 can be obtained.

なお入力Ｉの零点を基準とし、T〓₁、T〓₂時間
経過後の条件式〜の判定タイミングは、第１
図におけるデイジタル演算処理部３の内部に持た
れているカウンタや、レジスタなどにより定めら
れる。更に第２図に示したようにデイジタル演算
処理には、デイジタル演算処理部として１チツプ
マイクロコンピユータなどが適用出来る。 Note that with the zero point of input I as the reference, the timing for determining conditional expression ~ after T〓 ₁ , T〓 ₂ hours have elapsed is the first
It is determined by a counter, a register, etc. provided inside the digital arithmetic processing section 3 in the figure. Furthermore, as shown in FIG. 2, a one-chip microcomputer or the like can be applied as a digital arithmetic processing section for digital arithmetic processing.

(f) 変形例 （f₁） 以上の説明では、基準量発生回路４の
構成について特に述べなかつた。この基準量
発生回路４としては、通常デイジタル／アナ
ログ変換器（Ｄ／Ａコンバータ）を使用する
ことが出来る。第４図Ａにこの例を示す。
Ｄ／Ａコンバータは、符号化されたデイジタ
ル信号を対応したアナログ量に変換するもの
で、第１図のデイジタル演算処理部３のデー
タバス又はデイジタル出力回路に容易に接続
することができる。例えば、デジタル演算処
理部３が８ビツトのマイクロコンピユータの
場合、そのバス（第４図ではS₄に相当）にラ
ツチ付８ビツトのＤ／Ａコンバータを接続す
ることにより、2⁸＝256段階の基準量を発生
し得る。(f) Modification (f ₁ ) In the above description, the configuration of the reference amount generating circuit 4 was not particularly described. As this reference amount generating circuit 4, a normal digital/analog converter (D/A converter) can be used. An example of this is shown in FIG. 4A.
The D/A converter converts a coded digital signal into a corresponding analog quantity, and can be easily connected to the data bus or digital output circuit of the digital arithmetic processing section 3 shown in FIG. For example, if the digital processing unit 3 is an 8-bit microcomputer, by connecting an 8-bit D/A converter with a latch to its bus (corresponding to S4 in Fig. ₄ ), 2 ⁸ = 256 steps can be achieved. A reference amount can be generated.

第４図Ｂは、基準量発生回路４を抵抗R_i
（ｉ＝１〜４）と演算増幅器を用いた反転回
路５とマルチプレクサ６を用いて、デイジタ
ル演算処理部３のデイジタル出力回路に接続
した例である。抵抗R_iにより分圧された電圧
はK₁〜K₄、−K₁〜−K₄および０としてマル
チプレクサ６に導入され、デイジタル演算処
理部３のデイジタル出力S₄により選択され基
準量erとして比較器２に入力される。 FIG. 4B shows the reference quantity generating circuit 4 connected to a resistor R _i
This is an example in which (i=1 to 4), an inverting circuit 5 using an operational amplifier, and a multiplexer 6 are connected to the digital output circuit of the digital arithmetic processing section 3. The voltages divided by the resistor R _i are introduced into the multiplexer 6 as K ₁ to _{K 4} , -K ₁ to -K ₄ and 0, selected by the digital output S ₄ of the digital processing section 3, and compared as a reference quantity er. is input to device 2.

（f₂） 第１図および第２図の実施例におい
て、およびの動作条件式の判定を省
くことにより、第５図に示すリレー特性が得
られることは云うまでもない。 (f ₂ ) In the embodiments of FIGS. 1 and 2, it goes without saying that by omitting the determination of the operating condition equations and, the relay characteristics shown in FIG. 5 can be obtained.

（f₃） 第６図のリレー特性は第１図の実施例
における入力であるＩとＶを、零相電流、零
相電圧に対応した電気量I₀、V₀におきかえた
もので、地絡事故検出用として用いられる方
向リレーの特性例である。この第６図の特性
も、第２図のフローチヤートを実行すること
により得られる。 (f ₃ ) The relay characteristics shown in Fig. 6 are obtained by replacing the inputs I and V in the embodiment shown in Fig. 1 with electrical quantities I ₀ and V ₀ corresponding to the zero-sequence current and zero-sequence voltage. This is an example of the characteristics of a directional relay used for fault detection. The characteristics shown in FIG. 6 can also be obtained by executing the flowchart shown in FIG.

第１のステツプａでは、マルチプレクサ１
の選択信号S₁によりV₀が出力される。第２、
第３のステツプｂ、ｃにより入力V₀が負か
ら正に変化する零点が検出される。この零点
検出時点を基準として、角度π／２に相当す
る時間Tπ／２経過後のI₀の値と基準量K₁と
の比較判定が、第４〜第６のステツプｄ〜ｆ
により行なわれる。この判定の結果 I₀K₁ …… なる条件式が成立すれば、第７のステツプｇ
で動作出力が発せられ第１のステツプａに戻
る。同様にしてV₀が正から負に変化する零
点が検出された場合、その時点を基準として
時間Tπ／２経過後のI₀の値が I₀K₁ ……10 なる条件式で判定され、条件成立で動作出力
が発せられる。 In the first step a, multiplexer 1
V ₀ is output by the selection signal S _{1 of} . Second,
The third steps b and c detect the zero point where the input V ₀ changes from negative to positive. Using this zero point detection time as a reference, the value of I ₀ after the elapse of time Tπ/2 corresponding to the angle π/2 and the reference amount K ₁ are compared and determined in the fourth to sixth steps d to f.
This is done by As a result of this judgment, if the conditional expression I ₀ K ₁ ... is satisfied, the seventh step g
An operation output is generated at , and the process returns to the first step a. Similarly, when a zero point where V ₀ changes from positive to negative is detected, the value of I ₀ after time Tπ/2 has passed from that point is determined using the conditional expression I ₀ K ₁ ...10, Operation output is generated when the condition is met.

（f₄） 第１図、第２図で説明の実施例では、
入力としてＩ、Ｖの２量のみで説明したが、
本発明はこれに限定するものではなく、３相
電力系統の電流、電圧を導入しても良い。こ
の場合の入力回路例を第７図に示す。第７図
と第１図の入力回路の差異は、マルチプレク
サ１が２チヤンネルから６チヤンネルに変更
された事および、それに伴うマルチプレクサ
１の選択信号S₁が複数になつた点だけであ
る。デイジタル演算部３での処理は周知の時
分割処理により、第２図のフローチヤートの
処理をＲ、Ｓ、T3相の処理を行なえば良い。 (f ₄ ) In the embodiment described in FIGS. 1 and 2,
I explained using only two quantities, I and V, as input, but
The present invention is not limited to this, and current and voltage of a three-phase power system may be introduced. An example of the input circuit in this case is shown in FIG. The only difference between the input circuits of FIG. 7 and FIG. 1 is that the multiplexer 1 has been changed from 2 channels to 6 channels, and that the selection signals _S1 of the multiplexer 1 have accordingly become plural. The processing in the digital arithmetic unit 3 may be performed by performing the processing of the R, S, and T3 phases as shown in the flowchart of FIG. 2 by well-known time division processing.

（f₅） デイジタル演算処理部３における処理
は、第２図のフローチヤートに限定されるも
のではない。例えば、各ステツプにおける空
き時間などを利用して、自動監視、自動点
検、自己診断などの信頼度向上のための処理
を追加出来ることは云うまでもない。 (f ₅ ) The processing in the digital arithmetic processing section 3 is not limited to the flowchart shown in FIG. For example, it goes without saying that processing for improving reliability such as automatic monitoring, automatic inspection, and self-diagnosis can be added by using free time in each step.

（f₆） 更に以上の説明では基準量erの大きさ
（K₁〜K₄、−K₁〜−K₄）や、一方の電気量の
零点検出後他の一方の大きさ判定するまでの
時間（T〓₁、T〓₂、Tπ／２）などは全て予め
定められたものとした。これらの値を外部よ
り整定することも可能である。この一実施例
を第８図に示す。第８図は第１図におけるデ
イジタル演算処理部３のバスS₄にデイジタル
スイツチなどの数値設定器７を設けたもの
で、デイジタル演算処理部３ではこの数値設
定器７に整定された数値を解読し、基準量発
生回路４であるＤ／Ａコンバータに出力した
り、時間T〓₁、T〓₂を決定する。このよう構
成をとることにより、第３図のリレー特性の
感度角φ₁、φ₂や、K₁〜K₄などを外部より任
意に整定することが可能となる。 (f ₆ ) Furthermore, in the above explanation, the magnitude of the reference quantity er (K ₁ to _{K 4} , −K ₁ to −K ₄ ) and the time from the zero point detection of one electric quantity to the determination of the other one are The time (T〓 ₁ , T〓 ₂ , Tπ/2), etc. were all determined in advance. It is also possible to set these values externally. An example of this is shown in FIG. FIG. 8 shows a configuration in which a numerical value setter 7 such as a digital switch is provided on the bus S ₄ of the digital arithmetic processing section 3 in FIG. Then, it outputs to the D/A converter which is the reference amount generating circuit 4, and determines the times T〓 ₁ and T〓 ₂ . With this configuration, the sensitivity angles φ ₁ , φ ₂ and K ₁ to K ₄ of the relay characteristics shown in FIG. 3 can be arbitrarily set from the outside.

(g) 効果 以上説明したように本発明にるデイジタルリレ
ーは、フエイルセーフリレーなどの単に電力系統
の事故の有無を検出する事故検出リレーなど高度
な演算処理を必要としないリレーをデイジタルリ
レーとして実現する場合、第１図の実施例からも
明らかなように極めて少数の部品にて構成するこ
とができ、保護継電装置の小形化、高信頼度化、
低価格化に大きな効果を発揮する。それとともに
本発明はデイジタルリレーの一般的メリツトであ
る。ハードウエアの標準化が可能（各種リレー特
性がハードの変更しに実現可能）なこと、自動点
検、自動監視の付加が容易なことなども兼ね備え
た優れた保護継電器を提供するものである。(g) Effects As explained above, the digital relay according to the present invention can be used as a digital relay, such as a fail-safe relay or an accident detection relay that simply detects the presence or absence of an accident in the power system, which does not require advanced calculation processing. If this is realized, it can be constructed with an extremely small number of parts, as is clear from the embodiment shown in Figure 1, and the protective relay device can be made smaller, more reliable, and
This has a great effect on lowering prices. The invention is also a general advantage of digital relays. It provides an excellent protective relay that allows for standardization of hardware (various relay characteristics can be realized by changing the hardware), and that automatic inspection and automatic monitoring can be easily added.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例を示す構成図、第２
図は本発明の一実施例を示すフローチヤート、第
３図は本発明により実現されるリレー特性図、第
４図、第７図、第８図は本発明の他の実施例を示
す構成図、第５図、第６図は本発明により実現さ
れる他のリレー特性図である。 １……マルチプレクサ、２……比較器、３……
デイジタル演算処理部。 FIG. 1 is a configuration diagram showing one embodiment of the present invention, and FIG.
The figure is a flowchart showing one embodiment of the present invention, Fig. 3 is a relay characteristic diagram realized by the present invention, and Figs. 4, 7, and 8 are configuration diagrams showing other embodiments of the present invention. , FIG. 5, and FIG. 6 are other relay characteristic diagrams realized by the present invention. 1...Multiplexer, 2...Comparator, 3...
Digital arithmetic processing unit.

Claims (1)

【特許請求の範囲】 １ 電力系統の電流および電圧に対応した複数の
電気量を入力とし、前記複数の電気量のうちいず
れか１つの電気量を出力するマルチプレクサと、 このマルチプレクサの出力と基準量発生回路か
らの基準量を入力し、この両者の大小関係に応じ
た出力を発生する比較器と、 この比較器の出力を入力とし、少なくとも以下
の手段を備えるデイジタル演算処理部とを具備す
ることを特徴とする保護継電器。 (i) 前記マルチプレクサの切換えおよび前記基準
量発生回路の基準量の設定を制御し、比較器を
介して入力される前記複数の電気量のうちの電
流量Ｉまたは電圧量Ｖのいずれか一方の零点を
検出する手段。 (ii) 前記マルチプレクサの切換えおよび前記基準
量発生回路の基準量の設定を制御し、前記(i)手
段により零点を検出した時点を基準として所定
時間経過後の他の一方の電流量Ｉまたは電圧量
Ｖの大きさが所定の値より大か否かを判定する
手段。 (iii) 前記(ii)手段による判定結果に応じてリレーの
動作出力を発する手段。[Claims] 1. A multiplexer that inputs a plurality of electrical quantities corresponding to the current and voltage of the power system and outputs any one of the plurality of electrical quantities, and the output of this multiplexer and a reference quantity. A comparator that inputs the reference amount from the generation circuit and generates an output according to the magnitude relationship between the two, and a digital arithmetic processing section that receives the output of the comparator and includes at least the following means. A protective relay featuring: (i) Controls the switching of the multiplexer and the setting of the reference quantity of the reference quantity generation circuit, and controls either the current quantity I or the voltage quantity V of the plurality of electrical quantities inputted via the comparator. A means of detecting zero points. (ii) Controls the switching of the multiplexer and the setting of the reference amount of the reference amount generation circuit, and controls the current amount I or the voltage of the other one after a predetermined period of time has elapsed from the point in time when the zero point is detected by the means (i). Means for determining whether the magnitude of the quantity V is greater than a predetermined value. (iii) Means for generating an operational output of the relay according to the determination result by the means (ii).