JP2788639B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2788639B2 JP2788639B2 JP63243577A JP24357788A JP2788639B2 JP 2788639 B2 JP2788639 B2 JP 2788639B2 JP 63243577 A JP63243577 A JP 63243577A JP 24357788 A JP24357788 A JP 24357788A JP 2788639 B2 JP2788639 B2 JP 2788639B2
- Authority
- JP
- Japan
- Prior art keywords
- release layer
- layer
- film
- insulating film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11474—Multilayer masks
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に関し、特に
外部接続用電極に適用して有効な技術に関する。
外部接続用電極に適用して有効な技術に関する。
半導体集積回路の外部接続用電極として金属突起電極
を使用することが知られており、この金属突起電極の形
成方法としてリフトオフ法が用いられる。このリフトオ
フ法は絶縁膜上に例えばレジスト等の剥離層を形成し、
周知の露光技術により、例えばアルミニウム等の導体パ
ターン形成領域の剥離層を除去し、全面に導体パターン
を形成する。
を使用することが知られており、この金属突起電極の形
成方法としてリフトオフ法が用いられる。このリフトオ
フ法は絶縁膜上に例えばレジスト等の剥離層を形成し、
周知の露光技術により、例えばアルミニウム等の導体パ
ターン形成領域の剥離層を除去し、全面に導体パターン
を形成する。
その後有機溶剤中にて剥離層を除去することにより剥
離層上の導体層を選択的に除去して、所望の導体パター
ンを形成する方法である。
離層上の導体層を選択的に除去して、所望の導体パター
ンを形成する方法である。
また、有機溶剤液中にて作業をおこなう代りに酸素プ
ラズマエッチングにより上記剥離層を除去する方法もあ
る。
ラズマエッチングにより上記剥離層を除去する方法もあ
る。
尚、リフトオフ工程について記載された例としては、
特願昭61-225981号がある。
特願昭61-225981号がある。
従来用いられていた有機溶剤液中にて剥離層を分離・
溶解するという方法では、有機溶剤は上記剥離層の周辺
部すなわち所望パターンの縁部のみから侵入して剥離層
を分解・溶解するため、形成されるパターンが疎の部分
では有機溶剤が侵入するのに長い時間を要し、結果的に
処理完了までの時間が長くかかる。特に所望パターンに
囲まれた剥離層が大きい場合には極めて顕著になる。
溶解するという方法では、有機溶剤は上記剥離層の周辺
部すなわち所望パターンの縁部のみから侵入して剥離層
を分解・溶解するため、形成されるパターンが疎の部分
では有機溶剤が侵入するのに長い時間を要し、結果的に
処理完了までの時間が長くかかる。特に所望パターンに
囲まれた剥離層が大きい場合には極めて顕著になる。
酸素プラズマエッチングを用いて剥離層を分解・溶解
する方法でも、全面に形成した導体の、あるいは金属突
起電極の下地電極金属の融点以上に処理温度を上げるこ
とができないためエッチング速度を速くすることができ
ず、結果として長い時間が必要なことに変りはない。
する方法でも、全面に形成した導体の、あるいは金属突
起電極の下地電極金属の融点以上に処理温度を上げるこ
とができないためエッチング速度を速くすることができ
ず、結果として長い時間が必要なことに変りはない。
有機溶剤を用いて剥離層を分解・溶解する工程におい
て、作業時間を短縮させるために超音波による振動を加
える方法もあるが、デバイスにクラックなどのダメージ
を与え易い。
て、作業時間を短縮させるために超音波による振動を加
える方法もあるが、デバイスにクラックなどのダメージ
を与え易い。
また有機溶剤液中にて剥離した剥離層や被覆層の少片
が絶縁膜に形成されたパターンの間隙に異物として付着
し、洗浄工程後も残存し易い。特に金属異物の残存は導
体パターン間の短絡不良の原因となる。
が絶縁膜に形成されたパターンの間隙に異物として付着
し、洗浄工程後も残存し易い。特に金属異物の残存は導
体パターン間の短絡不良の原因となる。
さらに有機溶剤を用いた処理では、排気・排水処理
等、作業環境整備のための設備がかかるという問題点の
あることが本発明者によって見い出された。
等、作業環境整備のための設備がかかるという問題点の
あることが本発明者によって見い出された。
本発明の目的は、処理時間を短かくできるリフトオフ
方式の半導体集積回路装置の製造方法を提供することに
ある。
方式の半導体集積回路装置の製造方法を提供することに
ある。
本発明の他の目的は、異物の残存による短絡不良を防
止できる半導体集積回路装置の製造方法を提供すること
にある。
止できる半導体集積回路装置の製造方法を提供すること
にある。
さらに本発明の他の目的は、有機溶剤を使用すること
なく短時間で金属突起電極を形成する方法、及び金属突
起電極を有する半導体集積回路装置の製造方法を提供す
ることにある。
なく短時間で金属突起電極を形成する方法、及び金属突
起電極を有する半導体集積回路装置の製造方法を提供す
ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろ
う。
本明細書の記述及び添付図面から明らかになるであろ
う。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば下記の通りである。
要を簡単に説明すれば下記の通りである。
すなわちパターンを形成すべき領域以外の絶縁膜上の
領域に剥離層を形成し、上記剥離層の上から導電体を堆
積させて上記剥離層の上には被覆層を、上記剥離層の存
在しない領域には上記パターンを形成し、その後、上記
剥離層及び被覆層を上記絶縁膜より剥離させて所要のパ
ターンを絶縁膜上に残存させるとき、前記剥離層の形成
を、上記絶縁膜表面に剥離層を構成するための第１の感
光性膜を形成する工程と、上記第１の感光性膜を露光し
て、上記パターンを形成すべき領域に対応する位置に第
１開口を形成する工程と、上記第１の感光性膜の上に、
剥離層を構成するための第２の感光性膜を形成する工程
と、上記第２の感光性膜を露光して、上記第１開口より
も小さな第２開口を当該第１開口に重ねて形成する工程
とによって行うものである。
領域に剥離層を形成し、上記剥離層の上から導電体を堆
積させて上記剥離層の上には被覆層を、上記剥離層の存
在しない領域には上記パターンを形成し、その後、上記
剥離層及び被覆層を上記絶縁膜より剥離させて所要のパ
ターンを絶縁膜上に残存させるとき、前記剥離層の形成
を、上記絶縁膜表面に剥離層を構成するための第１の感
光性膜を形成する工程と、上記第１の感光性膜を露光し
て、上記パターンを形成すべき領域に対応する位置に第
１開口を形成する工程と、上記第１の感光性膜の上に、
剥離層を構成するための第２の感光性膜を形成する工程
と、上記第２の感光性膜を露光して、上記第１開口より
も小さな第２開口を当該第１開口に重ねて形成する工程
とによって行うものである。
また、上記剥離層及び被覆層の剥離に着目した手段
は、上記第１開口及び第２開口が形成された後、その上
から導電層を堆積させて、剥離層上には被覆層を、そし
て上記剥離層の存在しない領域には所望のパターンをそ
れぞれ形成し、必要な場合には上記剥離層と上記絶縁膜
との結合力を弱めた後、上記剥離層及び上記被覆層を機
械的に上記絶縁膜より剥離させて所望のパターンを上記
絶縁膜表面上に残存させるものである。上記手段におい
て、上記剥離層を形成する第２の感光性膜として、フィ
ルム状の感光性膜を用いる。
は、上記第１開口及び第２開口が形成された後、その上
から導電層を堆積させて、剥離層上には被覆層を、そし
て上記剥離層の存在しない領域には所望のパターンをそ
れぞれ形成し、必要な場合には上記剥離層と上記絶縁膜
との結合力を弱めた後、上記剥離層及び上記被覆層を機
械的に上記絶縁膜より剥離させて所望のパターンを上記
絶縁膜表面上に残存させるものである。上記手段におい
て、上記剥離層を形成する第２の感光性膜として、フィ
ルム状の感光性膜を用いる。
上記剥離層と上記絶縁膜との結合力を弱める工程とし
ては、紫外線照射、大気もしくは加湿雰囲気への暴露、
低温液体による冷却等を採用することができる。
ては、紫外線照射、大気もしくは加湿雰囲気への暴露、
低温液体による冷却等を採用することができる。
上記した手段によれば、第１の開口よりの小さな第２
の開口が重ねられて形成された剥離層の当該開口部分は
オーバーハングの状態とされ、これにより、剥離層の上
に堆積された導電性の被覆層と絶縁膜上に堆積された導
電性のパターンとは互いに分離される。
の開口が重ねられて形成された剥離層の当該開口部分は
オーバーハングの状態とされ、これにより、剥離層の上
に堆積された導電性の被覆層と絶縁膜上に堆積された導
電性のパターンとは互いに分離される。
また、上記剥離層及び被覆層の剥離という点に関して
は、従来の有機溶剤液中にて剥離層を分解・溶解して被
覆層を剥離する方法と違い、剥離層と絶縁膜との結合力
をある程度弱めて両者を機械的に剥離させることによ
り、リフトオフ方式の半導体集積回路装置の製造方法の
所要時間短縮を達成するものである。さらに有機溶剤を
用いずに剥離層を除去するため異物が残存する虞れも少
なく、強い振動によるデバイスクラック発生も抑制され
る。
は、従来の有機溶剤液中にて剥離層を分解・溶解して被
覆層を剥離する方法と違い、剥離層と絶縁膜との結合力
をある程度弱めて両者を機械的に剥離させることによ
り、リフトオフ方式の半導体集積回路装置の製造方法の
所要時間短縮を達成するものである。さらに有機溶剤を
用いずに剥離層を除去するため異物が残存する虞れも少
なく、強い振動によるデバイスクラック発生も抑制され
る。
第１図には、本発明に係るバイポーラトランジスタ・
CMOS（相互型MOS）混在型の回路を内蔵する半導体集積
回路における金属突起電極に適用した実施例の縦断面図
が示される。
CMOS（相互型MOS）混在型の回路を内蔵する半導体集積
回路における金属突起電極に適用した実施例の縦断面図
が示される。
本実施例のバイポーラトランジスタ部は、Ｐ型半導体
基板20の表面に、例えばN+型の埋め込み層21が設けら
れ、この埋め込み層21上に例えばＮ型シリコンのエピタ
キシャル層22が設けられている。このエピタキシャル層
22の所要部分には例えば酸化シリコン膜のようなフィー
ルド絶縁膜23が設けられ、これにより素子間分離及び素
子内の分離が行なわれている。このフィールド絶縁膜23
の下方には、例えばP+型のチャンネルストッパ領域24が
設けられている。またこのフィールド絶縁膜23で囲まれ
た部分のエピタキシャル層22中には、例えばＰ型の真性
ベース領域25及び例えばP+型のグラフトベース領域26が
設けられ、この真性ベース領域25中に、例えばN+型のエ
ミッタ領域27が設けられている。そして、このエミッタ
領域27と、上記真性ベース領域25と、この真性ベース領
域25の下方におけるエピタキシャル層22及び埋め込み層
21から成るコレクタ領域とにより、NPN型バイポーラト
ランジスタが構成されている。このNPN型バイポーラト
ランジスタは、例えば図示しない抵抗と共にそれらを複
数組用いたECL型ORゲートとされる。
基板20の表面に、例えばN+型の埋め込み層21が設けら
れ、この埋め込み層21上に例えばＮ型シリコンのエピタ
キシャル層22が設けられている。このエピタキシャル層
22の所要部分には例えば酸化シリコン膜のようなフィー
ルド絶縁膜23が設けられ、これにより素子間分離及び素
子内の分離が行なわれている。このフィールド絶縁膜23
の下方には、例えばP+型のチャンネルストッパ領域24が
設けられている。またこのフィールド絶縁膜23で囲まれ
た部分のエピタキシャル層22中には、例えばＰ型の真性
ベース領域25及び例えばP+型のグラフトベース領域26が
設けられ、この真性ベース領域25中に、例えばN+型のエ
ミッタ領域27が設けられている。そして、このエミッタ
領域27と、上記真性ベース領域25と、この真性ベース領
域25の下方におけるエピタキシャル層22及び埋め込み層
21から成るコレクタ領域とにより、NPN型バイポーラト
ランジスタが構成されている。このNPN型バイポーラト
ランジスタは、例えば図示しない抵抗と共にそれらを複
数組用いたECL型ORゲートとされる。
28は、埋め込み層21と接続されている例えばＮ型のコ
レクタ取り出し領域である。また29は、上記フィールド
絶縁膜23に連なって設けられている例えば酸化シリコン
膜のような絶縁膜であって、この絶縁膜29には上記グラ
フトベース領域26、上記エミッタ領域27及び上記コレク
タ取り出し領域28に対応してそれぞれコンタクトホール
29a〜29cが設けられている。そして、このコンタクトホ
ール29aを通じて上記グラフトベース領域26に多結晶シ
リコン膜から成るベース引き出し電極30が接続されてい
るとともに、コンタクトホール29bを通じて上記エミッ
タ領域27上に多結晶シリコンエミッタ電極31が設けられ
ている。尚、32,33は、例えば酸化シリコン膜のような
絶縁膜である。
レクタ取り出し領域である。また29は、上記フィールド
絶縁膜23に連なって設けられている例えば酸化シリコン
膜のような絶縁膜であって、この絶縁膜29には上記グラ
フトベース領域26、上記エミッタ領域27及び上記コレク
タ取り出し領域28に対応してそれぞれコンタクトホール
29a〜29cが設けられている。そして、このコンタクトホ
ール29aを通じて上記グラフトベース領域26に多結晶シ
リコン膜から成るベース引き出し電極30が接続されてい
るとともに、コンタクトホール29bを通じて上記エミッ
タ領域27上に多結晶シリコンエミッタ電極31が設けられ
ている。尚、32,33は、例えば酸化シリコン膜のような
絶縁膜である。
34a〜34bは例えばアルミニウム膜より成る１層目の配
線であり、このうち配線34aは絶縁膜33に設けられたコ
ンタクトホール33aを通じてベース引き出し電極30に、
配線34bはコンタクトホール33bを通じて多結晶シリコン
エミッタ電極31に、配線34cはコンタクトホール33c及び
上記コンタクトホール29cを通じてコレクタ取り出し領
域28にそれぞれ接続されている。また35は、例えばプラ
ズマCVDにより形成されたナイトライド膜とスピンオン
グラス（SOG）膜とプラズマCVDにより形成された酸化シ
リコン膜とから成る層間絶縁膜である。
線であり、このうち配線34aは絶縁膜33に設けられたコ
ンタクトホール33aを通じてベース引き出し電極30に、
配線34bはコンタクトホール33bを通じて多結晶シリコン
エミッタ電極31に、配線34cはコンタクトホール33c及び
上記コンタクトホール29cを通じてコレクタ取り出し領
域28にそれぞれ接続されている。また35は、例えばプラ
ズマCVDにより形成されたナイトライド膜とスピンオン
グラス（SOG）膜とプラズマCVDにより形成された酸化シ
リコン膜とから成る層間絶縁膜である。
この層間絶縁膜35の上には、例えばアルミニウム膜か
ら成る２層目の配線36a,36bが設けられ、このうち配線3
6aは、上記層間絶縁膜35に設けられているスルーホール
35aを通じて上記配線34aに接続されている。37は上記層
間絶縁膜35と同様な層間絶縁膜である。この層間絶縁膜
37の上には、例えばアルミニウム膜から成る３層目の配
線38a〜38fが設けられ、このうち配線38aは、上記層間
絶縁膜37に設けられているスルーホール37aを通じて上
記配線36aに接続され、配線38eは、スルーホール37bを
通じて上記配線36bに接続されている。さらに39は上記
層間絶縁膜35,37と同様な層間絶縁膜であり、この層間
絶縁膜39の上には、例えばアルミニウム膜から成る４層
目の配線40が設けられている。この配線40は、大電流を
流すことができるように下層の配線に較べて幅及び厚さ
が大きく構成されている。また41は、例えばプラズマCV
Dにより形成されたナイトライド膜と同じくプラズマCVD
により形成された酸化シリコンから成る表面保護膜であ
る。この表面保護膜41にはスルーホール41aが設けら
れ、このスルーホール41aを通じて上記配線40上に、例
えばクロム（Cr）膜42が設けられている。そしてこのCr
膜42の上に、例えば銅（Cu）・すず（Sn）系金属間化合
物層43を介して例えば鉛（Pb）・すず（Sn）合金系半田
から成る突起電極（バンプ）４が設けられている。
ら成る２層目の配線36a,36bが設けられ、このうち配線3
6aは、上記層間絶縁膜35に設けられているスルーホール
35aを通じて上記配線34aに接続されている。37は上記層
間絶縁膜35と同様な層間絶縁膜である。この層間絶縁膜
37の上には、例えばアルミニウム膜から成る３層目の配
線38a〜38fが設けられ、このうち配線38aは、上記層間
絶縁膜37に設けられているスルーホール37aを通じて上
記配線36aに接続され、配線38eは、スルーホール37bを
通じて上記配線36bに接続されている。さらに39は上記
層間絶縁膜35,37と同様な層間絶縁膜であり、この層間
絶縁膜39の上には、例えばアルミニウム膜から成る４層
目の配線40が設けられている。この配線40は、大電流を
流すことができるように下層の配線に較べて幅及び厚さ
が大きく構成されている。また41は、例えばプラズマCV
Dにより形成されたナイトライド膜と同じくプラズマCVD
により形成された酸化シリコンから成る表面保護膜であ
る。この表面保護膜41にはスルーホール41aが設けら
れ、このスルーホール41aを通じて上記配線40上に、例
えばクロム（Cr）膜42が設けられている。そしてこのCr
膜42の上に、例えば銅（Cu）・すず（Sn）系金属間化合
物層43を介して例えば鉛（Pb）・すず（Sn）合金系半田
から成る突起電極（バンプ）４が設けられている。
次に、第１図に示される金属突起電極の製造工程を第
２図（ａ）〜（ｄ）に基づいて説明する。
２図（ａ）〜（ｄ）に基づいて説明する。
第２図（ａ）に示すように、所定の工程を経て半導体
基板20上の表面保護膜41上の所要位置に半田突起電極用
下地電極50が形成されており、上記下地電極50（以下BL
M〔Ball Limiting Metalization〕電極とも称する）は
上からAu,Cu,Crの３層構造となっている。この表面保護
膜41上に当該保護膜の凹凸を平坦化するようメタクリル
系の液状レジスト膜51を10〜20［μｍ］程度塗布し、金
属突起電極を形成すべき領域のレジストを周知の感光技
術を用いて除去する。こうして上記BLM電極50上の所要
位置に開口51aを形成する。次に上記液状レジスト膜51
上にメタクリル系のフィルム状のレジスト膜52（厚さ40
［μｍ］程度）を貼付、熱又は紫外線により硬化させし
た後、上記BLM電極50上の所要位置に周知の感光技術を
用いて開口51aより径の小さい開口52aを形成して、その
内周縁部を50側へ張出させておく。
基板20上の表面保護膜41上の所要位置に半田突起電極用
下地電極50が形成されており、上記下地電極50（以下BL
M〔Ball Limiting Metalization〕電極とも称する）は
上からAu,Cu,Crの３層構造となっている。この表面保護
膜41上に当該保護膜の凹凸を平坦化するようメタクリル
系の液状レジスト膜51を10〜20［μｍ］程度塗布し、金
属突起電極を形成すべき領域のレジストを周知の感光技
術を用いて除去する。こうして上記BLM電極50上の所要
位置に開口51aを形成する。次に上記液状レジスト膜51
上にメタクリル系のフィルム状のレジスト膜52（厚さ40
［μｍ］程度）を貼付、熱又は紫外線により硬化させし
た後、上記BLM電極50上の所要位置に周知の感光技術を
用いて開口51aより径の小さい開口52aを形成して、その
内周縁部を50側へ張出させておく。
開口51a及び開口52aとにより、開口部55が形成され
る。上記液状レジスト膜51とフィルム状レジスト膜52が
剥離層53を構成する。
る。上記液状レジスト膜51とフィルム状レジスト膜52が
剥離層53を構成する。
尚、第２図においては表面保護膜41の下に形成されて
いる回路素子や配線等は省略されている。
いる回路素子や配線等は省略されている。
次に第２図（ｂ）に示すように、表面全体に鉛（P
b），すず（Sn）を例えば厚さの比が92:8になるよう順
次堆積させるが、上記剥離層53の表面開口52aの径が底
部の開口51aの径よりも小さいため、上記開口部55の内
周縁には張出し部のような所謂オーバーハングが形成さ
れ、意図的にステップカバレージを悪くするような形状
となっている。これにより、上記剥離層53上に堆積した
被覆層56と上記BLM電極50上に堆積したバンプ金属層57
とは互いに分離する。
b），すず（Sn）を例えば厚さの比が92:8になるよう順
次堆積させるが、上記剥離層53の表面開口52aの径が底
部の開口51aの径よりも小さいため、上記開口部55の内
周縁には張出し部のような所謂オーバーハングが形成さ
れ、意図的にステップカバレージを悪くするような形状
となっている。これにより、上記剥離層53上に堆積した
被覆層56と上記BLM電極50上に堆積したバンプ金属層57
とは互いに分離する。
さらに、表面全体に紫外線を照射することにより上記
剥離層53と上記表面保護膜41との結合力を弱める。この
時上記剥離層53上の所要部分に上記被覆層56の存在しな
い領域60を形成しておくと上記結合力をより効果的に弱
めることができる。
剥離層53と上記表面保護膜41との結合力を弱める。この
時上記剥離層53上の所要部分に上記被覆層56の存在しな
い領域60を形成しておくと上記結合力をより効果的に弱
めることができる。
次に上記基板を固定した後、第２図（ｃ）に示すよう
に表面全体に粘着テープ58を張り付けると、上記剥離層
53上の上記被覆層56のみがテープに固着する。上記粘着
テープ58を基板表面より離れる方向に引っ張ることによ
り上記剥離層53及び上記被覆層56を同時に上記表面保護
膜より剥離させることができる。この場合に、上記剥離
層53と上記被覆層56及び上記表面保護膜の接着力は、上
記粘着テープ58と上記被覆層56との接着力よりも小さく
しておく必要がある。
に表面全体に粘着テープ58を張り付けると、上記剥離層
53上の上記被覆層56のみがテープに固着する。上記粘着
テープ58を基板表面より離れる方向に引っ張ることによ
り上記剥離層53及び上記被覆層56を同時に上記表面保護
膜より剥離させることができる。この場合に、上記剥離
層53と上記被覆層56及び上記表面保護膜の接着力は、上
記粘着テープ58と上記被覆層56との接着力よりも小さく
しておく必要がある。
このようにして上記BLM電極50上に堆積したバンプ金
属層57のみを表面に残存させることができる。
属層57のみを表面に残存させることができる。
続いて第２図（ｄ）に示すように例えば350［℃］程
度の熱処理により、上記バンプ金属層57のPb及びSnを溶
融し球状の半田突起電極４を形成する。この時上記BLM
電極50表面のAu層はPbに吸い込まれて拡散してしまう。
また、その下のCu層はSnと反応して金属間化合物を形成
し、最下層のCrは半田突起電極を成す半田と配線層を成
すアルミニウムとが反応しあって拡散するのを防止する
バリヤメタルとして働く。
度の熱処理により、上記バンプ金属層57のPb及びSnを溶
融し球状の半田突起電極４を形成する。この時上記BLM
電極50表面のAu層はPbに吸い込まれて拡散してしまう。
また、その下のCu層はSnと反応して金属間化合物を形成
し、最下層のCrは半田突起電極を成す半田と配線層を成
すアルミニウムとが反応しあって拡散するのを防止する
バリヤメタルとして働く。
上記実施例によれば、以下の作用効果を得るものであ
る。
る。
（１）表面保護膜41の、BLM電極形成領域以外の領域に
レジスト材より成る剥離層53を堆積させた後、上記剥離
層53上には被覆層56となる半田層を、また上記剥離層の
存在しない領域にはバンプ金属層57を形成する半田層
を、互いに分離するように堆積させ、紫外線照射により
上記剥離層53と上記表面保護膜41との結合力を弱めた後
に上記剥離層53及び上記被覆層56を機械的に上記表面保
護膜41より剥離させ、上記突起電極４を形成する半田層
を残存させるため、従来の有機溶剤液中にて剥離層を分
解・溶解して被覆層を剥離する方法に較べ、作業時間が
著しく短縮されるとともに、剥離層からの異物の付着も
防止できる。
レジスト材より成る剥離層53を堆積させた後、上記剥離
層53上には被覆層56となる半田層を、また上記剥離層の
存在しない領域にはバンプ金属層57を形成する半田層
を、互いに分離するように堆積させ、紫外線照射により
上記剥離層53と上記表面保護膜41との結合力を弱めた後
に上記剥離層53及び上記被覆層56を機械的に上記表面保
護膜41より剥離させ、上記突起電極４を形成する半田層
を残存させるため、従来の有機溶剤液中にて剥離層を分
解・溶解して被覆層を剥離する方法に較べ、作業時間が
著しく短縮されるとともに、剥離層からの異物の付着も
防止できる。
（２）本実施例では従来の方法と異なり有機溶剤液を使
用しないため、作業環境への悪影響が減少するととも
に、溶液中での反応速度を上げるために必要とされてい
た超音波振動の必要がなくなり、デバイスのクラック発
生を防止できる。
用しないため、作業環境への悪影響が減少するととも
に、溶液中での反応速度を上げるために必要とされてい
た超音波振動の必要がなくなり、デバイスのクラック発
生を防止できる。
〔実施例２〕 第３図には、本発明の他の実施例である金属突起電極
の製造工程を示す縦断面図が示されるが、この実施例と
第２図に示した実施例との相違点は剥離層形成後にBLM
電極を形成することである。
の製造工程を示す縦断面図が示されるが、この実施例と
第２図に示した実施例との相違点は剥離層形成後にBLM
電極を形成することである。
尚、上記実施例と同一の部材については同一の符号を
用いて詳細な説明を省略する。
用いて詳細な説明を省略する。
第３図に示すように、表面保護膜41の下層に位置する
配線層上の所要位置にスルーホールを開口し、上記表面
保護膜41上にメタクリル系の液状レジスト膜51を10〜20
［μｍ］程度塗布し、金属突起電極を形成すべき領域の
レジストを周知の感光技術を用いて除去する。こうして
上記スルーホール上の所要位置に開口51aを形成する。
次に上記液状レジスト膜51上にメタクリル系のフィルム
状のレジスト膜52（厚さ40［μｍ］程度）を貼付、熱又
は紫外線により硬化させした後、上記BLM電極50上の所
要位置に周知の感光技術を用いて開口51aより径の小さ
い開口52aを形成して、その内周縁部を50側へ張出させ
ておく。開口51a及び開口52aとにより、開口部55が形成
される。上記液状レジスト膜51とフィルム状レジスト膜
52が剥離層53を構成する。次に、ペレット表面全体にC
r,Cu,Auを順次堆積させ、開口部55内にBLM電極50を形成
するが、この時上記剥離層53上には被覆層となるCr,Cu,
Au層61が形成される。さらにPb,Snを例えば厚さの比が9
2:8になるよう順次堆積させる。以下の工程は実施例１
と同様である。
配線層上の所要位置にスルーホールを開口し、上記表面
保護膜41上にメタクリル系の液状レジスト膜51を10〜20
［μｍ］程度塗布し、金属突起電極を形成すべき領域の
レジストを周知の感光技術を用いて除去する。こうして
上記スルーホール上の所要位置に開口51aを形成する。
次に上記液状レジスト膜51上にメタクリル系のフィルム
状のレジスト膜52（厚さ40［μｍ］程度）を貼付、熱又
は紫外線により硬化させした後、上記BLM電極50上の所
要位置に周知の感光技術を用いて開口51aより径の小さ
い開口52aを形成して、その内周縁部を50側へ張出させ
ておく。開口51a及び開口52aとにより、開口部55が形成
される。上記液状レジスト膜51とフィルム状レジスト膜
52が剥離層53を構成する。次に、ペレット表面全体にC
r,Cu,Auを順次堆積させ、開口部55内にBLM電極50を形成
するが、この時上記剥離層53上には被覆層となるCr,Cu,
Au層61が形成される。さらにPb,Snを例えば厚さの比が9
2:8になるよう順次堆積させる。以下の工程は実施例１
と同様である。
尚、本図では配線及びスルーホールは省略した。
上記実施例によれば、実施例１の効果に加え、剥離層
53がBLM電極50とバンプ金属層57との形成用マスクを兼
ねるため工程が短縮できるという効果、さらにはBLM電
極50とバンプ金属層57を位置ずれなしに形成できるとい
う効果がある。
53がBLM電極50とバンプ金属層57との形成用マスクを兼
ねるため工程が短縮できるという効果、さらにはBLM電
極50とバンプ金属層57を位置ずれなしに形成できるとい
う効果がある。
〔実施例３〕 第４図には、本発明の他の実施例である金属突起電極
の製造工程を示す縦断面図が示されるが、本実施例と第
２図及び第３図に示した実施例との相違点は剥離層を除
去する工程である。尚、上記実施例と同一の部材につい
ては同一の符号を用いて詳細な説明を省略する。
の製造工程を示す縦断面図が示されるが、本実施例と第
２図及び第３図に示した実施例との相違点は剥離層を除
去する工程である。尚、上記実施例と同一の部材につい
ては同一の符号を用いて詳細な説明を省略する。
第２図（ｂ）に示す工程を終えた後に全体を例えば液
体窒素のような超低温液体70中に浸し上記剥離層を上記
表面保護膜より自然に剥離させる。
体窒素のような超低温液体70中に浸し上記剥離層を上記
表面保護膜より自然に剥離させる。
これは、低温にすることにより剥離層と表面保護膜と
の接着力が極度に弱くなるという性質を利用したもので
ある。
の接着力が極度に弱くなるという性質を利用したもので
ある。
上記実施例によれば、実施例１及び実施例２と同様に
以下の作用効果を得るものである。
以下の作用効果を得るものである。
（１）剥離層と表面保護膜の接着力を弱める工程と、両
者を剥離させる工程が同一工程となるため、作業時間は
一層短縮される。
者を剥離させる工程が同一工程となるため、作業時間は
一層短縮される。
（２）有機溶剤による作業環境への悪影響が減少すると
ともに、超音波振動の必要がなくなり、デバイスのクラ
ック発生を防止できる 以上本発明者によってなされた発明を実施例に基づい
て具体的に説明したが、本発明はそれに限定されるもの
ではなく、その要旨を逸脱しない範囲において種々変更
可能である事は言うまでもない。
ともに、超音波振動の必要がなくなり、デバイスのクラ
ック発生を防止できる 以上本発明者によってなされた発明を実施例に基づい
て具体的に説明したが、本発明はそれに限定されるもの
ではなく、その要旨を逸脱しない範囲において種々変更
可能である事は言うまでもない。
例えば、本実施例では剥離層の材質を液状レジストと
フィルム状レジスト膜の組合せとしたが、必ずしもこれ
に限定されるものではなく、液状レジスト膜のみ・フィ
ルム状レジスト膜のみ・或いはその他のレジスト膜を適
宜採用することができる。
フィルム状レジスト膜の組合せとしたが、必ずしもこれ
に限定されるものではなく、液状レジスト膜のみ・フィ
ルム状レジスト膜のみ・或いはその他のレジスト膜を適
宜採用することができる。
また、実施例１では剥離層と表面保護膜との結合力を
弱める方法として紫外線照射をおこなっているが、必ず
しもこれに限定されるものではなく、大気もしくは加湿
雰囲気中に暴露する方法、低温雰囲気または液体中にて
冷却する方法、さらには薬液にて上記剥離層を分解・溶
解した後に上記の処理をおこなう方法等を適宜採用する
ことができる。
弱める方法として紫外線照射をおこなっているが、必ず
しもこれに限定されるものではなく、大気もしくは加湿
雰囲気中に暴露する方法、低温雰囲気または液体中にて
冷却する方法、さらには薬液にて上記剥離層を分解・溶
解した後に上記の処理をおこなう方法等を適宜採用する
ことができる。
また、実施例１では剥離層を表面保護膜より機械的に
剥離させるのに粘着テープを使用したが、必ずしもこれ
に限定されるものではなく、粘着ローラまたは真空チャ
ック等剥離層に力を作用させ得るその他の方法を適宜採
用することができる。
剥離させるのに粘着テープを使用したが、必ずしもこれ
に限定されるものではなく、粘着ローラまたは真空チャ
ック等剥離層に力を作用させ得るその他の方法を適宜採
用することができる。
さらに実施例１ではバンプ金属層を成すPb,Snの厚さ
の比を92:8としたが、必ずしもこれに限定されるもので
はなく、その他の割合を適宜採用することができる。
の比を92:8としたが、必ずしもこれに限定されるもので
はなく、その他の割合を適宜採用することができる。
以上の説明では主として本発明者によってなされた発
明を、その背景となった利用分野である半導体集積回路
の金属突起電極に適用する場合について説明したが、本
発明はそれに限定されるものではなく、例えばその他電
極や配線層等各種パターンの形成に広く利用することが
できる。本発明は少なくとも絶縁体の上に導電体にて成
るパターンを形成する条件のものに適用することができ
る。
明を、その背景となった利用分野である半導体集積回路
の金属突起電極に適用する場合について説明したが、本
発明はそれに限定されるものではなく、例えばその他電
極や配線層等各種パターンの形成に広く利用することが
できる。本発明は少なくとも絶縁体の上に導電体にて成
るパターンを形成する条件のものに適用することができ
る。
本願において開示される発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば下記の通りであ
る。
よって得られる効果を簡単に説明すれば下記の通りであ
る。
すなわち第１の開口よりの小さな第２の開口が重ねら
れて形成された剥離層の当該開口部分はオーバーハング
の状態とされ、これにより、剥離層の上に堆積された導
電性の被覆層と絶縁膜上に堆積された導電性のパターン
とを互いに分離させることができる。
れて形成された剥離層の当該開口部分はオーバーハング
の状態とされ、これにより、剥離層の上に堆積された導
電性の被覆層と絶縁膜上に堆積された導電性のパターン
とを互いに分離させることができる。
また、上記剥離層及び被覆層の剥離という点に関して
は、絶縁体上のパターン形成領域以外の領域に剥離層を
堆積させた後その上から導電層を堆積させて、剥離層上
には被覆層を、そして上記剥離層の存在しない領域には
所望のパターンをそれぞれ形成し、上記剥離層と上記絶
縁膜との結合力を弱めた後上記剥離層及び上記被覆層を
機械的に上記絶縁膜より剥離させて所望のパターンを上
記絶縁体表面に残存させるため、有機溶剤液中にて剥離
層を分解・溶解する従来の方法に較べ、作業時間が著し
く短縮され、異物の残存も防止できるという効果があ
る。
は、絶縁体上のパターン形成領域以外の領域に剥離層を
堆積させた後その上から導電層を堆積させて、剥離層上
には被覆層を、そして上記剥離層の存在しない領域には
所望のパターンをそれぞれ形成し、上記剥離層と上記絶
縁膜との結合力を弱めた後上記剥離層及び上記被覆層を
機械的に上記絶縁膜より剥離させて所望のパターンを上
記絶縁体表面に残存させるため、有機溶剤液中にて剥離
層を分解・溶解する従来の方法に較べ、作業時間が著し
く短縮され、異物の残存も防止できるという効果があ
る。
また、有機溶剤液を使用しないため、作業環境への悪
影響が減少するとともに、溶液中での反応速度を上げる
ために必要とされていた超音波振動の必要がなくなり、
デバイスのクラック発生を防止できるという効果があ
る。
影響が減少するとともに、溶液中での反応速度を上げる
ために必要とされていた超音波振動の必要がなくなり、
デバイスのクラック発生を防止できるという効果があ
る。
第１図は、半導体集積回路において本発明の一実施例を
適用して成る金属突起電極近傍を示す縦断面図、 第２図（ａ）〜（ｄ）は上記金属突起電極の製造工程の
一例を順次示す縦断面図、 第３図は、本発明の他の実施例の製造工程を示す縦断面
図、 第４図は、本発明のその他の実施例の製造工程を示す縦
断面図である。 ４……半田突起電極、41……表面保護膜、42……Cr膜、
43……Cu,Sn系金属間化合物、50……BLM電極、51……液
状レジスト膜、51a……開口、52……フィルム状レジス
ト膜、52a……開口、53……剥離層、55……開口部、56
……被覆層、57……バンプ金属層、58……粘着テープ。
適用して成る金属突起電極近傍を示す縦断面図、 第２図（ａ）〜（ｄ）は上記金属突起電極の製造工程の
一例を順次示す縦断面図、 第３図は、本発明の他の実施例の製造工程を示す縦断面
図、 第４図は、本発明のその他の実施例の製造工程を示す縦
断面図である。 ４……半田突起電極、41……表面保護膜、42……Cr膜、
43……Cu,Sn系金属間化合物、50……BLM電極、51……液
状レジスト膜、51a……開口、52……フィルム状レジス
ト膜、52a……開口、53……剥離層、55……開口部、56
……被覆層、57……バンプ金属層、58……粘着テープ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林田 哲哉 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (56)参考文献 特開 昭56−55950（ＪＰ，Ａ) 特開 昭58−125825（ＪＰ，Ａ) 特開 昭53−47773（ＪＰ，Ａ) 特開 昭55−59718（ＪＰ，Ａ) 特開 昭58−31528（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 H01L 21/027 - 21/033 H01L 21/30
Claims (7)
- 【請求項１】半導体基板に設けられた絶縁膜上に導電体
を堆積してパターンを形成する半導体集積回路装置の製
造方法であって、 上記絶縁膜表面に第１の感光性膜を形成する第１の工程
と、 上記第１の感光性膜を露光して、上記パターンを形成す
べき領域に対応する位置に第１開口を形成する第２の工
程と、 上記第１の感光性膜の上にフィルム状の第２の感光性膜
を貼付ける第３の工程と、 上記第２の感光性膜を露光して、上記第１開口よりも小
さな第２開口を当該第１開口に重ねて形成する第４の工
程と、 上記重ねて形成された第１及び第２開口を通して絶縁膜
上に上記導電体を堆積して上記パターンを形成する第５
の工程と、を含むことを特徴とする半導体集積回路装置
の製造方法。 - 【請求項２】半導体基板に設けられた絶縁膜上に導電体
を堆積してパターンを形成する半導体集積回路装置の製
造方法であって、 上記パターンを形成すべき領域以外の領域に剥離層を形
成する第１工程と、 上記剥離層形成後にその上から導電体を堆積させて、上
記剥離層の上には被覆層を、上記剥離層の存在しない領
域には上記パターンを形成する第２工程と、 上記剥離層及び被覆層を上記絶縁膜より剥離させて上記
パターンを上記絶縁膜上に残存させる第３工程とを含
み、 上記第１工程は、上記絶縁膜表面に剥離層を構成するた
めの第１の感光性膜を形成する工程と、上記第１の感光
性膜を露光して、上記パターンを形成すべき領域に対応
する位置に第１開口を形成する工程と、上記第１の感光
性膜の上に、剥離層を構成するためのフィルム状の第２
の感光性膜を貼付ける工程と、上記第２の感光性膜を露
光して、上記第１開口よりも小さな第２開口を当該第１
開口に重ねて形成する工程と、を含むことを特徴とする
半導体集積回路装置の製造方法。 - 【請求項３】上記第３工程は、上記被覆層に粘着材を介
して引っ張り力を作用して、上記剥離層及び被覆層を除
去する工程であることを特徴とする請求項２記載の半導
体集積回路装置の製造方法。 - 【請求項４】上記第３工程は、上記剥離層を被覆層と共
に機械的に上記絶縁膜より剥離させる工程であることを
特徴とする請求項２記載の半導体集積回路装置の製造方
法。 - 【請求項５】上記第３工程は、粘着材を介して被覆層
に、上記絶縁膜と剥離層との結合力よりも大きな引っ張
り力を作用することを特徴とする請求項４記載の半導体
集積回路装置の製造方法。 - 【請求項６】上記第３工程は、上記剥離層と絶縁膜との
結合力を弱める工程を含むことを特徴とする請求項４又
は５記載の半導体集積回路装置の製造方法。 - 【請求項７】上記結合力を弱める工程は、紫外線照射、
大気若しくは加湿雰囲気中への暴露、又は低温雰囲気若
しくは低温液体中での冷却、の中から選ばれた一つの工
程であることを特徴とする請求項６記載の半導体集積回
路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63243577A JP2788639B2 (ja) | 1988-09-28 | 1988-09-28 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63243577A JP2788639B2 (ja) | 1988-09-28 | 1988-09-28 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0290624A JPH0290624A (ja) | 1990-03-30 |
| JP2788639B2 true JP2788639B2 (ja) | 1998-08-20 |
Family
ID=17105898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63243577A Expired - Lifetime JP2788639B2 (ja) | 1988-09-28 | 1988-09-28 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788639B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09275126A (ja) * | 1996-04-02 | 1997-10-21 | Komatsu Ltd | ウエハバンプの外観検査装置および高さ計測装置 |
| CN1143394C (zh) | 1996-08-27 | 2004-03-24 | 精工爱普生株式会社 | 剥离方法、溥膜器件的转移方法和薄膜器件 |
| JP5462712B2 (ja) * | 2010-05-24 | 2014-04-02 | 株式会社日立製作所 | マイクロバンプ形成装置 |
| JP2020088153A (ja) * | 2018-11-26 | 2020-06-04 | 株式会社村田製作所 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5347773A (en) * | 1976-10-13 | 1978-04-28 | Hitachi Ltd | Peering method for unnecessarily formed layer |
| JPS58178B2 (ja) * | 1978-10-27 | 1983-01-05 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JPS5655950A (en) * | 1979-10-15 | 1981-05-16 | Toshiba Corp | Photographic etching method |
| JPS5831528A (ja) * | 1981-08-19 | 1983-02-24 | Nec Corp | フオトレジストの除去方法 |
| JPS58125825A (ja) * | 1982-01-22 | 1983-07-27 | Oki Electric Ind Co Ltd | フオトレジストパタ−ンの形成方法 |
-
1988
- 1988-09-28 JP JP63243577A patent/JP2788639B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0290624A (ja) | 1990-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5171711A (en) | Method of manufacturing integrated circuit devices | |
| JP2001176899A (ja) | 半導体装置の製造方法 | |
| US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
| JP3439144B2 (ja) | 半導体装置およびその製造方法 | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| JP2788639B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH01315163A (ja) | 半導体集積回路装置の製造方法 | |
| US20190131198A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JPH0684827A (ja) | ゲルマニウム層を有する局部相互接続 | |
| JP2001110828A (ja) | 半導体装置の製造方法 | |
| US6635510B1 (en) | Method of making a parylene coating for soldermask | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JP2760821B2 (ja) | 半導体集積回路装置の製造方法 | |
| EP0951065A2 (en) | Method of manufacturing semiconductor device | |
| JP2001028371A (ja) | 半導体装置及びその製造方法 | |
| JPH0282623A (ja) | 半導体集積回路装置 | |
| JPH0821582B2 (ja) | 半導体集積回路とその製造方法 | |
| JPH0410431A (ja) | 半導体装置の製造方法 | |
| JPS61283145A (ja) | 半導体装置及びその製造方法 | |
| JPH0290623A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080605 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 11 |