JP2785214B2 - Signal processing circuit of solid-state imaging device - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、映像信号発生用の固体イメージセンサから
の撮像出力信号をディジタル化して、イメージエンハン
ス処理を行うためディテール信号をディジタル信号処理
によって形成するようにした固体撮像装置の信号処理回
路に関し、特に緑色画像撮像用の固体イメージセンサと
赤色画像撮像及び青色画像撮像用の固体イメージセンサ
とを各画素の繰り返しピッチの1/2だげ空間的にずらし
て配置する所謂空間絵素ずらし法を撮像部に採用した固
体撮像装置の信号処理回路に関する。The present invention digitizes an imaging output signal from a solid-state image sensor for generating a video signal, and forms a detail signal by digital signal processing to perform image enhancement processing. With regard to the signal processing circuit of the solid-state imaging device as described above, the solid-state image sensor for capturing a green image and the solid-state image sensor for capturing a red image and a blue image are spatially separated by a half of the repetition pitch of each pixel. The present invention relates to a signal processing circuit of a solid-state imaging device that employs a so-called spatial picture element shifting method of displacing and arranging in an imaging unit.

Ｂ 発明の概要 本発明は、緑色画像撮像用の固体イメージセンサと赤
色画像撮像及び青色画像撮像用の固体イメージセンサと
を各画素の繰り返しピッチの1/2だけ空間的にずらして
配置する所謂空間絵素ずらし法を採用して撮像部の各固
体イメージセンサからの撮像出力信号をディジタル化し
て、イメージエンハンス処理を行うためのディテール信
号をディジタル信号処理によって形成するようにした固
体撮像装置の信号処理回路において、上記各固体イメー
ジセンサからfsのサンプリングレートで読み出される各
撮像出力信号をアナログ・ディジタル変換手段により上
記サンプリングレートfsに等しいクロックレートでディ
ジタル化したディジタル出力信号について、緑色画像撮
像信号と赤色画像撮像信号、青色画像撮像信号又は両信
号の合成信号とを等量加算した信号からディジタルフィ
ルタにより上記サンプリングレートfsの２倍のクロック
レート2fsのディテール信号を形成し、このディテール
信号に上記ディジタル出力信号をディジタルフィルタに
より2fsのクロックレートに補間して加算手段により加
算することによって、2fsのクロックレートでイメージ
エンハンス処理を行うことができるようにしたものであ
る。B SUMMARY OF THE INVENTION The present invention provides a so-called space in which a solid-state image sensor for capturing a green image and a solid-state image sensor for capturing a red image and a blue image are spatially shifted by 1/2 of the repetition pitch of each pixel. Signal processing of a solid-state imaging device that adopts a picture element shifting method to digitize an imaging output signal from each solid-state image sensor of an imaging unit and form a detail signal for performing image enhancement processing by digital signal processing. In the circuit, a digital output signal obtained by digitizing each imaging output signal read from each of the solid-state image sensors at a sampling rate of fs at a clock rate equal to the sampling rate fs by analog-to-digital conversion means, a green image imaging signal and a red Image pickup signal, blue image pickup signal or combination of both signals A digital filter is used to form a detail signal having a clock rate of 2fs which is twice the sampling rate fs from the signal obtained by adding the signal and the equal amount, and the digital output signal is interpolated to the detail signal by a digital filter to a clock rate of 2fs. The image enhancement processing can be performed at a clock rate of 2 fs by performing addition by the addition means.

また、本発明は、2fsのクロックレートで動作するガ
ンマ補正手段により、上記加算手段の出力信号にガマン
補正処理を施すことによって、上記2fsのクロックレー
トでイメージエンハンス処理が施されるディジタル出力
信号に対して、ガンマ補正処理を適正に施すことができ
るようにしたものである。Further, the present invention provides a gamma correction unit that operates at a clock rate of 2 fs by performing a Gaman correction process on the output signal of the adding unit, thereby obtaining a digital output signal that is subjected to image enhancement processing at a clock rate of 2 fs. On the other hand, gamma correction processing can be appropriately performed.

さらに、本発明は、fsのクロックレート動作する第１
のガンマ補正手段により上記アナログ・ディジタル変換
手段の出力信号にガンマ補正処理を施すとともに、2fs
のクロックレートで動作する第２のガンマ補正手段によ
り上記ディテール信号にガンマ補正処理を施すことによ
って、上記2fsのクロックレートでイメージエンハンス
処理が施されるディジタル出力信号に対して、ガンマ補
正処理を適正に施すことができるようにしたものであ
る。Further, the present invention provides a first clock rate operation of fs.
The gamma correction means performs gamma correction processing on the output signal of the analog-to-digital conversion means.
The gamma correction process is performed on the detail signal by the second gamma correction means operating at the clock rate of 2. The gamma correction process is appropriately performed on the digital output signal subjected to the image enhancement process at the clock rate of 2 fs. It can be applied to.

Ｃ 従来の技術 電荷結合素子（CCD:charge coupled device）等で形
成した離散的な絵素構造を有する固体イメージセンサを
撮像部に用いた固体撮像装置では、上記固体イメジーセ
ンサ自体がサンプリング系であるために、第18図に斜線
を施して示すように、上記固体イメジーセンサによる撮
像出力信号に空間サンプリング周波数fsから折り返し成
分が混入している。C. Prior Art In a solid-state imaging device using a solid-state image sensor having a discrete picture element structure formed by a charge coupled device (CCD) or the like as an imaging unit, the solid-state image sensor itself is a sampling system. In addition, as shown by hatching in FIG. 18, an aliasing component from the spatial sampling frequency fs is mixed in the image output signal from the solid-state image sensor.

従来、撮像光学系に複屈折型の光学的ローパスフィル
タを設けて、撮像信号のベースバンド成分の高域側を抑
制することにより、上記固体イメジーセンサによるサン
プリング系のナイキスト条件を満たすようにして、撮像
出力信号のベースバンドへの折り返し成分の発生を防止
するようにしている。Conventionally, an imaging optical system is provided with a birefringent optical low-pass filter to suppress the high band side of a baseband component of an imaging signal, thereby satisfying the Nyquist condition of the sampling system using the solid-state image sensor. The generation of the aliasing component of the output signal to the baseband is prevented.

また、カラーテレビジョンカメラ装置では、緑色画像
撮像用の固体イメージセンサと赤色絵素および青色絵素
用の色コーディングフィルタを設けた固体イメージセン
サにより三原色画像を撮像する二板式固体撮像装置や、
三原色画像を個別の固体イメージセンサにより撮像する
三板式等の多板式固体撮像装置が実用化されている。Further, in a color television camera device, a solid-state image sensor for capturing a green image and a solid-state image sensor provided with a color coding filter for red picture elements and blue picture elements, a two-plate solid-state imaging apparatus for taking three primary color images,
2. Description of the Related Art A multi-panel solid-state imaging device such as a three-panel type that captures three primary color images by individual solid-state image sensors has been put to practical use.

さらに、上記多板式固体授像装置における解像度の向
上を図るための手法として、緑色画像撮像用の固体イメ
ージセンサに対して、絵素の空間サンプリング周期の1/
2だけ、赤色画像撮像用及び青色画像撮像用の固体イメ
ージセンサをずらして配置するようにした、所謂空間絵
素ずらし法が知られている。この空間絵素ずらし法を採
用することによって、アナログ出力の多板式固体撮像装
置では、固体イメージセンサの画像数の限界を越える高
い解像度を実現することができる。Further, as a technique for improving the resolution in the multi-plate type solid-state imaging device, a solid-state image sensor for capturing a green image is 1/1 of a spatial sampling period of a pixel.
There is known a so-called spatial picture element shifting method in which two solid-state image sensors for capturing a red image and a solid-state image sensor for capturing a blue image are shifted from each other. By adopting the spatial picture element shifting method, a high resolution exceeding the limit of the number of images of the solid-state image sensor can be realized in the analog output multi-plate solid-state imaging device.

また、放送局等で使用する業務用のディジタルビデオ
テープレコーダでは、所謂D1/D2フォーマット等の規格
化が進められており、これらの規格に適合したディジタ
ルビデオ関連機器の対するディジタルインターフェース
がカラーテレビジョンカメラ装置にも必要とされてい
る。上記ディジタルビデオ関連機器に対するディジタル
インターフェースの規格では、そのサンプリングレート
は現状の固体イメージセンサのサンプリングレートfs程
度に設定されている。Also, for digital video tape recorders for business use in broadcasting stations and the like, standardization of so-called D1 / D2 format and the like has been promoted, and digital interfaces for digital video-related equipment conforming to these standards are used in color televisions. There is also a need for camera devices. In the standard of the digital interface for digital video-related equipment, the sampling rate is set to about the sampling rate fs of the current solid-state image sensor.

さらに、一般に、テレビジョンカメラ装置等では、画
質の向上を図るために、撮像部で得られる撮像出力信号
について、ガンマ補正処理を施したり、上記撮像出力信
号からディテール信号を形成して原信号に加算合成する
イメージエンハンス処理を施するようにしている。Further, in general, in a television camera device or the like, in order to improve image quality, a gamma correction process is performed on an imaging output signal obtained by an imaging unit, or a detail signal is formed from the imaging output signal to generate an original signal. An image enhancement process for adding and combining is performed.

Ｄ 発明が解決しようとする課題 ところで、上述のように緑色画像撮像用の固体イメー
ジセンサと赤色画像撮像及び青色画像撮像用の固体イメ
ージセンサとを各画素の繰り返しピッチの1/2だけ空間
的にずらして配置するようにした所謂空間絵素ずらし法
を採用した撮像部を備える固体撮像装置では、撮像出力
信号についてディジタル信号処理によりガンマ補正処理
やイメージエンハンス処理を施す場合に、上記折り返し
成分によって画質劣化を生じるという問題点があり、ま
た、色副搬送周波数領域に水平ディテール信号成分が混
入すると、クロスカラー妨害による画質劣化を生じると
いう問題点がある。D Problems to be Solved by the Invention Meanwhile, as described above, the solid-state image sensor for capturing a green image and the solid-state image sensors for capturing a red image and a blue image are spatially separated by の of the repetition pitch of each pixel. In a solid-state imaging device including an imaging unit that employs a so-called spatial picture element shifting method that is arranged so as to be shifted, when performing gamma correction processing or image enhancement processing by digital signal processing on an imaging output signal, image quality is determined by the aliasing component. There is a problem that deterioration occurs, and there is a problem that when horizontal detail signal components are mixed in the color sub-carrier frequency region, image quality deteriorates due to cross color interference.

そこで、本発明は、所謂空間絵素ずらし法を採用した
撮像部を備える固体撮像装置において、撮像出力信号に
ついてディジタル信号処理により、折り返し成分やクロ
スカラー妨害による画質劣化を伴うことなく、ガンマ補
正処理やイメージエンハンス処理を良好に施すことがで
きるようにすることを目的とする。Accordingly, the present invention provides a solid-state imaging device including an imaging unit that employs a so-called spatial picture element shifting method, which performs gamma correction processing by digital signal processing on an imaging output signal without image quality deterioration due to aliasing components and cross-color interference. And an image enhancement process.

Ｅ 課題を解決するための手段 本発明に係る固体撮像装置の信号処理回路は、上述の
目的を達成するために、緑色画像撮像用の固体イメージ
センサと赤色画像撮像及び青色画像撮像用の固体イメー
ジセンサとを各画素の繰り返しピッチの1/2だけ空間に
ずらして配置した撮像部の上記各固体イメージセンサか
らfsのサンプリングレートで読み出される各撮像出力信
号を上記サンプリングレートfsに等しいクロックレート
でディジタル化するアナログ・ディジタル変換手段と、
該アナロク・ディジタル変換手段の各ディジタル出力信
号のうち緑色画像撮像信号と赤色画像撮像信号、青色画
像撮像信号又は両信号の合成信号とを等量加算した信号
から上記サンプリングレートfsの２倍のクロックレート
2fsの水平ディテール信号を少なくとも発生するディテ
ール信号発生手段と、上記アナログ・ディジタル変換手
段のディジタル出力信号を2fsのクロックレートに補間
する補間手段と、上記ディテール信号発生手段の出力信
号を上記補間手段の出力信号に加算する加算手段とを有
してなるものである。E. Means for Solving the Problems A signal processing circuit of a solid-state imaging device according to the present invention includes a solid-state image sensor for capturing a green image and a solid-state image sensor for capturing a red image and a blue image. Each of the imaging output signals read out at a sampling rate of fs from each of the solid-state image sensors of the imaging section in which the sensor and the sensor are arranged in a space by 1/2 of the repetition pitch of each pixel are digitally converted at a clock rate equal to the sampling rate fs. Analog-to-digital conversion means,
From the digital output signals of the analog-to-digital conversion means, a signal obtained by adding equal amounts of a green image pickup signal and a red image pickup signal, a blue image pickup signal, or a combined signal of both signals, to a clock twice the sampling rate fs. rate
Detail signal generating means for generating at least a horizontal detail signal of 2 fs, interpolation means for interpolating a digital output signal of the analog / digital conversion means to a clock rate of 2 fs, and an output signal of the detail signal generating means for the interpolation means. And an adding means for adding to the output signal.

また、本発明に係る固体撮像装置の信号処理回路は、
上記加算手段の出力信号にガンマ補正処理を施すガンマ
補正手段を設けたことを特徴とするものである。Further, the signal processing circuit of the solid-state imaging device according to the present invention,
A gamma correction means for performing a gamma correction process on the output signal of the adding means is provided.

さらに、本発明に係る固体撮像装置の信号処理回路
は、fsのクロックレートで動作して上記アナログ・ディ
ジタル変換手段の出力信号にガンマ補正処理を施す第１
のガンマ補正手段を上記補間手段の前段に設けるととも
に、2fsのクロックレートで動作して上記ディテール信
号発生手段の出力信号にガンマ補正処理を施す第２のガ
ンマ補正手段を設けるたことを特徴とするものである。Further, the signal processing circuit of the solid-state imaging device according to the present invention operates at a clock rate of fs to perform a gamma correction process on the output signal of the analog / digital conversion means.
And a second gamma correction means which operates at a clock rate of 2 fs and performs gamma correction processing on the output signal of the detail signal generation means is provided. Things.

Ｆ 作用 本発明に係る固体撮像装置の信号処理回路では、空間
絵素ずらし法を採用した撮像部の各固体イメージセンサ
からfsのサンプリングレートで読み出される各撮像出力
信号をアナログ・ディジタル変換手段により上記サンプ
リングレートfsに等しいクロックレートでディジタル化
したディジタル出力信号について、補間手段により2fs
レートの信号を形成するとともに、ディテール信号発生
手段により2fsレートの水平ディテール信号を形成し
て、これの信号を加算手段で加算合成することによりイ
メージエンハンス処理を行い、イメージエンハス処理済
のディジタル出力信号を2fsレートで出力する。F Function In the signal processing circuit of the solid-state imaging device according to the present invention, the analog-to-digital conversion means converts each image output signal read at a sampling rate of fs from each solid-state image sensor of the imaging unit employing the spatial picture element shifting method. For a digital output signal digitized at a clock rate equal to the sampling rate fs, 2 fs
A 2 fs horizontal detail signal is formed by the detail signal generation means, and these signals are added and combined by the addition means to perform image enhancement processing, and a digital output after image enhancement processing is performed. Output signal at 2fs rate.

また、本発明に係る固体撮像装置の信号処理回路で
は、上記加算手段の出力側に設けたガンマ補正手段によ
って、イメージエンハンス処理済のディジタル出力信号
に対して2fsレートでガンマ補正処理を施す。Further, in the signal processing circuit of the solid-state imaging device according to the present invention, the gamma correction processing is performed on the digital output signal after the image enhancement processing at a rate of 2 fs by the gamma correction means provided on the output side of the addition means.

さらに、本発明に係る固体撮像装置の信号処理回路で
は、fsのクロックレートで動作する第１のガンマ補正手
段により上記アナログ・ディジタル変換手段のディジタ
ル出力信号にガンマ補正処理を施すとともに、2fsのク
ロックレートで動作する第２のガンマ補正手段により上
記ディテール信号発生手段から水平ディテール信号にガ
ンマ補正処理を施し、上記第１のガンマ補正手段による
ガンマ補正処理剤のディジタル出力信号を補間手段によ
り2fsレート信号に変換し、この2fsレートのディジタル
出力信号に上記第２のガンマ補正手段によるガンマ補正
処理済の水平ディテール信号を加算手段により、加算す
ることによって、ガンマ補正処理及びイメージエンハン
ス処理を施した2fsレートのディジタル出力信号を形成
する。Further, in the signal processing circuit of the solid-state imaging device according to the present invention, the first gamma correction means operating at the clock rate of fs performs gamma correction processing on the digital output signal of the analog / digital conversion means, and outputs the clock signal of 2 fs. Gamma correction is performed on the horizontal detail signal from the detail signal generation means by the second gamma correction means operating at the rate, and the digital output signal of the gamma correction processing agent by the first gamma correction means is converted into a 2 fs rate signal by the interpolation means. The digital output signal of 2 fs rate is added to the digital output signal of 2 fs rate, and the horizontal detail signal subjected to the gamma correction processing by the second gamma correction means is added by the adding means, whereby the gamma correction processing and the image enhancement processing are performed. To form a digital output signal.

Ｇ 実施例 以下、本発明に係る固体撮像装置の信号処理回路の一
実施例について、図面に従い詳細に説明する。G. Embodiment Hereinafter, an embodiment of the signal processing circuit of the solid-state imaging device according to the present invention will be described in detail with reference to the drawings.

第１図は、撮像レンズ（１）から光学的ローパスフィ
ルタ（２）を介して入射される撮像光L_iを色分解プリズ
ム（３）によりR,G,Bの三原色光成分に分解して、被写
体像の三原色画像を三枚のCCDイメージセンサ（4R），
（4G），（4B）により撮像する三板式固体撮像装置に本
発明を適用して構成したカラーテレビジョンカメラ装置
を示している。Figure 1 is decomposed into R, G, three primary color light component of B by the color separation prism imaging light L _i is incident through the optical low-pass filter (2) from the image pickup lens (1) (3), The three primary color images of the subject image are converted to three CCD image sensors (4R),
1 shows a color television camera device configured by applying the present invention to a three-plate solid-state imaging device that performs imaging according to (4G) and (4B).

この実施例において、カラーテレビジョンカメラ装置
の撮像部を構成している上記三枚のCCDイメージセンサ
（4R），（4G），（4B）は、空間絵素ずらし法を採用し
て、第２図に示すように、緑色画像撮像用のCCDイメー
ジセンサ（4G）に対し、赤色画像撮像用のCCDイメージ
センサ（4R）及び青色画像撮像用のCCDイメージセンサ
（4B）を絵素の空間サンプリング周期τ_Ｓの1/2だけず
らして配置されている。そして、上記三枚のCCDイメー
ジセンサ（4R），（4G），（4B）は図示しないCCD駆動
回路によって駆動され、各絵素の撮像電荷が色副搬送周
波数f_SCの４倍すなわち4f_SCのサンプリング周波数fsの
読み出しクロックにより読み出される。In this embodiment, the three CCD image sensors (4R), (4G), and (4B) constituting the image pickup unit of the color television camera device adopt a spatial picture element shifting method, and As shown in the figure, the CCD image sensor for capturing a red image (4R) and the CCD image sensor for capturing a blue image (4B) are compared with the CCD image sensor for capturing a green image (4G). They are arranged offset by one-half of τ _S. The three CCD image sensors (4R), (4G), and (4B) are driven by a CCD drive circuit (not shown), and the imaging charge of each pixel is four times the color sub-carrier frequency f _SC , that is, 4 f _SC . It is read by the read clock of the sampling frequency fs.

上記空間絵素ずらし法を採用した三枚のCCDイメージ
センサ（4R），（4G），（4B）は、被写体像の三原色画
像について、上記緑色画像撮像用のCCDイメージセンサ
（4G）と上記赤色画像撮像用及び青色画像撮像用の各CC
Dイメージセンサ（4R），（4B）とがτ_S/2だけずれた位
置を空間サンプリングする。これにより、上記CCDイメ
ージセンサ（4R），（4G），（4B）から読み出される各
撮像出力信号Ｓ_Ｒ＊,S_Ｇ＊,S_Ｂ＊は、そのスペクトル成
分を第３図に示してあるように、上記CCDイメージセン
サ（4G）による緑色撮像出力信号Ｓ_Ｇ＊の上記サンプリ
ング周波数fs成分と上記各CCDイメージセンサ（4R），
（4B）による赤撮像出力信号Ｓ_Ｒ＊及び青色撮像出力信
号Ｓ_Ｂ＊の上記各サンプリング周波数fs成分とが互いに
逆位相となっている。The three CCD image sensors (4R), (4G), and (4B) that adopt the spatial picture element shifting method described above use the CCD image sensor (4G) for capturing the green image and the red image sensor for capturing the three primary colors of the subject image. Each CC for imaging and blue imaging
Spatial sampling is performed at positions where the D image sensors (4R) and (4B) are shifted by τ _S / 2. Thus, the CCD image sensor (4R), (4G), each imaging output signals read from (4B) S _{R *,} as S _{G *,} S _{B *} is that there is shown the spectral components in Figure 3 The sampling frequency fs component of the green imaging output signal SG _* by the CCD image sensor (4G) and the CCD image sensors (4R),
(4B) and a red imaging output signals S _{R *} and the blue image pickup output signals S _{B *} of the respective sampling frequency fs component are opposite phases to each other by.

そして、上記4f_SFのサンプリング周波数fs読み出しク
ロックにより上記各CCDイメージセンサ（4R），（4
G），（4B）から読み出される各撮像出力信号Ｓ_Ｒ＊,S
_Ｇ＊,S_Ｂ＊は、それぞれバッファアンプ（5R），（5
G），（5B），を介してアナログ・ディジタル（A/D）変
換器（6R），（6G），（6B）に供給される。Then, the sampling frequency fs read clock of the 4f _SF each CCD image sensor (4R), (4
G) and (4B) read out image pickup signals S _{R *} and S
_{G *} and SB _* are the buffer amplifier (5R) and (5
G) and (5B) are supplied to analog-to-digital (A / D) converters (6R), (6G), and (6B).

これら各A/D変換器（6R），（6G），（6B）には、上
記各撮像出力信号Ｓ_Ｒ＊,S_Ｇ＊,S_Ｂ＊のサンプリングレ
ートに等しいクロックレートすなわち上記各CCDイメー
ジセンサ（4R），（4G），（4B）の読み出しクロックと
同じ4f_SCのクロック周波数fsのクロックが図示しないタ
イミングジェネレータにより与えられる。そして、上記
各A/D変換器（6R），（6G），（6B）は、上記各撮像出
力信号Ｓ_Ｒ＊,R_Ｇ＊,S_Ｂ＊を上記4f_SCのクロックレート
fsでそのままディジタル化して、上記各撮像出力信号Ｓ
_Ｒ＊,S_Ｇ＊,S_Ｂ＊の上記第３図に示したスペクトルと同
じ出力スペクトルの各色データＤ_Ｒ＊,D_Ｇ＊,D_Ｂ＊を形
成する。Each of these A / D converter (6R), (6G), the (6B), each imaging output signals _{S R *, S G *,} S B * clock rate or above CCD image sensor is equal to the sampling rate of the A clock having a clock frequency fs of 4f _SC , which is the same as the read clock of (4R), (4G), and (4B), is provided by a timing generator (not shown). Each of the A / D converters (6R), (6G), and (6B) converts each of the imaging output signals SR _* , _{RG *} , and SB _* to the clock rate of 4f _SC .
fs, digitized as it is, and each of the above imaging output signals S
_{R *, S G *, S} B * of the third respective color data _D having the same output spectra as the spectra shown in FIG _{R *, D G *,} to form a _{D B *.}

上記A/D変換器（6R），（6G），（6B）により得られ
る各色データＤ_Ｒ＊,D_Ｇ＊,D_Ｂ＊は、信号処理部（７）
に供給される。The A / D converter (6R), (6G), the color data _D obtained by _{(6B) R *, D G} *, D B * , the signal processing unit (7)
Supplied to

上記信号処理部（７）は、その具体的な構成を第４図
に示してあるように、上記A/D変換器（6R）により得ら
れる赤色データＤ_Ｒ＊及び上記のA/D変換器（6G）によ
り得られる緑色データＤ_Ｇ＊が供給されるディテール信
号発生部（11）と、上記A/D変換器（6R），（6G），（6
B）により得られる３原色データＤ_Ｒ＊,D_Ｇ＊,D_Ｂ＊＊
が遅延回路（12R），（12G），（12B）を介して供給さ
れる補間処理部（13R），（13G），（13B）と、これら
補間処理部（13R），（13G），（13B）から補間処理済
の３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊と上記ディテ
ール信号発生部（11）からディテール信号Ｄ_IE＊＊が供
給される加算器（14R），（14G），（14B）と、これら
加算器（14R），（14G），（14B）の加算出力が供給さ
れるガンマ補正処理回路（15R），（15G），（15B）を
備えてなる。As shown in FIG. 4, the signal processing unit (7) includes a red data DR _* obtained by the A / D converter (6R) and the A / D converter, as shown in FIG. A detail signal generator (11) to which green data _{DG *} obtained by (6G) is supplied, and A / D converters (6R), (6G), (6
Three primary color data DR _* , _{DG *} , _{DB **} obtained by B)
Are supplied through delay circuits (12R), (12G), and (12B), and interpolation processing units (13R), (13G), and (13B), and these interpolation processing units (13R), (13G), and (13B) ) three primary data interpolated image from _{D R **, D G **,} D B ** and the detail signal generator (11) from the detail signal D _{IE **} is supplied adder (14R), ( 14G) and (14B), and gamma correction processing circuits (15R), (15G), and (15B) to which the added outputs of the adders (14R), (14G), and (14B) are supplied.

この信号処理部（７）において、上記補間処理部（13
R），（13G），（13B）は、上記A/D変換器（6R），（6
G），（6B）から供給される上記4f_SCのクロックレートf
sの３原色データＤ_Ｒ＊,D_Ｇ＊,D_Ｂ＊に補間処理を施す
ことによって、上記クロックレートfsの２倍すなわち8f
sのクロックレート2fsの３原色データＤ_Ｒ＊＊,
D_Ｇ＊＊,D_Ｂ＊＊を形成する。In the signal processing section (7), the interpolation processing section (13
R), (13G), and (13B) are the A / D converters (6R), (6
G), clock rate f of 4f _SC supplied from (6B)
By subjecting the three primary color data DR _* , _{DG *} , and DB _{* of s} to interpolation processing, the clock rate fs is doubled, that is, 8f.
s clock rate 2fs, 3 primary color data DR _** ,
_{DG **} and _{DB **} are formed.

そして、上記補間処理部（13R），（13G），（13B）
は、上記2fsのクロックレートの３原色データＤ_Ｒ＊＊,
D_Ｇ＊＊,D_Ｂ＊＊を上記加算器（14R），（14G），（14
B）に供給する。Then, the interpolation processing units (13R), (13G), (13B)
Are the three primary color data DR _{** at} the clock rate of 2 fs,
_{DG **} , _{DB **} are added to the adders (14R), (14G), (14
B) to supply.

また、上記ディテール信号発生部（11）は、上記A/D
変換器（6G）により得られるfsレートの緑色データＤ
_Ｇ＊と上記A/D変換器（6R）により得られるfsレートの
赤色データＤ_Ｒ＊とを2fsのクロックレートでマルチプ
レックスして等量加算する加算手段と、この加算手段に
よる加算出力に微分処理を施すディジタルフィルタとを
含んで構成される。そして、上記ディテール信号発生部
（11）は、上記ディジタルフィルタによる微分出力を水
平ディテール信号IEHとして含むディテール信号Ｄ
_IE＊＊を上記加算器（14R），（14G），（73B）に供給
する。Further, the detail signal generating section (11) is provided with the A / D
Green data D of fs rate obtained by the converter (6G)
_{G *} and red data DR _* of the fs rate obtained by the A / D converter (6R) are multiplexed at a clock rate of ₂ fs and multiplexed at the same rate, and an equalizing addition is performed. And a digital filter for performing processing. The detail signal generator (11) is a detail signal D including a differential output from the digital filter as a horizontal detail signal IEH.
_{IE **} is supplied to the adders (14R), (14G), and (73B).

これらの加算器（14R），（14G），（73B）は、上記
補間処理部（13R），（13G），（13B）からの３原色デ
ータＤ_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊に上記ディテール信号発
生部（11）からのディテール信号Ｄ_IE＊＊を加算するこ
とにより、上記３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊
にイメージエンハンス処理を施す。このイメージエンハ
ンス処理済の３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊を
上記ガンマ補正処理回路（15R），（15G），（15B）に
供給する。These adders (14R), (14G), and (73B) are provided with the three primary color data _{DR **} , _{DG **} , and DB _* from the interpolation processing units (13R), (13G), and (13B) _{. *} a by adding the detail signal D _{IE **} from the detail signal generator (11), the three primary color data _{D R **, D G **,} D B **
Is subjected to image enhancement processing. The image enhancement processed three primary color data _{D R **, D G **,} D B ** of the gamma correction processing circuit (15R), (15G), and supplies the (15B).

そして、上記ガンマ補正処理回路（15R），（15G），
（15B）は、2fsのクロックレートで動作して、上記加算
器（14R），（14G），（14B）によるイメージエンハン
ス処理済の３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊にそ
れぞれガンマ補正処理を施し、ガンマ補正処理済の各色
データＤ_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊を2fsレートで出力す
る。Then, the gamma correction processing circuits (15R), (15G),
(15B) is operated at a clock rate of 2fs, the adder (14R), (14G), (14B) 3 primary color data _{D R **} image enhancement processed by, _{D G **, D B * *} each subjected to gamma correction processing, and outputs the gamma correction processing each color data D _{R **} in _already, D _{G **,} a D _{B **} in 2fs rate.

上述の如く撮像部に空間絵素ずらし法を採用したカラ
ーテレビジョンカメラ装置では、撮像出力に含まれる折
り返し成分や色副搬送周波数領域へのディテール信号の
混入によるクロスカラー妨害が問題になるが、上記ディ
テール信号発生部（11）において、上記A/D変換器（6
G）により得られるfsレートの緑色データＤ_Ｇ＊と上記A
/D変換器（6R）により得られるfsレートの赤色データＤ
_Ｒ＊とを2fsのクロックレートでマルチプレックスして
等量加算し、その加算出力に微分処理を施すことにより
形成した2fsレートの水平ディテール信号IEHは、上記等
量加算処理によって、１次のキャリア成分が全てキャン
セルされる。従って、上記ディテール信号発生部（11）
は、折り返し歪みを伴うことなく広帯域の水平ディテー
ル信号IEHを形成することができる。従って、上記加算
器（14R），（14G），（73B）では、上記補間処理部（1
3R），（13G），（13B）からの2fsレートの３原色デー
タＤ_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊に上記ディテール信号発生
部（11）からの2fsレートの水平ディテール信号IEHを含
むディテール信号Ｄ_IE＊＊を加算することにより、上記
３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊に高分解能のイ
メージエンハンス処理を施すことができる。さらに、上
記加算器（14R），（14G），（14B）によるイメージエ
ンハンス処理済の３原色データＤ_Ｒ＊＊,D_Ｒ＊＊,D
_Ｂ＊＊が供給される上記ガンマ補正処理回路（15R），
（15G），（15B）は、それぞれ上記2fsのクロックレー
トで動作することにより、上記３原色データＤ_Ｒ＊＊,D
_Ｇ＊＊,D_Ｂ＊＊に高分解能のガンマ補正処理を施するこ
とができる。As described above, in a color television camera device that employs a spatial picture element shifting method in the imaging unit, cross-color interference due to the incorporation of a detail signal into the aliasing component or the color subcarrier frequency region included in the imaging output becomes a problem. In the detail signal generator (11), the A / D converter (6
The green data DG _{* of the} fs rate obtained by G) and the above A
Data D of fs rate obtained by the / D converter (6R)
_{R *} and _{2 *} are multiplexed at a clock rate of 2 fs and added by equal amounts, and the horizontal detail signal IEH of 2 fs rate formed by differentiating the added output is a primary carrier by the above equal addition processing. All components are canceled. Therefore, the detail signal generator (11)
Can form a wideband horizontal detail signal IEH without aliasing. Therefore, in the adders (14R), (14G), and (73B), the interpolation processing unit (1
3R), (13G), (3 primary color data _{D R **} in 2fs rate from 13B), _{D G **,} horizontal detail signals 2fs rate from the detail signal generator (11) _{D B **} IEH by adding the detail signal D _{IE **} containing said three primary color data _{D R **, D G **,} can be subjected to image enhancement processing of the high resolution _{D B **.} Furthermore, the adder (14R), (14G), (14B) 3 primary color data _{D R **} image enhancement processed by, _{D R **,} D
_The above gamma correction processing circuit (15R) to which _{B **} is supplied,
(15G) and (15B) operate at the clock rate of 2 fs, respectively, so that the three primary color data DR _** , D
_{G **} and DB _** can be subjected to high-resolution gamma correction processing.

ここで、上記ディテール信号発生部（11）では、空間
絵素ずらし法を採用した撮像部からの撮像出力信号に対
して、緑色画像撮像信号と赤色画像撮像信号とを等量加
算する以外に、緑色画像撮像信号と青色画像撮像信号と
を等量加算したり、赤色画像撮像信号と青色画像撮像信
号との合成信号を緑色画像信号と等量加算しても、１次
キャリヤ成分が全てキャンセルされて、折り返し歪みを
伴うことなく広帯域の水平ディテール信号を形成するこ
とができる。Here, the detail signal generation unit (11) adds an equal amount of the green image pickup signal and the red image pickup signal to the image pickup output signal from the image pickup unit adopting the spatial picture element shifting method, Even if the green image pickup signal and the blue image pickup signal are added in equal amounts, or the combined signal of the red image pickup signal and the blue image pickup signal is added in equal amounts with the green image signal, all the primary carrier components are canceled. As a result, it is possible to form a wide-band horizontal detail signal without aliasing.

また、上記信号処理部（７）は、第５図に示すよう
に、それぞれfsのクロックレートで動作する第１のガン
マ補正回路（17R），（17G），（17B）を上記補間処理
部（13R），（13G），（13B）の前段に設けるととも
に、2fsのクロックレートで動作する第２のガンマ補正
回路（18）を上記ディテール信号発生部（11）の後段に
設けた構成としても良い。Further, as shown in FIG. 5, the signal processing unit (7) includes first gamma correction circuits (17R), (17G), and (17B) operating at a clock rate of fs, respectively, as shown in FIG. 13R), (13G), and (13B), and a second gamma correction circuit (18) operating at a clock rate of 2 fs may be provided after the detail signal generator (11). .

上記第１のガンマ補正回路（17R），（17G），（17
B）は、それぞれのfsのクロックレートで動作して、fs
レートの３原色データＤ_Ｒ＊,D_Ｇ＊,D_Ｂ＊にガンマ補正
処理を施し、ガンマ補正処理済の３原色データＤ_Ｒ＊,D
_Ｇ＊,D_Ｂ＊を上記補間処理部（13R），（13G），（13
B）に供給す。上記補間処理部（13R），（13G），（13
B）は、上記第１のガンマ補正回路（17R），（17G），
（17B）によるガンマ補正処理の施されたfsレートの３
原色データＤ_Ｒ＊,D_Ｇ＊,D_Ｂ＊に補間処理を施すことに
よって、2fsレートの３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D
_Ｂ＊＊を形成して加算器（14R），（14G），（14B）に
供給する。また、上記第２のガンマ補正回路（18）は、
2fsのクロックレートで動作して、上記ディテール信号
発生部（11）から出力される2fsレートのディテール信
号Ｄ_IE＊＊にガンマ補正処理を施し、ガンマ補正処理済
のディテール信号Ｄ_IE＊＊を上記加算器（14R），（14
G），（14B）に供給する。そして、上記加算器（14
R），（14G），（14B）は、上記第１のガンマ補正回路
（17R），（17G），（17B）から上記補間処理部（13
R），（13G），（13B）を介して供給されるガンマ補正
処理済の2fsレートの３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D
_Ｂ＊＊に、上記ディテール信号発生部（11）から上記第
２のガンマ補正回路（18）を介して供給されるガンマ補
正処理済の2fsレートのディテール信号Ｄ_IE＊＊を加算
することによってイメージエンハンス処理を行う。The first gamma correction circuits (17R), (17G), (17
B) operates at the respective fs clock rate, fs
Rate three primary color data D _{R *,} D _{G *,} subjected to gamma correction processing D _{B *,} the three primary colors data D gamma-corrected _{R *,} D
_{G *} and DB _* are converted to the interpolation processing units (13R), (13G), (13
B). The interpolation processing units (13R), (13G), (13
B) is the first gamma correction circuit (17R), (17G),
Fs rate 3 with gamma correction by (17B)
Primary color data _{D R *, D G *,} by performing an interpolation process to the _{D B *,} 3 primary color data _{D R **} the 2fs rate, _{D G **, D
B **} is formed and supplied to the adders (14R), (14G) and (14B). Further, the second gamma correction circuit (18)
It operates at a clock rate of 2 fs, performs gamma correction on the 2 fs rate detail signal D _{IE **} output from the detail signal generator (11), and outputs the gamma corrected processed detail signal D _{IE **} as described above. Adder (14R), (14
G), (14B). Then, the adder (14
R), (14G), and (14B) are obtained from the first gamma correction circuits (17R), (17G), and (17B).
R), (13G), and (13B), gamma-corrected 2 fs-rate three-primary-color data D _{R **} , D _{G **} , D
_The image is obtained by adding the gamma-corrected 2fs-rate detail signal D _{IE **} supplied from the detail signal generator (11) via the second gamma correction circuit (18) to _{B **.} Perform enhancement processing.

このような構成の信号処理部（７）によっても、ガン
マ補正処理及びイメージエンハンス処理を高い分解能で
施した2fsレートの３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D
_Ｂ＊＊を得ることができる。By the signal processing unit of such a configuration (7), gamma correction processing and the three primary color data D _{R **} in 2fs rate which has been subjected to image enhancement processing with high _resolution, D _{G **,} D
_{B **} can be obtained.

なお、この実施例において、上述の補間処理部（13
R），（13G），（13B）は、上記補間処理部（13R），
（13G），（13B）は、上記補間処理部（13R），（13
G），（13B）は、上記fsレートの３原色データＤ_Ｒ＊,D
_Ｇ＊,D_Ｂ＊に対して、上記クロックレートfsの２倍すな
わち8fscのクロックレート2fsで動作し、2fsレートの単
位遅延量をｚとして、 Ｈ（ｚ）_IPm＝（Z^-1＋１）^ｍ ‥‥ で示されるfsに少なくとも１個の零点を有する第６図の
ようなフィルタ特性Ｈ（ｚ）_IPmを与えるディジタルフ
ィルタを含んで構成される。また、上記ディテール信号
発生部（11）において、加算手段による加算出力に微分
処理を施すディジタルフィルタは、上記加算手段による
加算出力に対し、2fsレートの単位遅延量をｚとして、 Ｈ（ｚ）_IEHn＝（z^-1＋１）^ｎ ‥‥ で示され、上述の補間処理部（13R），（13G），（13
B）のディジタルフィルタの次数ｍと偶奇が同じ次数ｎ
を有し、fsに少なくとも一個の零点を有する第７図のよ
うなフィルタ特性Ｈ（ｚ）_IEHnを与えることにより微分
処理を行なう。In this embodiment, the above-described interpolation processing unit (13
R), (13G), and (13B) correspond to the interpolation processing unit (13R),
(13G) and (13B) correspond to the interpolation processing units (13R) and (13R).
G) and (13B) are the three primary color data DR _* and D at the fs rate.
H (z) _IPm = (Z ^-1 +1) ^{m where} _{G *} and DB _* operate at a clock rate 2fs of twice the above clock rate fs, that is, 8 fsc, and a unit delay amount of the 2fs rate is z. It is configured to include a digital filter that provides a filter characteristic H (z) _IPm as shown in FIG. 6 having at least one zero at fs indicated by ‥‥. In the detail signal generating section (11), the digital filter for differentiating the added output by the adding means is configured such that H (z) _IEHn = (Z ^-1 +1) ^n} , and the above-described interpolation processing units (13R), (13G), (13
The order n of the digital filter of B) is the same as the order m even and odd.
The differential processing is _performed by giving a filter characteristic H (z) _IEHn as shown in FIG. 7 having at least one zero point to fs.

ここで、上述の補間処理部（13R），（13G），（13
B）及びディテール信号発生部（11）の各ディジタルフ
ィルタの次数m,nの偶奇が一致していない場合には、上
記補間処理部（13R），（13G），（13B）における補間
処理のためのディジタルフィルタによ群遅延と、上述デ
ィテール信号発生部（11）におけるディテール信号発生
用の微分処理のためのディジタルフィルタによる群遅延
とがずれてしまい、補間処理剤の信号にディテール信号
を加算しても良好にイメージエンハンス処理を行うこと
ができない。例えば上記補間処理部（13R），（13G），
（13B）で偶数次（２次）補間を行い、上記ディテール
信号発生部（11）で奇数次（１次）微分を行うようにす
ると、第８図に示すように、1/（2fs）の位相差を有す
るfsレートの緑色データＤ_Ｇ＊と赤色データＤ_Ｒ＊にそ
れぞれ２次補間処理を施すことにより得られる2fsレー
トの緑色データＤ_Ｒ＊＊と赤色データＤ_Ｒ＊＊を加算す
ることにより得られる輝度データＹ_＊＊の群遅延の中心
は、同図中にＰ_GPYで示す位置に有るが、上記fsレート
の緑色データＤ_Ｇ＊と赤色データＤ_Ｒ＊とを2fsのクロ
ックレートでマルチプレックスして等量加算した2fsの
クロックレートの信号Ｄ_{（Ｇ＋Ｒ）＊＊}を１次微分する
ことにより得られる水平ディテール信号IEH_＊＊の群遅
延の中心は、同図中にP_GPIEHで示すように、上記輝度Ｙ
_＊＊の群遅延の中心P_GPYに対して1/（4fs）だけずれて
おり、上記輝度データＹ_＊＊に水平ディテール信号IEH
_＊＊を加算合成することにより得られる水平輪郭補償処
理済の輝度データＹ_IEH＊＊の波形は点対象とならな
い。Here, the interpolation processing units (13R), (13G), (13
If the order m and n of the digital filters of B) and the detail signal generating section (11) do not match, the interpolation processing sections (13R), (13G) and (13B) perform interpolation processing. And the group delay caused by the digital filter for differential processing for generating the detail signal in the detail signal generating section (11) is shifted, and the detail signal is added to the signal of the interpolation processing agent. However, image enhancement processing cannot be performed well. For example, the interpolation processing units (13R), (13G),
When the even-order (secondary) interpolation is performed in (13B) and the odd-order (first-order) differentiation is performed in the detail signal generation unit (11), as shown in FIG. 8, 1 / (2fs) adding the green data D _{R **} and red data D _{R **} in 2fs rate obtained by applying the respective secondary interpolation processing green data D _{G *} and red data D _{R *} of fs rate having a phase difference The center of the group delay of the luminance data Y _** obtained by the above is located at the position indicated by _PGPY in the figure, but the green data DG _* and the red data DR _* having the above fs rate at a clock rate of 2 fs. The center of the group delay of the horizontal detail signal IEH _** obtained by first-order differentiating the signal D _{(G + R) **} of the clock rate of 2fs, which is multiplexed and added by the same _amount , is indicated by _PGPIEH in the figure. As described above, the brightness Y
The group delay _** is _shifted by 1 / (4fs) from the center _PGPY of the group delay, and the horizontal detail signal IEH is added to the luminance data Y _**.
The waveform of the luminance data Y _{IEH **} that has been subjected to the horizontal contour compensation processing and obtained by adding and combining _** is not a point target.

これ対して、この実施例の信号処理回路では、上述の
補間処理部（13R），（13G），（13B）及びディテール
信号発生部（11）の各ディジタルフィルタの次数m,nの
偶奇を一致させたことにより、補間処理のためのディジ
タルフィルタによ群遅延とディテール信号発生ように微
分処理のためのディジタルフィルタによる群遅延と一致
し、補間処理剤の信号にディテール信号を加算しても良
好にイメージエンハンス処理を行うことができる。On the other hand, in the signal processing circuit of this embodiment, the evenness and the oddness of the orders m and n of the digital filters of the above-described interpolation processing units (13R), (13G) and (13B) and the detail signal generation unit (11) match. As a result, the group delay by the digital filter for the interpolation processing and the group delay by the digital filter for the differentiation processing match the generation of the detail signal like the generation of the detail signal. Image enhancement processing.

例えば上記補間処理部（13R），（13G），（13B）で
偶数次（２次）補間を行い、上記ディテール信号発生部
（11）で偶数次（０次）微分を行うようにすると、第９
図に示すように、1/（2fs）の位相差を有するfsレート
の緑色データＤ_Ｇ＊と赤色データＤ_Ｒ＊にそれぞれ２次
補間処理を施すことにより得られる2fsレートの緑色デ
ータＤ_Ｇ＊＊と赤色データＤ_Ｒ＊＊を加算することによ
り得られる輝度データＹ_＊＊の群遅延の中心は、同図中
のP_GPYで示す位置に有り、上記fsレートの緑色データＤ
_Ｇ＊と赤色データＤ_Ｒ＊とを2fsのクロックレートでマ
ルチプレックスして等量加算した2fsのクロックレート
の信号のＤ_{（Ｇ＋Ｒ）＊＊}を０次微分することにより得
られる水平ディテール信号IEH_＊＊の群遅延の中心は、
同図中にP_GPIEHで示すように、上記輝度データＹ_＊＊の
群遅延の中心P_GPYに一致しており、上記輝度データＹ
_＊＊に水平ディテール信号IEH_＊＊を加算合成すること
により得られる水平輪郭補償処理剤の輝度データＹ
_IEH＊＊の波形は、上記群遅延の中心の位相に関して点
対称となる。For example, if the interpolation processing units (13R), (13G), and (13B) perform even-order (secondary) interpolation, and the detail signal generation unit (11) performs even-order (0th) differentiation, 9
As shown in FIG, 1 / Green fs rate data having a phase difference of (2fs) D _{G *} and red data D green data 2fs rate obtained _{by R *} each subjected to secondary interpolation processing D _{G * *} the red data D _{R **} center of the group delay of the luminance data Y _** obtained by adding the are there in the position shown by P _GPY in the figure, the green data D of the fs rate
_A horizontal detail signal IEH _* obtained by multiplexing _{G *} and red data DR _* at a clock rate of 2 fs and adding equal amounts of the signals to obtain a 2 fs clock rate signal D _{(G + R) **} and differentiating it to the 0th order _{. *} The center of the group delay is
As shown by _PGPIEH in the figure, the luminance data Y _** coincides with the center _PGPY of the group delay of the luminance data Y _** , and the luminance data Y _**
Luminance data Y of horizontal contour compensation processing agent obtained by adding and combining the horizontal detail signal IEH _** to _**
The waveform of _{IEH **} is point-symmetric with respect to the phase at the center of the group delay.

また、上記補間処理部（13R），（13G），（13B）で
奇数次（１次）補間を行い、上記ディテール信号発生部
（11）で奇数次（１次）微分を行うようにすると、第10
図に示すように、1/（2fs）の位相差を有するfsレート
の緑色データＤ_Ｇ＊と赤色データＤ_Ｒ＊にそれぞれ１次
補間処理を施すことにより得られる2fsレートの緑色デ
ータＤ_Ｇ＊＊と赤色データＤ_Ｒ＊＊を加算することによ
り得られる輝度データＹ_＊＊の群遅延の中心は、同図中
にP_GPYで示す位置に有り、上記fsレートの緑色データＤ
_Ｇ＊と赤色データＤ_Ｒ＊とを2fsのクロックレートでマ
ルチプレックスして等量加算した2fsのクロックレート
の信号Ｄ_{（Ｇ＋Ｒ）＊＊}を１次微分することにより得ら
れる水平ディテール信号IEH_＊＊の群遅延の中心は、同
図中にP_GPIEHで示すように、上述輝度データＹ_＊＊の群
遅延の中心P_GPYに一致しており、上記輝度データＹ_＊＊
に水平ディテール信号IEH_＊＊を加算合成することによ
り得られる水平輪郭補償処理済の輝度データＹ_IEH＊＊
の波形は、上記群遅延の中心の位相に関して点対称とな
る。Also, if the interpolation processing units (13R), (13G), and (13B) perform odd-order (primary) interpolation, and the detail signal generation unit (11) performs odd-order (primary) differentiation, Tenth
As shown in FIG, 1 / Green fs rate data having a phase difference of (2fs) D _{G *} and red data D green data 2fs rate obtained _{by R *} in each primary interpolation performed D _{G * *} the red data D _{R **} luminance data obtained by adding the Y _** in the center of the group delay is in the position indicated by P _GPY in the figure, the green data D of the fs rate
_A horizontal detail signal IEH _** obtained by multiplexing _{G *} and red data DR _* at a clock rate of 2fs and adding equal amounts of the signal D _{(G + R) **} at a clock rate of 2fs and first-order differentiation. the center of the group delay, as shown by P _GPIEH in the figure, coincides with the center P _GPY of the group delay of the above-described luminance data Y _**, the luminance data Y _**
Horizontal detail signal IEH _** addition combined luminance data Y of horizontal contour compensation processed obtained by _{IEH **} in
Is point-symmetric with respect to the phase at the center of the group delay.

この実施例において、上記ディテール信号発生部（1
1）は、その具体的な構成例を第11図に示してあるよう
に、上記A/D変換器（6G）により得られる緑色データＤ
_Ｇ＊を入力データＧ_INとする第１の遅延回路（21）と、
上記A/D変換器（6R）により得られる赤色データＤ_Ｒ＊
を入力データR_INとする第２の遅延回路（22）を備えて
いる。In this embodiment, the detail signal generator (1
As shown in FIG. 11, a specific example of the green data D obtained by the A / D converter (6G) is 1).
_A first delay circuit (21) having _{G *} as input data G _IN ;
Red data DR _* obtained by the A / D converter (6R)
_{Is provided} as the input data R _IN .

上記第１の遅延回路（21）は、Ｄ型フリップフロップ
等のディジタル遅延を手段用いて１水平走査期間1Hに等
しい遅延時間を入力信号に与える２個の1H遅延回路（21
a），（21b）を直列接続してなる。この第１の遅延回路
（21）は、上記A/D変換器（6G）から供給される緑色入
力データG_INについて、0H遅延出力G_IN、1H遅延出力G
_1HDL及び2H遅延出力G_2HEDLを第１のコムフィルタ（23）
に与えるとともに、上記1H遅延出力を上記遅延回路（13
G）介して上記補間処理部（14G）に供給する。The first delay circuit (21) includes two 1H delay circuits (21) for applying a delay time equal to one horizontal scanning period 1H to an input signal using a digital delay means such as a D-type flip-flop.
a) and (21b) are connected in series. The first delay circuit (21) is provided for the green input data G _IN supplied from the A / D converter (6G) for the 0H delay output G _IN and the 1H delay output G _IN .
_1HDL and 2H delay output G _2HEDL to first comb filter (23)
To the delay circuit (13)
G) to the interpolation processing unit (14G).

同様に、上記第２の遅延回路（22）は、Ｄ型フリップ
フロップ等のディジタル遅延手段を用いて１水平走査期
間1Hに等しい遅延時間を入力信号に与える２個の1H遅延
回路（22a），（22b）を直列接続してなる。この第２の
遅延回路（22）は、上記A/D変換器（6G）から供給され
る赤色入力データR_INについて、0H遅延出力R_IN,1H遅延
出力R_1HDL及び2H遅延出力R_2HDLを第２のコムフィルタ
（24）に与えるとともに、上記1H遅延出力を上記遅延回
路（13R）介して上記補間処理部（14R）に供給する。Similarly, the second delay circuit (22) includes two 1H delay circuits (22a), which give a delay time equal to one horizontal scanning period 1H to the input signal using digital delay means such as a D-type flip-flop. (22b) are connected in series. The second delay circuit (22) converts the 0H delay output R _IN , 1H delay output R _1HDL and 2H delay output R _2HDL for the red input data R _IN supplied from the A / D converter (6G). And the 1H delay output is supplied to the interpolation processing unit (14R) via the delay circuit (13R).

上記第１のコムフィルタ（23）は、上記A/D変換器（6
G）から上記第１の遅延回路（21）に供給される緑色入
力データG_INについて、該第１の遅延回路（21）からの
上記３種類の遅延出力G_IN,G_1HDL,G_2HDLに基づいて、 で示されるフィルタ出力GH,GV,DGをミキサ回路（25）に
与える。The first comb filter (23) is connected to the A / D converter (6
From G) for green input data G _IN supplied to the first delay circuit (21), based on the three types of delay output G _IN from the first delay circuit (21), G _1HDL, the G _2HDL hand, Are given to the mixer circuit (25).

また、上記第２のコムフィルタ（24）は、上記A/D変
換器（6R）から上記第２の遅延回路（22）に供給される
赤色入力データR_INについて、該第２の遅延回路（22）
からの上記３種類の遅延出力R_IN,R_1HDL,R_2HDLに基づい
て、 のフィルタ出力RH,RV,DRを上記ミキサ回路（25）に与え
る。In addition, the second comb filter (24) converts the red input data R _IN supplied from the A / D converter (6R) to the second delay circuit (22) with the second delay circuit (24). twenty two)
Based on the above three types of delayed outputs R _IN , R _1HDL and R _2HDL from Are given to the mixer circuit (25).

そして、上記ミキサ回路（25）は、上記第１のコムフ
ィルタ（23）からのフィルタ出力GH,GV,DGと、上記第２
のコムフィルタ（24）からのフィルタ出力RH,RV,DRとに
基づいて、 IEH′＝GH＋RH … IEV′＝GV＋α・RV （α＝0,1/4,1/2,1） … LEV＝GH＋β・RH … 又は、 LEV＝DG＋β・DR （β＝0,1） … の合成出力IEH′,IEV′,LEVを出力する。The mixer circuit (25) is configured to output the filter outputs GH, GV, DG from the first comb filter (23) and the second
IEH ′ = GH + RH... IEV ′ = GV + α · RV (α = 0, 1/4, 1/2, 1)… LEV = GH + β, based on the filter outputs RH, RV, DR from the comb filter (24) • Outputs the combined output IEH ', IEV', and LEV of RH or LEV = DG + βDR (β = 0, 1).

上記ミキサ回路（25）による上記合成出力IEH′は、
上記第１のコムフィルタ（23）からのフィルタ出力GHと
上記第２のコムフィルタ（24）からのフィルタ出力RHと
を2fsのクロックレートでマルチプレックスして等量加
算した2fsのクロックレートの水平ディテール信号とし
て第１のディジタルフィルタ回路（26）に供給される。The combined output IEH ′ by the mixer circuit (25) is
The filter output GH from the first comb filter (23) and the filter output RH from the second comb filter (24) are multiplexed at a clock rate of 2fs, and are added in equal amounts. The detail signal is supplied to the first digital filter circuit (26).

上述のように、上記撮像部に空間絵素ずらし法を採用
したこのカラーテレビジョンカメラ装置においても、上
記A/D変換器（6R），（6G）により得られる上記赤色デ
ータＤ_Ｒ＊と緑色データＤ_Ｇ＊が供給されるディテール
信号発生部（11）において、上記のコムフィルタ（22）
からのフィルタ出力GHと上記第２のコムフィルタ（24）
からのフィルタ出力RHとを上記ミキサ回路（25）で等量
加算することにより、１次のキャリア成分が全てキャン
セルされて、折り返し歪みを伴うことなく広帯域の水平
ディテール信号IEH′を形成することができる。As described above, in this color television camera device employing the spatial picture element shifting method in the imaging unit, the red data DR _* and green obtained by the A / D converters (6R) and (6G) are also used. In the detail signal generator (11) to which the data _{DG *} is supplied, the above comb filter (22)
Filter output GH and the second comb filter (24)
By adding equal amounts of the filter output RH and the filter output RH in the mixer circuit (25), all the primary carrier components are cancelled, and a wideband horizontal detail signal IEH 'can be formed without aliasing. it can.

また、上記第１のコムフィルタ（23）からのフィルタ
出力GVと上記第２のコムフィルタ（24）からのフィルタ
出力RVとを上記ミキサ回路（25）により1:αの比率で加
算した上記合成出力IEV′は、垂直ディテール信号とし
て同２のディジタルフィルタ回路（27）に供給される。In addition, the above-described synthesis in which the filter output GV from the first comb filter (23) and the filter output RV from the second comb filter (24) are added at a ratio of 1: α by the mixer circuit (25). The output IEV 'is supplied to the second digital filter circuit (27) as a vertical detail signal.

さらに、上記第１のコムフェルタ（23）からのフィル
タ出力GH又はDGと上記第２のコムフィルタ（24）からの
フィルタ出力RH又はDHとを上記ミキサ回路（25）により
1:βの比率で加算した上記合成出力LEVは、レベル信号
としてレベルディペンデント信号発生回路（28）に供給
される。Further, the filter output GH or DG from the first comb felter (23) and the filter output RH or DH from the second comb filter (24) are combined by the mixer circuit (25).
The combined output LEV added at the ratio of 1: β is supplied as a level signal to the level dependent signal generation circuit (28).

そして、上記ミキサ回路（25）から上記合成出力IE
H′が2fsのクロックレートの水平ディテール信号として
供給される上記第１のディジタルフィルタ回路（26）
は、fsに少なくとも２個以上の偶数個の零点を有するハ
イパスフィルタ特性を有するものが用いられ、2fsレー
トの水平ディテール信号を形成する。Then, the composite output IE is output from the mixer circuit (25).
The first digital filter circuit (26) wherein H 'is supplied as a horizontal detail signal having a clock rate of 2fs.
A fs having a high-pass filter characteristic having at least two or more even-numbered zeros in fs is used to form a horizontal detail signal at a rate of 2 fs.

この第１のディジタルフィルタ回路（26）は、例えば
第13図に等化的なブロック構成を示すように、 の伝達関数H₁（ｚ）で示される第１のフィルタブロック
（41）と、 の伝達関数H₂（ｚ）で示される第２のフィルタブロック
（42）と、 の伝達関数H₃（ｚ）で示される第３のフィルタブロック
（43）と、 の伝達関数H₄（ｚ）で示される第４のフィルタブロック
と、重み係数ap,β₁,β₂,β_３を与える各係数回路（4
5），（46），（47），（48）と、上記各係数回路（4
6），（47），（48）による出力を加算する加算回路（4
9）により構成される。The first digital filter circuit (26) has, for example, an equalized block configuration shown in FIG. A first filter block (41) represented by a transfer function H ₁ (z) of A second filter block (42) represented by the transfer function H ₂ (z) of A third filter block (43) represented by the transfer function H ₃ (z) of , A fourth filter block represented by a transfer function H ₄ (z), and a coefficient circuit (4) for providing weighting coefficients ap, β ₁ , β ₂ , and β _3.
5), (46), (47), (48) and the above coefficient circuits (4
6), (47), Adder circuit (4
9).

上記第１のディジタルフィルタ回路（26）は、2fsの
処理レートで動作し、上記ミキサ回路（25）からの上記
合成出力IEH′に対して、第13図に示すようなハイパス
フィルタ特性を与えることにって、 の各フィルタ出力IEH,APを形成する。The first digital filter circuit (26) operates at a processing rate of 2fs, and gives a high-pass filter characteristic as shown in FIG. 13 to the composite output IEH 'from the mixer circuit (25). So, Of each filter output IEH, AP.

ここで、上記ミキサ回路（25）から上記合成出力IE
H′は、上記第１のコムフィルタ（23）からのフィルタ
出力GHと、上記第２のコムフィルタ（24）からのフィル
タ出力RHとを加算合成したもので、上記各コムフィルタ
（23），（24）によって、第14図に示す２次元周波数空
間上で垂直方向に帯域制限されている。複合カラー映像
信号の色副搬送周波数f_SCの近傍のfsに少なくとも２個
以上の零点を有するハイパスフィルタ特性を有する上記
第１のディジタルフィルタ回路（26）で水平方向に帯域
制限して得られる水平ディテール信号IEHは、第14図に
示す２次元周波数空間上で色副搬送波周波数SC（f_sc,1/
4）領域への不要な漏洩成分が少なく、クロスカラー妨
害を伴うことなく高品位の水平輪郭強調処理を行うこと
ができる。Here, the composite output IE is output from the mixer circuit (25).
H 'is the sum of the filter output GH from the first comb filter (23) and the filter output RH from the second comb filter (24). By (24), the band is limited in the vertical direction on the two-dimensional frequency space shown in FIG. The first digital filter circuit (26) having a high-pass filter characteristic having at least two zeros at fs near the color sub-carrier frequency f _SC of the composite color video signal has a horizontal band obtained by horizontal band limiting. The detail signal IEH is expressed by a chrominance subcarrier frequency SC (f _sc , 1/1) on the two-dimensional frequency space shown in FIG.
4) There is little unnecessary leakage component to the area, and high-quality horizontal contour enhancement processing can be performed without cross-color interference.

上記第１のディジタルフィルタ回路（26）によるフィ
ルタ出力IEHは、水平ディテール信号として上記加算器
（29）に供給され、また、フィルタ出力APは、非線形処
理を行う第１のコア回路（30）を介して加算器（34）に
供給される。The filter output IEH from the first digital filter circuit (26) is supplied to the adder (29) as a horizontal detail signal, and the filter output AP is applied to a first core circuit (30) for performing nonlinear processing. The signal is supplied to the adder (34).

また、上記第２のディジタルフィルタ回路（27）は、
例えば第15図に等化的なブロック構成を示すように、上
記ミキサ回路（25）による上記垂直ディテール信号IE
V′に の伝達関数H₁（ｚ）を与える第１のフィルタブロック
（51）と、この第１のフィルタブロック（51）によるフ
ィルタ出力信号と上記垂直ディテール信号IEV′とを選
択してフィルタ特性を切り換える第１の切り換え回路ブ
ロック（52）と、この第１の切り換え回路ブロック（5
2）による第１の選択出力信号に の伝達関数H₂（ｚ）を与える第２のフィルタブロック
（53）と、この第２のフィルタブロック（53）によるフ
ィルタ出力信号と上記第１の選択出力信号とを選択して
フィルタ特性を切り換える第２の切り換え回路ブロック
（54）と、この第２の切り換え回路ブロック（54）によ
る第２の選択出力信号に重み係数αを掛ける係数回路
（55）と、この係数回路（55）からの出力信号に、 の伝達関数H₃（ｚ）を与える第３のフィルタブロック
（56）とにより構成される。Further, the second digital filter circuit (27)
For example, as shown in FIG. 15, the vertical detail signal IE by the mixer circuit (25) is shown as an equalized block configuration.
V ′ A first filter block (51) for providing the transfer function H ₁ (z) of the above, and a filter output signal from the first filter block (51) and the vertical detail signal IEV ′ to select and switch the filter characteristics. 1 switching circuit block (52) and the first switching circuit block (5
2) to the first selected output signal A second filter block (53) that gives the transfer function H ₂ (z) of the above, a filter output signal from the second filter block (53) and the first selected output signal, and the filter characteristics are switched. A second switching circuit block (54), a coefficient circuit (55) for multiplying a second selected output signal by the second switching circuit block (54) by a weighting factor α, and an output from the coefficient circuit (55) At the signal And a third filter block (56) for providing a transfer function H ₃ (z) of

この第２のディジタルフィルタ回路（27）は、上術の
コムフィルタ（23），（24）により、 なるフィルタ特性Ｈ（ｚ）が与えられたfsのクロックレ
ートの上記垂直ディテール信号IEV′に対して、fsの処
理レートで動作して、第16図に一点鎖線で示すようにf
_SCに零点を有するフィルタ特性H₁（ｚ）と、2f_SCに零点
を有するフィルタ特性H₂（ｚ）を与えて、同図中に実線
で示すような伝達関数H₀（ｚ） の垂直ディテール信号IEVを形成し、この垂直ディテー
ル信号IEVを上記加算回路（29）に供給する。The second digital filter circuit (27) is formed by the above-mentioned comb filters (23) and (24). In response to the vertical detail signal IEV 'at the clock rate of fs given by the filter characteristic H (z), the operation is performed at the processing rate of fs, and as shown by the dashed line in FIG.
A filter characteristic H ₁ (z) having a zero point in the _SC, giving the filter characteristics H ₂ (z) having a zero point 2f _SC, the transfer function as indicated by a solid line in FIG H ₀ (z) , And supplies the vertical detail signal IEV to the addition circuit (29).

ここで、上記垂直ディテール信号IEV′は、上記第１
とコムフィルタ（23）からのフィルタ出力GVと、上記第
２のコムフィルタ（24）からのフィルタ出力RVとを加算
合成したもので、上記各コムフィルタ（23），（24）に
よって、上記第14図の２次元周波数空間上で垂直方向に
帯域制限されている。複合カラー映像信号の色副搬送周
波数f_SCの近傍に２個以上の零点を有する上記第２のデ
ィジタルフィルタ回路（27）で水平方向に帯域制限して
得られる垂直ディテール信号IEVは、上記第14図の２次
元周波数空間上で色副搬送周波数SC（f_SC,1/4）領域へ
の不要な漏洩成分が少なく、クロスカラー妨害を伴うこ
となく高品位の垂直輪郭強調処理を行うことができる。Here, the vertical detail signal IEV 'is equal to the first
And the filter output GV from the comb filter (23) and the filter output RV from the second comb filter (24) are added and synthesized. The comb filters (23) and (24) provide The band is limited vertically in the two-dimensional frequency space in FIG. The vertical detail signal IEV obtained by horizontally band-limiting the second digital filter circuit (27) having two or more zeros in the vicinity of the color sub-carrier frequency f _SC of the composite color video signal is the fourteenth signal. In the two-dimensional frequency space shown in the figure, there is little unnecessary leakage component to the color sub-carrier frequency SC (f _SC , 1/4) region, and high-quality vertical contour enhancement processing can be performed without cross-color interference. .

上記加算回路（29）は、2fsの処理レートで動作し
て、上記第１のディジタルフィルタ回路（26）から供給
される2fsのクロックレートの水平ディテール信号IEHと
上記第２のディジタルフィルタ回路（27）から供給され
るfsのクロックレートの垂直ディテール信号IEVとを加
算する。この加算回路（29）による2fsのクロックレー
トの加算出力信号は、非線形処理を行う第２のコア回路
（31）を介して乗算回路（32）に供給される。The adder circuit (29) operates at a processing rate of 2fs, and outputs a horizontal detail signal IEH at a clock rate of 2fs supplied from the first digital filter circuit (26) and the second digital filter circuit (27). ) And the vertical detail signal IEV of the clock rate of fs supplied from the above. The addition output signal at the clock rate of 2 fs by the addition circuit (29) is supplied to the multiplication circuit (32) via the second core circuit (31) that performs nonlinear processing.

また、上記ミキサ回路（25）による合成出力LEVがレ
ベル信号として供給される上記レベルディペンデンド信
号発生回路（28）は、上記レベル信号LEVに応じたレベ
ルディペント信号LDを発生し、このレベルディペンデン
ト信号にLD重み係数を掛ける乗算回路（33）を介して上
記乗算回路（32）に供給する。The level dependent signal generating circuit (28) to which the combined output LEV from the mixer circuit (25) is supplied as a level signal generates a level dependent signal LD corresponding to the level signal LEV. The signal is supplied to the multiplication circuit (32) via a multiplication circuit (33) for multiplying the dependent signal by an LD weighting coefficient.

上記乗算回路（32）は、上記乗算回路（33）による重
み係数を設けたベルティペンデント信号LDを上記第２の
コア回路（31）による非線形処理が施された上記加算回
路（29）による加算出力信号に掛けて、その乗算出力信
号を上記加算回路（34）に供給する。The multiplying circuit (32) adds the vertical pendant signal LD provided with the weight coefficient by the multiplying circuit (33) by the adding circuit (29) which has been subjected to the non-linear processing by the second core circuit (31). Multiplied by the output signal, the multiplied output signal is supplied to the adding circuit (34).

この加算回路（34）は、上記第１のコア回路（30）に
よる非線形処理が施された上記第１のディジタルフィル
タ回路（25）によるフィルタ出力APを上記乗算回路によ
る乗算出力信号に加算し、その加算出力を2fsのクロッ
クレートのディテール信号Ｄ_IE＊＊として出力する。The addition circuit (34) adds a filter output AP of the first digital filter circuit (25), which has been subjected to the non-linear processing by the first core circuit (30), to a multiplication output signal of the multiplication circuit, The added output is output as a detail signal DIE _** having a clock rate of 2 fs.

このような構成のディテール信号発生部（11）から上
記2fsのクロックレートのディテール信号IE_IE＊＊が供
給される上記加算器（14R），（14G），（14B）は、上
記2fsのクロックレートのディテール信号Ｄ_IE＊＊を上
記補間処理部（13R），（13G），（13B）から供給され
る2fsレートの３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊
に加算することによりイメージエンハンス処理を施す。
そして、上記加算器（14R），（14G），（14B）は、イ
メージエンハンス処理済の３原色データＤ_Ｒ＊＊,D
_Ｇ＊＊,D_Ｂ＊＊を上記ガンマ補正処理回路（15R），（1
5G），（15B）に供給する。The adders (14R), (14G), and (14B), to which the detail signal IE _{IE **} having the clock rate of 2 fs is supplied from the detail signal generating section (11) having such a configuration, are connected to the clock rate of 2 fs. the interpolation processing section the detail signal D _{IE **} of (13R), (13G), 3 primary color data _{D R **} in 2fs rate supplied from _{(13B), D G **,} D B **
To perform image enhancement processing.
The adders (14R), (14G), and (14B) provide the three primary color data _{DR **} , D having undergone the image enhancement processing.
_{G **} , DB _** are _converted to the above gamma correction processing circuit (15R), (1
5G) and (15B).

上記ガンマ補正処理回路（15R），（15G），（15B）
は、上記加算器（14R），（14G），（14B）によるイメ
ージエンハンス処理済の２原色データＤ_Ｒ＊＊,
D_Ｇ＊＊,D_Ｂ＊＊にガンマ補正処理を施し、ガンマ補正
処理済の３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊を出力
する。The above gamma correction processing circuit (15R), (15G), (15B)
Are the two primary color data _{DR **} , image-enhanced processed by the adders (14R), (14G) and (14B).
D _{G **,} subjected to gamma correction processing _{D B **,} 3 primary color data _{D R **} gamma-corrected, _{D G **,} and outputs the _{D B **.}

このようにして、上記信号処理部（７）は、イメージ
エンハンス処理及びガンマ補正処理を施した2fsのクロ
ックレートの３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊を
出力する。この信号処理部（７）から出力される上記2f
sのクロックレートの３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D
_Ｂ＊＊は、カラーエンコーダ（８）に供給されるととも
に、ディジタル・アナログ（D/A）変換器（9R），（9
G），（9B）に供給される。In this manner, the signal processing unit (7), the image enhancement processing and the three primary color data D _{R **} in 2fs clock rate which has been subjected to gamma correction _processing, D _{G **,} and outputs the D _{B **.} The 2f output from the signal processing unit (7)
s clock rate three primary color data _{DR **} , _{DG **} , D
_{B **} is supplied to a color encoder (8), and a digital / analog (D / A) converter (9R), (9
G), (9B).

そして、上記D/A変換器（9R），（9G），（9B）は、
上記信号処理部（７）から供給される2fsのクロックレ
ートの高解像度を確保した３原色データＤ_Ｒ＊＊,D
_Ｇ＊＊,D_Ｂ＊＊をアナログ化して、アナログの３原色撮
像出力信号R_OUT,G_OUT,B_OUTを信号出力端子（10R），（1
0G），（10B）から出力する。And the D / A converters (9R), (9G), and (9B)
The three primary color data DR _** , D which ensure the high resolution of the clock rate of 2 fs supplied from the signal processing unit (7)
_{G **} and DB _** are converted to analog, and the three primary color image pickup output signals R _OUT , G _OUT and B _OUT are converted to signal output terminals (10R), (1
0G) and (10B).

また、上記カラーエンコーダ（８）は、その具体的な
構成を第17図に示してあるように、上記信号処理部
（７）から上記2fsのクロックレートの３原色データＤ
_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊が供給されるマトリクス回路
（81）と、そのマトリクス回路（81）により形成される
輝度信号データＤ_Ｙ＊＊が供給される遅延回路（82）
と、上記このマトリクス回路（81）により形成される各
色差信号データＤ_Ｒ−Ｙ＊,D_Ｂ−Ｙ＊,D_Ｉ＊,D_Ｑ＊が供
給される各ローパスフィルタ（83），（84），（85），
（86）と、上記マトリクス回路（81）により形成される
Ｄ_Ｉ＊,D_Ｑ＊が上記各ローパスフィルタ（85），（86）
を介して供給される変調回路（87）と、この変調回路
（87）による変調出力データが供給される補間処理回路
（88）と、この補間処理回路（88）による補間処理出力
データが供給されるとともに上記マトリクス回路（81）
により形成される輝度信号データＤ_Ｙ＊＊が上記遅延回
路（82）を介して供給される加算回路（89）とを備えて
なる。As shown in FIG. 17, a specific configuration of the color encoder (8) is supplied from the signal processing unit (7) to the three primary color data D at a clock rate of 2 fs.
_{R **, D G **,} delay _{circuit D B **} is a matrix circuit (81) supplied, the luminance signal data _{D Y **} formed by the matrix circuit (81) is supplied (82)
And low-pass filters (83), (84) to which the respective color difference signal data DR _{-Y *} , DB _{-Y *} , DI _* , and _{DQ *} formed by the matrix circuit (81) are supplied. , (85),
(86) and D _{I *} and D _{Q *} formed by the matrix circuit (81) are the low-pass filters (85) and (86).
A modulation circuit (87) supplied through the interpolator, an interpolation processing circuit (88) supplied with modulation output data from the modulation circuit (87), and an interpolation processing output data supplied from the interpolation processing circuit (88). And the above matrix circuit (81)
And an adder circuit (89) supplied with the luminance signal data _{DY **} formed through the above-mentioned delay circuit (82).

上記マトリクス回路（81）は、上記2fsのクロックレ
ートの３原色データＤ_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊について
マトリクス演算処理を行うことによって、2fsのクロッ
クレートの輝度信号データＤ_Ｙ＊＊と、fsのクロックレ
ートの色素信号データＤ_Ｒ−Ｙ＊,D_Ｂ−Ｙ＊,D_Ｉ＊,D
_Ｑ＊を形成する。Said matrix circuit (81), the three primary colors data D _{R **} clock rate of the _2fs, D _{G **,} D _B by performing the matrix calculation processing for _**, the clock rate of 2fs luminance signal data D _{Y **} a dye signal data clock rate _{fs D R-Y *, D} B-Y *, D I *, D
Form _{Q *} .

そして、このカラーエンンコーダ（８）は、上記３原
色データＤ_Ｒ＊＊,D_Ｒ＊＊,D_Ｂ＊＊についてのコンポー
ネントカラー画像データとして、上記マトリクス回路
（81）から上記遅延回路（82）を介して上記輝度信号デ
ータＤ_Ｙ＊＊を出力するとともに、上記マトリクス回路
（81）から上記各ローパスフィルタ（83），（84）を介
して上記各色差信号データＤ_Ｒ−＊,D_Ｂ−Ｙ＊を出力す
る。なお、上記遅延回路（82）は、上記各ローパスフィ
ルタ（83），（84）に対応する遅延特性を上記輝度信号
データＤ_Ｙ＊＊に与える。Then, the color ene emissions coder (8), the three primary color data _{D R **, D R **,} D B as a component color image data for _**, the matrix circuit from (81) the delay circuit (82) and outputs the luminance signal data D _{Y **} through, said matrix circuit (81) from each of the low-pass filter (83), each of the color difference signal data D _{R- *} via _(84), D _{B- Y *} is output. The delay circuit (82) gives the delay characteristics corresponding to the low-pass filters (83) and (84) to the luminance signal data _{DY **} .

また、このカラーエンコーダ（８）において、上記変
調回路（87）は、上記マトリクス回路（81）から上記各
ロパースフィルタ（85），（86）を介して供給されるＤ
_Ｉ＊,D_Ｑ＊を直２相変調する変調処理を行う。この変調
回路（87）による変調出力データは、色副搬送波周波数
f_SCの奇数次高調波を含む変調色差信号に対応するもの
となる。Further, in the color encoder (8), the modulation circuit (87) is supplied from the matrix circuit (81) through the low-pass filters (85) and (86).
A modulation process for performing two-phase modulation of _{I *} and _{DQ *} is performed. The modulation output data from this modulation circuit (87) is the color subcarrier frequency
This corresponds to a modulated color difference signal including odd harmonics of f _SC .

さらに、上述補間処理回路（88）は、上記変調回路
（87）による変調出力データについて、f_SC成分と7f_SC
成分を抽出するディジタルフィルタリング処理を行い、
8f_SCに対応するクロックレート24fsの変調色差信号デー
タを形成する。Further, the interpolation processing circuit (88) calculates the f _SC component and the 7f _SC component of the modulation output data from the modulation circuit (87).
Perform digital filtering to extract components,
Modulated color difference signal data having a clock rate of 24 fs corresponding to 8 f _SC is formed.

そして、このカラーエンコーダ（８）は、上記マトリ
クス回路（81）から上記遅延回路（82）を介して出力す
る上記輝度信号データＤ_Ｙ＊＊と上記補間処理回路（8
8）により形成した2fsのクロックレートの変調色差信号
データを上記加算回路（89）により加算することによっ
て、ディジタルコンポジットビデオ信号Ｄ_CS＊＊を形成
する。The color encoder (8) includes the luminance signal data _{DY **} output from the matrix circuit (81) via the delay circuit (82) and the interpolation processing circuit (8).
The digital composite video signal D _{CS **} is formed by adding the modulated color difference signal data of the clock rate of 2 fs formed in 8) by the above-mentioned addition circuit (89).

すなわち、上記カラーエンコーダ（８）は、上記上記
信号処理部（７）により画像強調処理及びガンマ補償処
理を施した2fsのクロックレートの３原色データＤ
_Ｒ＊＊,D_Ｇ＊＊,D_Ｂ＊＊について、上記2fsのクロック
レートの高い解像度を確保した上記輝度信号データＤ
_Ｙ＊＊と、fsのクロックレートの上記各色差信号データ
Ｄ_Ｒ−Ｙ＊,D_Ｂ−Ｙ＊とで構成されるコンポーネントカ
ラー画像データを出力するとともに、上記2fsのクロッ
クレートの高い解像度を確保したディジタルコンポジッ
トビデオ信号Ｄ_CS＊＊出力する。That is, the color encoder (8) performs the 3 fs primary color data D of the clock rate of 2 fs which has been subjected to the image enhancement processing and the gamma compensation processing by the signal processing section (7).
_{R **,} D _{G **,} D _B for _**, the luminance signal data D which ensures a high clock rate of the 2fs resolution
_{Y **} and, each color difference signal data D clock rate of fs _{R-Y *,} and outputs the component color image data consisting of D _{B-Y *} city, ensuring a high clock rate of the 2fs resolution The digital composite video signal D _{CS ** is} output.

このカラーエンコンダ（８）から出力される上記コン
ポーネントカラー画像データすなわち上記輝度信号デー
タＤ_Ｙ＊＊及び上記各色素信号データＤ_Ｒ−Ｙ＊,D
_Ｂ−Ｙ＊は、ディジタル・アナログ（D/A）変換器（9
Y），（9R−Ｙ），（9B−Ｙ）に供給される。The component color image data output from the color encoder (8), that is, the luminance signal data _{DY **} and the respective dye signal data DR _{-Y *} , D
_{BY *} is a digital / analog (D / A) converter (9
Y), (9R-Y) and (9B-Y).

上記D/A変換器（9Y），（9R−Ｙ），（9B−Ｙ）は、
上記輝度信号データＤ_Ｙ＊＊及び上記各色差信号データ
Ｄ_Ｒ−Ｙ＊,D_Ｂ−Ｙ＊をアナログ化することによりアナ
ログコンポーネントカラービデオ信号Y_OUT,R−Y_OUT,B−
Y_OUTとして信号出力端子（10Y），（10R−Ｙ），（10B
−Ｙ）から出力する。The D / A converters (9Y), (9R-Y), and (9B-Y)
By converting the luminance signal data _{DY **} and the respective color difference signal data DR _{-Y *} and DB _{-Y *} into analog, analog component color video signals Y _OUT , R-Y _OUT , and B-
Y _OUT as a signal output terminal (10Y), (10R-Y ), (10B
-Y).

さらに、上記カラーエンコーダ（８）から出力される
上記ディジタルコンポジットビデオ信号Ｄ_CS＊＊は、デ
ィジタル・アナログ（D/A）変換器（9CS）に供給され
る。上記D/A変換器（9CS）は、上記2fsのクロックレー
トの高い解像度を確保した上記ディジタルコンポジット
ビデオ信号Ｄ_CS＊＊をアナログ化することによりアナロ
グコンポジットビデオ信号OS_OUTとして信号出力端子（1
0CS）から出力する。Further, the digital composite video signal D _{CS **} output from the color encoder (8) is supplied to a digital / analog (D / A) converter (9CS). The D / A converter (9CS), the signal output terminal (1 the digital composite video signal D _{CS **} that ensures a high clock rate of the 2fs resolution as an analog composite video signal OS _OUT by analogized
0CS).

Ｈ 発明の効果 上述のように、本発明に係る固体撮像装置の信号処理
回路では、空間絵素ずらし法を採用した撮像部の各固体
イメージセンサからfsのサンプリングレートで読み出さ
れる各撮像出力信号をアナログ・ディジタル変換手段に
より上記サンプリングレートfsの等しいクロックレート
でディジタル化したディジタル出力信号について、補間
手段により2fsレートの信号を形成するとともに、ディ
テール信号発生手段により2fsレートの広帯域の水平デ
ィテール信号を形成して、これの信号を加算手段で加算
合成することにより、2fsレートで高分解能のイメージ
エンハンス処理を行うことができる。H Effects of the Invention As described above, in the signal processing circuit of the solid-state imaging device according to the present invention, each imaging output signal read at a sampling rate of fs from each solid-state image sensor of the imaging unit that employs the spatial pixel shifting method. For the digital output signal digitized at the clock rate equal to the sampling rate fs by the analog-to-digital conversion means, a 2 fs rate signal is formed by the interpolation means, and a 2 fs wide band wide detail signal is formed by the detail signal generation means. Then, by adding and synthesizing these signals by the adding means, high-resolution image enhancement processing can be performed at a rate of 2 fs.

また、本発明に係る固体撮像装置の信号処理回路で
は、2fsのクロックレートで動作するガンマ補正手段に
より、上記加算手段の出力信号にガンマ補正処理を施す
ことによって、上記2fsのクロックレートでイメージエ
ンハンス処理が施されるディジタル出力信号に対して、
ガンマ補正処理を適正に施すことができる。In the signal processing circuit of the solid-state imaging device according to the present invention, gamma correction is performed on the output signal of the adding means by gamma correction means operating at a clock rate of 2 fs, thereby enhancing image enhancement at the clock rate of 2 fs. For the digital output signal to be processed,
Gamma correction can be properly performed.

さらに、本発明は、fsのクロックレートで動作する第
１のガンマ補正手段により上記アナログ・ディジタル変
換手段に出力信号にガンマ補正処理を施すとともに、2f
sのクロックレートで動作する第２のガンマ補正手段に
より上記ディテール信号にガンマ補正処理を施ことによ
って、上記2fsのクロックレートでイメージエンハンス
処理が施されるディジタル出力信号に対して、ガンマ補
正処理を適正に施すことができる。Further, according to the present invention, the first gamma correction means operating at the clock rate of fs performs gamma correction processing on the output signal to the analog / digital conversion means,
The second gamma correction means operating at a clock rate of s performs gamma correction processing on the detail signal, thereby performing gamma correction processing on the digital output signal subjected to image enhancement processing at the clock rate of 2 fs. It can be applied properly.

従って、本発明によれば、所謂空間絵素ずらし法を採
用した撮像部の各固体イメージセンサからの撮像出力信
号をディジタル化して、イメージエンハンス処理を行う
ためのディテール信号をディジタル信号処理によって形
成するようにした固体撮像装置の信号処理回路におい
て、各固体イメージセンサからfsのサンプリングレート
で読み出される各撮像出力信号に対して、2fsレートで
高分解能のイメージエンハンス処理及びガンマ補正処理
を適正に施すことができる。Therefore, according to the present invention, the imaging output signal from each solid-state image sensor of the imaging unit employing the so-called spatial picture element shifting method is digitized, and a detail signal for performing image enhancement processing is formed by digital signal processing. In the signal processing circuit of the solid-state imaging device, the image output signals read from each solid-state image sensor at a sampling rate of fs are appropriately subjected to high-resolution image enhancement processing and gamma correction processing at a 2 fs rate. Can be.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明を適用した三板式カラーテレビジョンカ
メラ装置を示すブロック図、第２図は上記三板式カラー
テレビジョンカメラ装置における各CCDイメージセンサ
の配設状態を示す模式図、第３図は上記カラーテレビジ
ョンカメラ装置におけるCCDイメージセンサによる各撮
像出力信号の信号スペクトラムを示す図、第４図は上記
三板式カラーテレビジョンカメラ装置を構成している信
号処理部の構成を示すブロック図、第５図は上記信号処
理部の他の構成例を示すブロック図、第６図は上記信号
処理部を構成する補間処理部に備えられるディジタルフ
ィルタの特性を示す特性線図、第７図は上記信号処理部
を構成するディテール信号発生部に備えられるディジタ
ルフィルタの特性を示す特性線図、第８図は上記補間処
理部で偶数次補間処理を行い上記ディテール信号発生部
で奇数次微分処理を行う場合の水平輪郭強調処理動作の
説明図、第９図は上記補間処理部で偶数次補間処理を行
い上記ディテール信号発生部で偶数次微分処理を行う場
合の水平輪郭強調処理動作の説明図、第10図は上記補間
処理部で奇数次補間処理を行い上記ディテール信号発生
部で奇数次微分処理を行う場合の水平輪郭強調処理動作
の説明図、第11図は上記信号処理部のディテール信号発
生部の具体的な構成例を示すブロック図、第12図は上記
ディテール信号発生部の第１のディジタルフィルタ回路
の等化的なブロック構造を示すブロック図、第13図は上
記第１のディジタルフィルタ回路のフィルタ特性を示す
特性線図、第14図は上記ディテール信号発生部で形成す
るディテール信号の周波数特性を２次元周波数空間上に
示した模式図、第15図は上記ディテール信号発生部の第
２のディジタルフィルタ回路の等化的なブロック構成を
示すブロック図、第16図は上記第２のディジタルフィル
タ回路のフィルタ特性を示す特性線図、第17図は上記三
板式カラーテレビジョンカメラ装置を構成しているカラ
ーエンコーダの構成を示すブロック図である。 第18図は離散的な絵素構造を有する一般的な固体イメー
ジセンサによる撮像出力信号の信号スペクトラムを示す
模式図である。 （4R），（4G），（4B）……CCDイメージセンサ （6R），（6G），（6B）……A/D変換器 （７）……信号処理部 （８）……カラーエンコーダ （11）……ディテール信号発生部 （13R），（13G），（13B）……補間処理部 （14R），（14G），（14B）……加算器 （15R），（15G），（15B）……ガンマ補正回路 （17R），（17G），（17B）……第１のガンマ補正回路 （18）……第２のガンマ補正回路 （26）……ディジタルフィルタ回路FIG. 1 is a block diagram showing a three-panel color television camera apparatus to which the present invention is applied, FIG. 2 is a schematic view showing an arrangement state of each CCD image sensor in the three-panel color television camera apparatus, and FIG. FIG. 4 is a diagram showing a signal spectrum of each imaging output signal by the CCD image sensor in the color television camera device. FIG. 4 is a block diagram showing a configuration of a signal processing unit constituting the three-panel color television camera device. FIG. 5 is a block diagram showing another configuration example of the signal processing unit, FIG. 6 is a characteristic diagram showing characteristics of a digital filter provided in an interpolation processing unit constituting the signal processing unit, and FIG. FIG. 8 is a characteristic diagram showing the characteristics of a digital filter provided in a detail signal generator constituting a signal processor. FIG. FIG. 9 is an explanatory diagram of the horizontal contour enhancement processing when the detail signal generation section performs odd-order differentiation processing. FIG. 9 shows an even-order interpolation processing performed by the interpolation processing section and performs even-order differentiation processing by the detail signal generation section. FIG. 10 is an explanatory diagram of a horizontal contour emphasizing processing operation when performing, FIG. 10 is an explanatory diagram of a horizontal contour emphasizing processing operation when performing odd-order interpolation processing in the interpolation processing section and performing odd-order differentiation processing in the detail signal generating section, FIG. 11 is a block diagram showing a specific configuration example of a detail signal generation unit of the signal processing unit, and FIG. 12 is a block diagram showing an equivalent block structure of a first digital filter circuit of the detail signal generation unit. FIG. 13 is a characteristic diagram showing the filter characteristics of the first digital filter circuit, and FIG. 14 is a two-dimensional frequency characteristic of the detail signal generated by the detail signal generator. FIG. 15 is a schematic diagram showing a space, FIG. 15 is a block diagram showing an equalizing block configuration of a second digital filter circuit of the detail signal generator, and FIG. 16 is a filter characteristic of the second digital filter circuit. FIG. 17 is a block diagram showing a configuration of a color encoder constituting the three-panel type color television camera device. FIG. 18 is a schematic diagram showing a signal spectrum of an image pickup output signal by a general solid-state image sensor having a discrete picture element structure. (4R), (4G), (4B) CCD image sensor (6R), (6G), (6B) A / D converter (7) Signal processing unit (8) Color encoder ( 11) Detail signal generator (13R), (13G), (13B) Interpolator (14R), (14G), (14B) Adder (15R), (15G), (15B) ... Gamma correction circuit (17R), (17G), (17B) ... First gamma correction circuit (18) ... Second gamma correction circuit (26) ... Digital filter circuit

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】緑色画像撮像用の固体イメージセンサと赤
色画像撮像及び青色画像撮像用の固体イメージセンサと
を各画素の繰り返しピッチの1/2だけ空間的にずらして
配置した撮像部の上記各固体イメージセンサからfsのサ
ンプリングレートで読み出される各撮像出力信号を上記
サンプリングレートfsに等しいクロックレートでディジ
タル化するアナログ・ディジタル変換手段と、 該アナログ・ディジタル変換手段の各ディジタル出力信
号のうち緑色画像撮像信号と赤色画像撮像信号、青色画
像撮像信号又は両信号の合成信号とを等量加算した信号
から上記サンプリングレートfsの２倍のクロックレート
2fsの水平ディテール信号を少なくとも発生するディテ
ール信号発生手段と、 上記アナログ・ディジタル変化手段のディジタル出力信
号を2fsのクロックレートに補間する補間手段と、 上記ディテール信号発生手段の出力信号を上記補間手段
の出力信号に加算する加算手段とを有してなる固体撮像
装置の信号処理回路。The solid-state image sensor for capturing a green image and the solid-state image sensors for capturing a red image and a blue image are spatially shifted by a half of a repetition pitch of each pixel. Analog-to-digital conversion means for digitizing each imaging output signal read from the solid-state image sensor at a sampling rate of fs at a clock rate equal to the sampling rate fs; and a green image among the digital output signals of the analog-to-digital conversion means. A clock rate that is twice the sampling rate fs from the signal obtained by adding the image signal and the red image image signal, the blue image image signal, or the combined signal of both signals in equal amounts
Detail signal generating means for generating at least a horizontal detail signal of 2 fs; interpolation means for interpolating the digital output signal of the analog / digital changing means to a clock rate of 2 fs; output signal of the detail signal generating means to the interpolation means A signal processing circuit of a solid-state imaging device, comprising: an adding unit that adds an output signal. 【請求項２】前記加算手段の出力信号にガンマ補正処理
を施すガンマ補正手段を設けたことを特徴とする請求項
１項に記載の固体撮像装置の信号処理回路。2. The signal processing circuit according to claim 1, further comprising gamma correction means for performing gamma correction processing on an output signal of said adding means. 【請求項３】fsのクロックレートで動作して前記アナロ
グ・ディジタル変換手段の出力信号にガンマ補正処理を
施す第１のガンマ補正手段を前記補間手段の前段に設け
るとともに、2fsのクロックレートで動作して前記ディ
テール信号発生手段の出力信号にガンマ補正処理を施す
第２のガンマ補正手段を設けるたことを特徴とする請求
項１項に記載の固体撮像装置の信号処理回路。3. A first gamma correction means, which operates at a clock rate of fs and performs gamma correction processing on an output signal of the analog / digital conversion means, is provided before the interpolation means, and operates at a clock rate of 2 fs. 2. The signal processing circuit according to claim 1, further comprising a second gamma correction unit that performs a gamma correction process on an output signal of the detail signal generation unit.