JPH0223076B2 - - Google Patents
Info
- Publication number
- JPH0223076B2 JPH0223076B2 JP56099866A JP9986681A JPH0223076B2 JP H0223076 B2 JPH0223076 B2 JP H0223076B2 JP 56099866 A JP56099866 A JP 56099866A JP 9986681 A JP9986681 A JP 9986681A JP H0223076 B2 JPH0223076 B2 JP H0223076B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- supplied
- color difference
- digital color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 claims description 13
- 239000002131 composite material Substances 0.000 claims 1
- 239000011159 matrix material Substances 0.000 claims 1
- 238000001444 catalytic combustion detection Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 125000002015 acyclic group Chemical group 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
- H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル処理をしてカラーテレビジ
ヨン信号を得る様にしたカラー撮像装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a color imaging device that performs digital processing to obtain color television signals.
固体撮像素子から出力された撮像出力をデイジ
タル的に処理し、デイジタルカラーテレビジヨン
信号を出力する様に構成されたカラー撮像装置
は、カラーテレビジヨン信号を全信号処理区間に
亘つてアナログ処理されたカラー撮像装置に比べ
て信号処理、回路構成、信頼性などの点で格段に
優れている。このため、最近ではカラー撮像装置
の大部分の信号処理がデイジタル化される傾向に
ある。 A color imaging device configured to digitally process the imaging output output from a solid-state imaging device and output a digital color television signal is a color imaging device that digitally processes the imaging output output from a solid-state imaging device and outputs a digital color television signal. It is significantly superior to color imaging devices in terms of signal processing, circuit configuration, and reliability. For this reason, there is a recent trend toward digitizing most of the signal processing in color imaging devices.
ところで従来、撮像出力をデジタル処理をして
カラーテレビジヨン信号を形成する場合、その処
理レートは色副搬送波周波数fscの３倍ないし４
倍の周波数に選ばれている。これは信号の処理、
例えば変調をする場合の容易さなどによるもので
ある。 Conventionally, when digitally processing the imaging output to form a color television signal, the processing rate is 3 to 4 times the color subcarrier frequency fsc .
The frequency is selected to be twice as high. This is signal processing,
For example, this is due to the ease of modulation.
さて、一般に色信号は０〜4MHzの帯域を持つ
ている。ところが、人間の目はテレビジヨン信号
の０〜0.5MHzまでの面積が比較的大きい模様の
色は判別できるが、0.5〜ＭHzといつた細かい画
像の色は判別できない。このことから、通常色信
号は実用上差支えない程度にその帯域が制限さ
れ、伝送が容易となる様にされている。 Now, color signals generally have a band of 0 to 4MHz. However, the human eye can distinguish the colors of television signals with relatively large patterns in the range from 0 to 0.5 MHz, but cannot distinguish the colors of fine images in the range of 0.5 to 0.5 MHz. For this reason, the band of the color signal is usually limited to an extent that does not cause any practical problems, so that it can be easily transmitted.
この帯域制限を担つているのがデジタル処理に
おいては、例えば非巡回型（FIR型）等のデジタ
ルフイルタと呼ばれるものである。 In digital processing, what is responsible for this band limitation is, for example, a digital filter such as an acyclic type (FIR type).
このデジタルフイルタはfc／fs（fcはカツトオフ
周波数で、例えば800kHz、fsは動作クロツク周波
数である）が小さい程、その伝達関数は複雑とな
りその次数を高くしなければならず、回路構成が
複雑となることが知られている。従来fsは色副搬
送波制波数fscの３倍ないし４倍となされていた
のでfc／fsは小さくなり、そのため、デジタルフ
イルタの構成は、はなはだ複雑なものとなつてし
まう欠点があつた。 In this digital filter, the smaller fc/fs ( fc is the cutoff frequency, for example 800kHz, fs is the operating clock frequency), the more complex its transfer function becomes, and its order must be increased, making the circuit configuration more difficult. It is known to be complicated. Conventionally, f s was set to be three or four times the color subcarrier control number f sc , so f c /f s became small, which resulted in the disadvantage that the configuration of the digital filter became extremely complicated. Ta.
本発明は斯る点に鑑み、デジタルフイルタの動
作クロツク信号の周波数を実質的に低下せしめ、
上述した欠点を除去する様にしたものである。 In view of this, the present invention substantially lowers the frequency of the operating clock signal of the digital filter,
This is to eliminate the above-mentioned drawbacks.
以下図面を参照しながら本発明によるカラー撮
像装置の一実施例について説明しよう。 An embodiment of a color imaging device according to the present invention will be described below with reference to the drawings.
第１図において、１Ｇ，１Ｒ及び１Ｂは夫々固
体撮像素子を構成するCCDを示す。CCD，１Ｇ，
１Ｒ及び１Ｂからは夫々サンプリングレートが２
fscである緑、赤及び青色信号Ｇ，Ｒ及びＢが得
られる。これらCCD１Ｇ，１Ｒ及び１Ｂは第２
図に示す様に、CCD１Ｇと１Ｒ，１Ｂとの間に
空間的サンプリング位相がτ／２（τは水平方向の
絵素の配列ピツチ）だけずれる様になされてい
る。これは、折り返し歪を除去するために行なわ
れている。 In FIG. 1, 1G, 1R, and 1B each indicate a CCD that constitutes a solid-state image sensor. CCD, 1G,
From 1R and 1B, the sampling rate is 2.
Green, red and blue signals G, R and B with f sc are obtained. These CCDs 1G, 1R and 1B are the second
As shown in the figure, the spatial sampling phase is shifted by τ/2 (τ is the pixel arrangement pitch in the horizontal direction) between the CCDs 1G, 1R, and 1B. This is done to eliminate aliasing distortion.
この夫々のCCD１Ｇ，１Ｒ及び１Ｂより得ら
れる緑，赤及び青色信号Ｇ，Ｒ及びＢはＡ―Ｄ変
換器２Ｇ，２Ｒ及び２Ｂに供給される。これらＡ
―Ｄ変換器２Ｇ，２Ｒ及び２Ｂには周波数が2fsc
のクロツク信号CK１が供給されて、夫々の色信
号Ｇ，Ｒ及びＢは2fscの処理レートで例えば１サ
ンプル８ビツトのデジタル色信号CG，CR及びCB
に変換される。 The green, red and blue signals G, R and B obtained from the respective CCDs 1G, 1R and 1B are supplied to AD converters 2G, 2R and 2B. These A
-D converters 2G, 2R and 2B have a frequency of 2f sc
The clock signal CK1 is supplied, and the respective color signals G, R and B are processed into digital color signals C G , C R and C B of 8 bits per sample at a processing rate of 2f sc .
is converted to
そして、これらデジタル色信号CG，CR及びCB
はプロセス処理回路３Ｇ，３Ｒ及び３Ｂに供給さ
れてプロセス処理がなされる。プロセス処理とは
周知の通り、γ補正、ホワイトクリツプ、ペデス
タルクランプなどの信号処理である。 And these digital color signals C G , C R and C B
is supplied to process processing circuits 3G, 3R and 3B for processing. As is well known, process processing includes signal processing such as γ correction, white clipping, and pedestal clamping.
プロセス処理されたデジタル色信号CG，CR及
びCBは夫々補間回路４Ｇ，４Ｒ及び４Ｂに供給
され、４fscの系列にレート変換される。補間回
路４Ｇは例えば伝達関数Ｈ（ｚ）＝１＋Z-1で表わ
され、第３図に示す様に構成される。図におい
て、４１は周波数4fscのクロツク信号CK２で駆
動されるＤ型フリツプフロツプ等で構成された演
算子で１／4fscの遅延が与えられる。そして、プ
ロセス処理回路３Ｇの出力とこの出力が演算子４
１を介されたものとが加算器４２にて加算された
後、レベルシフト回路４３にて1/2にレベルダウ
ンされて出力される。この信号処理操作で２サン
ンプル間に１／4fscの周期で新たに１つのサンプ
ルが内挿されるので、処理レートは2fscから4fsc
に変換されることになる。尚、補間回路４Ｇは伝
達関数Ｈ（ｚ）がＨ（ｚ）＝１＋１／２（ｚ＋z-1）で
表わされる様に構成されても同様にレート変換さ
れる。また、補間回路４Ｒ及び４Ｂも、この第３
図に示す様に構成されているので、その詳細説明
は省略する。 The processed digital color signals C G , C R and C B are supplied to interpolation circuits 4G, 4R and 4B, respectively, and are rate converted into a 4f sc series. The interpolation circuit 4G is expressed, for example, by a transfer function H(z)=1+Z -1 , and is configured as shown in FIG. In the figure, numeral 41 is an operator constituted by a D-type flip-flop or the like driven by a clock signal CK2 having a frequency of 4fsc, and is given a delay of 1/ 4fsc . Then, the output of the process processing circuit 3G and this output are the operator 4
1 is added in an adder 42, and then the level is reduced to 1/2 in a level shift circuit 43 and output. In this signal processing operation, one new sample is interpolated between two samples at a period of 1/4f sc , so the processing rate is from 2f sc to 4f sc
will be converted to . Incidentally, even if the interpolation circuit 4G is configured such that the transfer function H(z) is expressed by H(z)=1+1/2(z+z -1 ), rate conversion is performed in the same way. Also, the interpolation circuits 4R and 4B also
Since it is configured as shown in the figure, detailed explanation thereof will be omitted.
補間回路４Ｇにて4fsc系列にレート変換された
デジタル緑色信号CGは遅延回路５に供給される。 The digital green signal C G whose rate has been converted into a 4f sc sequence by the interpolation circuit 4G is supplied to the delay circuit 5.
遅延回路５は１／4fscの遅延時間を有する様に
なされている。これは、CCD１ＧとCCD１Ｒ及
び１Ｂとの空間的サンプリング位相がτ／２だけ
ずらされて配されたことによる緑色信号Ｇと赤及
び青色信号Ｒ及びＢとの位相差を補正するための
ものである。この遅延回路５の出力はレベルシフ
ト回路６Ｇにて1/2にレベルタウンさせられて加
算器７に供給される。 The delay circuit 5 is designed to have a delay time of 1/4 fsc . This is to correct the phase difference between the green signal G and the red and blue signals R and B due to the spatial sampling phases of CCD 1G, CCD 1R and 1B being shifted by τ/2. . The output of this delay circuit 5 is level-downed to 1/2 by a level shift circuit 6G and then supplied to an adder 7.
また、補間回路４Ｒ及び４Ｂより出力されるデ
ジタル赤及び青色信号CR及びCBは夫々レベルシ
フト回路６Ｒ及び６Ｂにて3/8及び1/8にレベルダ
ウンさせられて加算器７に供給される。 Further, the digital red and blue signals C R and C B output from the interpolation circuits 4R and 4B are down-leveled to 3/8 and 1/8 by level shift circuits 6R and 6B, respectively, and then supplied to the adder 7. Ru.
加算器７においては夫々レベルを1/2，3/8及び
１／８にされたデジタル緑、赤及び青色信号CG，CR
及びCBが加算されてデジタル輝度信号CY、
CY＝１／２CG＋３／８CR＋１／８CB… ……(1)
が形成される。 In the adder 7, the digital green, red and blue signals C G , C R whose levels have been reduced to 1/2, 3/8 and 1/8 respectively
and CB are added to form the digital luminance signal CY , CY = 1/2C G + 3/8C R + 1/8C B (1).
ここで、デジタル緑色信号CGのレベル（１／２）
と、デジタル赤及び青色信号CR及びCBを加算し
たレベル（３／８＋１／８）とを１対１としたことで、
上述したCCD１ＧとCCD１Ｒ及び１Ｂとの空間
的サンプリング位相をτ／２だけずらして配した
ことと相俟つて、折り返し歪の発生が防止されて
いる。 Here, by setting the level (1/2) of the digital green signal C G and the level (3/8 + 1/8) of the sum of the digital red and blue signals C R and C B to be 1:1, the above-mentioned result is achieved. Coupled with the fact that the spatial sampling phases of CCD 1G, CCD 1R, and 1B are shifted by τ/2, generation of aliasing distortion is prevented.
加算器７で形成されたデジタル輝度信号CYは、
垂直及び水平輪郭補正回路８及び９を介されて輪
郭補正された後加算器１０の一方の入力側に供給
される。この加算器１０の他方の入力側には、同
期信号発生回路（図示せず）で発生させられた垂
直及び水平同期信号SYNCが供給され、結局、こ
の加算器１０においてデジタル輝度信号CYに同
期信号SYNCが付加される。 The digital luminance signal C Y formed by the adder 7 is
After being subjected to contour correction through vertical and horizontal contour correction circuits 8 and 9, it is supplied to one input side of an adder 10. The other input side of this adder 10 is supplied with vertical and horizontal synchronizing signals SYNC generated by a synchronizing signal generation circuit (not shown), and eventually synchronized with the digital luminance signal CY in this adder 10. Signal SYNC is added.
この加算器１０より出力される同期信号が付加
されたデジタル輝度信号CYは加算器１１の一方
の入力側に供給される。 The digital luminance signal C Y to which the synchronizing signal is added is output from the adder 10 and is supplied to one input side of the adder 11 .
また、補間回路４Ｒ及び４Ｂより出力される第
４図Ａ及びＢに示す様なデジタル赤及び青色信号
CR及びCBはマルチプレクサ１２に供給される。
このマルチプレクサ１２には第４図Ｃに示す如
き、クロツク信号CK１に同期しオンデユーテイ
が50％であるパルス信号P1が制御信号として供
給される。そして、このパルス信号P1の例えば
高レベル“１”となるときにデジタル赤色信号
CRが抜き出され、低レベル“０”となるときに
デジタル青色信号CBが抜き出される様になされ
ている。したがつて、このマルチプレクサ１２よ
りは第４図Ｄに示す如き１／4fsc毎にデジタル赤
及び青色信号CR及びCBが抜き出された点順次デ
ジタル色信号CR／CBが得られる。 Also, digital red and blue signals as shown in FIG. 4A and B output from interpolation circuits 4R and 4B.
C R and C B are supplied to multiplexer 12 .
This multiplexer 12 is supplied with a pulse signal P1 as a control signal, as shown in FIG. 4C, which is synchronized with the clock signal CK1 and has an on-duty of 50%. For example, when this pulse signal P1 becomes high level "1", a digital red signal is generated.
The digital blue signal C B is extracted when C R is extracted and becomes a low level "0". Therefore, from this multiplexer 12, a dot-sequential digital color signal C R /C B is obtained from which the digital red and blue signals C R and C B are extracted every 1/4 f sc as shown in FIG. 4D. .
この点順次デジタル色信号CR／CBは色差信号
形成用の減算器１３の一方の入力側に供給され
る。この減算器１３の他方の入力側には加算器７
より得られる第４図Ｅに示す如きデジタル輝度信
号CYが供給される。この減算器１３においては
点順次デジタル色信号CR／Bよりデジタル輝度信
号CYが引かれる。したがつて、この減算器１３
よりは第４図Ｆに示す如き点順次デジタル色差信
号CR―CY／CB―CYが得られる。 This dot-sequential digital color signal C R /C B is supplied to one input side of a subtracter 13 for forming a color difference signal. An adder 7 is connected to the other input side of this subtracter 13.
A digital luminance signal C Y as shown in FIG. 4E is supplied. In this subtracter 13, the digital luminance signal C Y is subtracted from the point-sequential digital color signal C R / B . Therefore, this subtractor 13
As a result, a point-sequential digital color difference signal C R -C Y /C B -C Y as shown in FIG. 4F is obtained.
この点順次デジタル色差信号CR―CY／CB―Y
は、この色差信号の帯域を例えば800kHzに制限
するデジタルフイルタ１４に供給される。このデ
ジタルフイルタ１４としては処理の安定性、群遅
延特性が一定となる様にするため、インパルスレ
スポンスの対称なデジタルフイルタ、例えば非巡
回型（FIR型）のデジタルフイルタが使用され
る。 This point sequential digital color difference signal C R -C Y /C B - Y
is supplied to a digital filter 14 that limits the band of this color difference signal to, for example, 800kHz. As the digital filter 14, a digital filter with a symmetrical impulse response, such as an acyclic (FIR type) digital filter, is used to ensure processing stability and constant group delay characteristics.
第５図はその一例を示すものである。図におい
て、D1a，D1b，D2a，D2b，……，D8a，D8bは
夫々演算子である。これら演算子D1a，D1b，
D2a，D2b，……，D8a，D8bは夫々4fscのクロツク
信号CK２で動作し、１／4fscの遅延を生じる様
になされている。この場合、このデジタルフイル
タ１４に供給される点順次デジタル色差信号CR
―CY／CB―CYは１／4fsc毎にデジタル赤及び青色
信号CR―CY及びCB―CYが抜き出されたものであ
るから、演算子D1a，D1b，D2a，D2b，……，
D8a，D8bのうちD1aとD1b，D2aとD2b，……，D8a
とDD8bとが直列に接続されて、１／2fscの遅延量
をもつ新たな演算子D1，D2，……，D8とされ、
これら新たな演算子D1，D2B，……，D8を用い
て構成される。 FIG. 5 shows an example. In the figure, D 1a , D 1b , D 2a , D 2b , . . . , D 8a and D 8b are operators, respectively. These operators D 1a , D 1b ,
D 2a , D 2b , . . . , D 8a , D 8b are each operated by a clock signal CK2 of 4 f sc and are designed to cause a delay of 1/4 f sc . In this case, the point-sequential digital color difference signal C R supplied to this digital filter 14
-C Y /C B -C Y is the digital red and blue signal C R -C Y and C B -C Y extracted every 1/4f sc , so the operators D 1a , D 1b , D 2a , D 2b , ...,
Among D 8a and D 8b , D 1a and D 1b , D 2a and D 2b , ..., D 8a
and DD 8b are connected in series to form new operators D 1 , D 2 , ..., D 8 with a delay amount of 1/2f sc ,
It is constructed using these new operators D 1 , D 2 B, ..., D 8 .
そしてこの場合、１／2fscの遅延量を持つ新た
な演算子D1，D2，……，D8で構成されるので、
このデジタルフイルタ１４は実質的に動作クロツ
ク周波数が2fscであるとみなして、略800kHzのカ
ツトオフ周波数を持つ様に設計されている。即
ち、伝達関数をＨ（z-2）として正規化周波数が
2fscで設計されている。 In this case, it is composed of new operators D 1 , D 2 , ..., D 8 with a delay amount of 1/2f sc , so
This digital filter 14 is designed to have a cutoff frequency of about 800 kHz, assuming that the operating clock frequency is 2f sc . That is, if the transfer function is H(z -2 ), the normalized frequency is
Designed with 2f sc .
尚、図において、１４０，１４１，……，１４
３は夫々加算器、１４４，１４５，……，１４８
は夫々インパルスレスポンス係数h0，h1，……，
h4が乗算される掛算器であり、１４９は掛算器１
４４，１４５，……，１４８の出力が加算される
加算器である。 In addition, in the figure, 140, 141, ..., 14
3 are adders, 144, 145, ..., 148
are the impulse response coefficients h 0 , h 1 , ..., respectively.
h 4 is the multiplier to be multiplied, 149 is multiplier 1
This is an adder to which the outputs of 44, 145, . . . , 148 are added.
ここで、入力端子１４Ａに第４図Ｆに示す如き
点順次デジタル色差信号CR―CY／CB―CYが供給
された場合を考えてみよう。演算子D1，D2，…
…，D8は１／2fscの遅延量を持つのであるから、
入力端子１４Ａにデジタル赤色差信号CR―CYが
供給されるときには演算子D1，D2，……，D8の
出力は全てデジタル赤色差信号CR―CYなので、
このとき出力端子１４Ｂよりは略800kHzに帯域
制限されたデジタル赤色差信号CR―CYが得られ、
また同様に入力端子１４Ａにデジタル青色差信号
CB―CYが供給されるときには、出力端子１４Ｂ
よりは略800kHzに帯域制限されたデジタル青色
差信号CBB―CYが得られる。結局、このデジタル
フイルタ１４よりは略800kHzに帯域制限された
点順次デジタル色差信号CR―CY／CB―CYが得ら
れる。 Let us now consider the case where a point-sequential digital color difference signal C R -C Y /C B -C Y as shown in FIG. 4F is supplied to the input terminal 14A. Operators D 1 , D 2 ,…
..., D 8 has a delay amount of 1/2f sc , so
When the digital red difference signal C R -C Y is supplied to the input terminal 14A, the outputs of the operators D 1 , D 2 , ..., D 8 are all the digital red difference signal C R -C Y , so
At this time, a digital red difference signal C R -C Y whose band is limited to approximately 800 kHz is obtained from the output terminal 14B.
Similarly, a digital blue difference signal is input to the input terminal 14A.
When C B - C Y is supplied, output terminal 14B
As a result, a digital blue color difference signal C BB -C Y whose band is limited to approximately 800 kHz is obtained. In the end, the digital filter 14 obtains a point-sequential digital color difference signal C R -C Y /C B -C Y whose band is limited to approximately 800 kHz.
このデジタルフイルタ１４より出力される帯域
制限された点順次デジタル色差信号CR―CY／CB
―CYはレベルシフト回路１５を介して、α倍例
えば１／1.14倍にレベル調整された後、マルチプレ
クサ１６に供給される。また、この点順次デジタ
ル色差信号CR―CY／CB―CYはレベルシフト回路
１７を介して、β倍、例えば１／2.03倍にレベルダ
ウンされた後、加算器１８の一方の入力側に供給
される。 Band-limited point-sequential digital color difference signal outputted from this digital filter 14 C R -C Y /C B
-C Y is supplied to the multiplexer 16 after its level is adjusted by α times, for example, 1/1.14 times, via the level shift circuit 15. Further, this point-sequential digital color difference signal C R -C Y /C B -C Y is lowered in level by β times, for example, 1/2.03 times, via the level shift circuit 17, and is then input to one side of the adder 18. Supplied on the side.
この加算器１８の他方の入力側には上述したデ
ジタル輝度信号CYに付加される水平同期信号の
バツクポーチの所定位置において所定レベルの直
流信号EDCが供給される。そして、この加算器１
８よりは直流信号EDCが付加された点順次デジタ
ル色差信号β（CR―CY／CB―CY）が得られマルチ
プレクサ１６に供給される。 The other input side of this adder 18 is supplied with a DC signal E DC of a predetermined level at a predetermined position of the back porch of the horizontal synchronizing signal added to the digital luminance signal C Y described above. And this adder 1
8, a point-sequential digital color difference signal β (C R -C Y /C B -C Y ) to which the DC signal E DC is added is obtained and supplied to the multiplexer 16 .
マルチプレクサ１６には第４図Ｃに示してあ
る、マルチプレクサ１２に制御信号として供給さ
れたパルス信号P1が制御信号として供給される。
そして、このパルス信号P1の高レベル“１”と
なるときには、レベルシフト回路１５より供給さ
れる点順次デジタル色差信号α（CR―CY／CB―
CY）から抜き出す様にされている。つまりこの
とき、α（CR―CY）（以下CV信号という）が抜き
出される。また、パルス信号P1の低レベル“０”
となるときには、加算器１８より供給される点順
次デジタル色差信号β（CR―CY／CB―CY）から抜
き出す様にされている。つまりこのとき、β（CB
―CY）（以下CU信号という）が抜き出される。
したがつて、このマルチプレクサ１６よりは、第
４図Ｇに示す様に、１／4fsc毎にCV信号及びCU
信号が抜き出された点順次デジタル色差信号
CV／CUが得られる。 The multiplexer 16 is supplied as a control signal with the pulse signal P1 shown in FIG. 4C, which was supplied as a control signal to the multiplexer 12.
When the pulse signal P 1 reaches the high level "1", the point-sequential digital color difference signal α (C R -C Y /C B -
It is designed to be extracted from C Y ). That is, at this time, α(C R −C Y ) (hereinafter referred to as C V signal) is extracted. In addition, the low level of pulse signal P 1 is “0”
When this happens, the point-sequential digital color difference signal β (C R -C Y /C B -C Y ) supplied from the adder 18 is extracted. In other words, at this time, β(C B
-C Y ) (hereinafter referred to as the CU signal) is extracted.
Therefore, from this multiplexer 16, as shown in FIG. 4G, the CV signal and the CU
Point-sequential digital color difference signal from which signals are extracted
CV/CU can be obtained.
尚、この場合、加算器１８において、付加され
たカラーバースト信号形成用の直流信号EDCは、
このマルチプレクサ１６にて周波数2fscのパルス
信号とされる
また、点順次デジタル色差信号CV／CUは変調
用の掛算器１９に供給される。この掛算器１９に
は第４図Ｈに示す如き、周波数fscで、その前半
が＋１で、その後半で−１となるキヤリアPCが
供給され、乗算がなされる。結局、この掛算器１
９より第４図Ｉに示す如き、直交２相変調された
デジタル色差信号ＣV→＋ＣU→が得られる。 In this case, the added DC signal E DC for color burst signal formation in the adder 18 is
The multiplexer 16 generates a pulse signal with a frequency of 2f sc.The dot-sequential digital color difference signal C V /C U is also supplied to a multiplier 19 for modulation. This multiplier 19 is supplied with a carrier P C having a frequency fsc , whose first half is +1 and whose second half is -1, as shown in FIG. 4H, and multiplication is performed. In the end, this multiplier 1
9, an orthogonal two-phase modulated digital color difference signal C V →+C U → as shown in FIG. 4I is obtained.
尚、この場合、マルチプレクサ１６にて周波数
2fscとされたパルス信号は、この掛算器１９にて
キヤリアPCが乗算されることにより、周波数fsc
のカラーバースト信号とされる。 In this case, the multiplexer 16
The pulse signal set to 2f sc is multiplied by the carrier P C in this multiplier 19, so that the frequency f sc
It is considered to be a color burst signal.
また、掛算器１９より得られるデジタル被変調
色差信号ＣV→＋ＣU→は加算器１１の他方の入力側に
供給される。この加算器１１において、デジタル
輝度信号CYにデジタル被変調色差信号ＣV→＋ＣU→が
加算されてデジタルテレビジヨン信号が形成され
る。したがつて、この加算器１１の出力側より導
出された出力端子２０Ａにはデジタルテレビジヨ
ン信号が得られる。 Further, the digital modulated color difference signal C V →+C U → obtained from the multiplier 19 is supplied to the other input side of the adder 11. In this adder 11, the digital modulated color difference signal C V →+C U → is added to the digital luminance signal C Y to form a digital television signal. Therefore, a digital television signal is obtained at the output terminal 20A derived from the output side of the adder 11.
また、加算器１１の出力側よりデジタルテレビ
ジヨン信号がＤ―Ａ変換器２１に供給され、アナ
ログテレビジヨン信号が形成される。したがつ
て、Ｄ―Ａ変換器２１の出力側より導出された出
力端子２０ｂにはアナログテレビジヨン信号が得
られる。 Further, a digital television signal is supplied from the output side of the adder 11 to a DA converter 21 to form an analog television signal. Therefore, an analog television signal is obtained at the output terminal 20b derived from the output side of the DA converter 21.
以上述べた様に本発明によれば、点順次デジタ
ル色差信号とした後に帯域制限用のデジタルフイ
ルタを通す様にしている。したがつて、各々のデ
ジタル色差信号に独立したデジタルフイルタを設
ける必要がなく、その分だけ回路が簡略化され
る。 As described above, according to the present invention, after converting the signal into a point-sequential digital color difference signal, the signal is passed through a band-limiting digital filter. Therefore, there is no need to provide an independent digital filter for each digital color difference signal, and the circuit is simplified accordingly.
しかも、点順次デジタル色差信号としたこと
で、デジタルフイルタを伝達関数をＨ（z-2）とし
て、正規化周波数2fscで設計することができる。
換言するならば、デジタルフイルタの実質的動作
クロツク周波数を2fscとして設計することができ
る。したがつて、fc／fs（fcはカツトオフ周波数、
fsは動作クロツク周波数）は従来のものより大と
なるので、デジタルフイルタはそれ程次数を大き
くすることなく、簡単に構成することができる。 Moreover, by using a point-sequential digital color difference signal, a digital filter can be designed with a transfer function of H(z -2 ) and a normalized frequency of 2f sc .
In other words, the digital filter can be designed with an effective operating clock frequency of 2f sc . Therefore, f c /f s (f c is the cutoff frequency,
Since fs (operating clock frequency) is larger than the conventional one, the digital filter can be easily constructed without increasing its order.
尚、第６図に示す様にしてもデジタル輝度信号
CY′を得ることができる。図において、Ａ―Ｄ変
換器２Ｇより得られるデジタル緑色信号CGは遅
延回路５及びレベルシフト回路６Ｇを介してマル
チプレクサ２２に供給される。また、Ａ―Ｄ変換
器２Ｒ及び２Ｂより得られるデジタル赤及び青色
信号CR及びCBは、夫々加算器２３の一方及び他
方の入力側に供給されて加算された後、マルチプ
レクサ２２に供給される。このマルチプレクサ２
２には、第４図Ｃに示すような周波数2fscのパル
ス信号P1が制御信号として供給される。そして、
このマルチプレクサ２２においては、パルス信号
P1が高レベル“１”となるとき1/2にレベルダウ
ンしたデジタル緑色信号CGを抜き出し、低レベ
ル“０”となるとき加算器２３より供給された信
号を抜き出す様になされている。したがつて、こ
のマルチプレクサ２２よりは点順次のデジタル輝
度信号CY′を得ることができる。 Incidentally, even if the digital luminance signal is set as shown in Fig. 6,
We can obtain C Y ′. In the figure, a digital green signal C G obtained from an AD converter 2G is supplied to a multiplexer 22 via a delay circuit 5 and a level shift circuit 6G. Further, the digital red and blue signals C R and C B obtained from the A-D converters 2R and 2B are supplied to one input side and the other input side of the adder 23, respectively, and after being added, are supplied to the multiplexer 22. Ru. This multiplexer 2
2 is supplied with a pulse signal P1 having a frequency of 2fsc as shown in FIG. 4C as a control signal. and,
In this multiplexer 22, the pulse signal
When P1 becomes a high level "1", the digital green signal C G whose level has been reduced to 1/2 is extracted, and when it becomes a low level "0", the signal supplied from the adder 23 is extracted. Therefore, a point-sequential digital luminance signal C Y ' can be obtained from this multiplexer 22.
第１図は本発明によるカラー撮像装置の一実施
例を示す構成図、第２図は固体撮像素子の空間サ
ンプリングの関係を示す線図、第３図は補間回路
の具体例を示す構成図、第４図は本発明の説明に
供する線図、第５図はデジタルフイルタの具体例
を示す構成図、第６図は輝度信号を形成する他の
回路例を示す構成図である。
１Ｇ，１Ｒ及び１Ｂは夫々CCD、２Ｇ，２Ｒ
及び２Ｂは夫々Ａ―Ｄ変換器、４Ｇ，４Ｒ及び４
Ｂは夫々補間回路、７は加算器、１２はマルチプ
レクサ、１３は減算器、１４はデジタルフイルタ
である。
FIG. 1 is a block diagram showing an embodiment of a color imaging device according to the present invention, FIG. 2 is a diagram showing the spatial sampling relationship of a solid-state image sensor, and FIG. 3 is a block diagram showing a specific example of an interpolation circuit. FIG. 4 is a diagram for explaining the present invention, FIG. 5 is a configuration diagram showing a specific example of a digital filter, and FIG. 6 is a configuration diagram showing another example of a circuit for forming a luminance signal. 1G, 1R and 1B are CCD, 2G, 2R respectively
and 2B are A-D converters, 4G, 4R and 4, respectively.
B is an interpolation circuit, 7 is an adder, 12 is a multiplexer, 13 is a subtracter, and 14 is a digital filter.
Claims (1)
子に対し、水平方向に1/2絵素ピツチだけ空間的
にずらされて配置された第２及び第３の固体撮像
素子と、これら第１、第２及び第３の固体撮像素
子の出力を夫々f1のクロツクレートでAD変換し、
f1のクロツクレートの第１、第２及び第３のデイ
ジタル色信号を得る第１、第２及び第３のAD変
換装置と上記第１、第２及び第３のデイジタル色
信号を夫々上記f1の２倍のクロツクレート２f1の
デイジタル色信号に変換する第１、第２及び第３
の補間回路と、該第１、第２及び第３の補間回路
の出力をマトリツクスして、２f1のクロツクレー
トのデイジタル輝度信号を得る第１のマトリツク
ス回路と上記第１、第２及び第３の補間回路の出
力に基づいて第１及び第２のデイジタル色差信号
を発生するとともに各デイジタル色差信号の実行
的クロツクレートをf1とするようにしたデイジタ
ル色差信号形成回路と上記デイジタル輝度信号と
第１及び第２のデイジタル色差信号から複合映像
信号を発生するデイジタルエンコーダとを有して
なるカラー撮像装置。1 A first solid-state image sensor, second and third solid-state image sensors arranged spatially shifted by 1/2 pixel pitch in the horizontal direction with respect to the first solid-state image sensor; AD converting the outputs of the first, second and third solid-state image sensors respectively at a clock rate of f1 ,
first, second, and third AD converters that obtain first, second, and third digital color signals with a clock rate of f 1; The first , second and third signals are converted into a digital color signal with a clock rate of 2f 1 , which is twice that of 1.
a first matrix circuit which matrixes the outputs of the first, second and third interpolation circuits to obtain a digital luminance signal with a clock rate of 2f1 ; A digital color difference signal forming circuit which generates first and second digital color difference signals based on the output of the interpolation circuit and sets the effective clock rate of each digital color difference signal to f1 ; A color imaging device comprising a digital encoder that generates a composite video signal from first and second digital color difference signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099866A JPS581390A (en) | 1981-06-26 | 1981-06-26 | Color image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099866A JPS581390A (en) | 1981-06-26 | 1981-06-26 | Color image pickup device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS581390A JPS581390A (en) | 1983-01-06 |
| JPH0223076B2 true JPH0223076B2 (en) | 1990-05-22 |
Family
ID=14258722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099866A Granted JPS581390A (en) | 1981-06-26 | 1981-06-26 | Color image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581390A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583070U (en) * | 1992-04-13 | 1993-11-09 | 株式会社イナックス | Toilet room |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59211394A (en) * | 1983-05-16 | 1984-11-30 | Sony Corp | Digital color encoder |
| JPS62190980A (en) * | 1986-02-18 | 1987-08-21 | Nippon Abionikusu Kk | High-resolution television camera |
| US4688608A (en) * | 1986-04-21 | 1987-08-25 | Figgie International, Inc. | Filling valves for cans and like containers |
| US5008740A (en) * | 1989-04-14 | 1991-04-16 | North American Philips Corp. | Apparatus and method for creating digitally remodulated video from digital components |
| KR940008842B1 (en) * | 1991-11-27 | 1994-09-26 | 삼성전자 주식회사 | Digital encoder |
-
1981
- 1981-06-26 JP JP56099866A patent/JPS581390A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583070U (en) * | 1992-04-13 | 1993-11-09 | 株式会社イナックス | Toilet room |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS581390A (en) | 1983-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3242515B2 (en) | Imaging device | |
| KR100247371B1 (en) | Color television camera apparatus and color television signal generating method | |
| US5414465A (en) | Luminance signal generator with interpolation | |
| US5579047A (en) | Image signal processing apparatus using color filters and an image pick-up device providing interlaced field signals | |
| KR930002120B1 (en) | Digital signal processing apparatus of picture device | |
| KR100238839B1 (en) | Color television camera | |
| EP0421433B1 (en) | Signal processing circuit for solid-state imaging apparatus | |
| JPS6242432B2 (en) | ||
| US5349381A (en) | Video camera with aperture correction having reduced power consumption | |
| JPH033996B2 (en) | ||
| JPH0884348A (en) | Image pickup device | |
| JPS6312434B2 (en) | ||
| JPH0223076B2 (en) | ||
| JP3084719B2 (en) | Signal processing circuit of solid-state imaging device | |
| JP3038738B2 (en) | Signal processing circuit of solid-state imaging device | |
| JP2785214B2 (en) | Signal processing circuit of solid-state imaging device | |
| JP2785215B2 (en) | Signal processing circuit of solid-state imaging device | |
| JP3355975B2 (en) | Color signal processing circuit | |
| KR100281787B1 (en) | Video camera | |
| JP3013479B2 (en) | Color television camera device | |
| JP3263848B2 (en) | Color television camera device | |
| JP3525445B2 (en) | Digital signal processing camera | |
| JP2785213B2 (en) | Signal processing circuit of solid-state imaging device | |
| JP2770479B2 (en) | Signal processing circuit of solid-state imaging device and color television camera device | |
| JP3542396B2 (en) | Imaging device and imaging method |