JP2778913B2 - マルチプロセッサシステム及びメモリアロケーション方法 - Google Patents
マルチプロセッサシステム及びメモリアロケーション方法Info
- Publication number
- JP2778913B2 JP2778913B2 JP6088445A JP8844594A JP2778913B2 JP 2778913 B2 JP2778913 B2 JP 2778913B2 JP 6088445 A JP6088445 A JP 6088445A JP 8844594 A JP8844594 A JP 8844594A JP 2778913 B2 JP2778913 B2 JP 2778913B2
- Authority
- JP
- Japan
- Prior art keywords
- cache line
- size
- memory space
- allocation
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プロセッサがキャッシ
ュを持ったマルチプロセッサシステム及びメモリのアロ
ケーション方法に関する。
ュを持ったマルチプロセッサシステム及びメモリのアロ
ケーション方法に関する。
【０００２】
【従来の技術】近年、プロセッサの急激な性能向上によ
って、プロセッサとメモリの性能差はますます大きくな
っている。このプロセッサとメモリの性能差を埋めるた
めに、キャッシュが大きな役割を果たしている。
って、プロセッサとメモリの性能差はますます大きくな
っている。このプロセッサとメモリの性能差を埋めるた
めに、キャッシュが大きな役割を果たしている。
【０００３】また一方では、マルチプロセッサ技術が大
きな注目を浴びているが、マルチプロセッサシステムの
各プロセッサがキャッシュを持つ場合には、各プロセッ
サのキャッシュの一貫性を取るために、キャッシュのス
ヌープという機能が重要になる。
きな注目を浴びているが、マルチプロセッサシステムの
各プロセッサがキャッシュを持つ場合には、各プロセッ
サのキャッシュの一貫性を取るために、キャッシュのス
ヌープという機能が重要になる。
【０００４】スヌープ機能としては様々な方式がある
が、何れの方式においても、例えばキャッシュをもつ複
数のプロセッサがメモリ上の共通するデータを順番に更
新すると、対象とするデータを各プロセッサのキャッシ
ュの間で順番に受け渡すことによって一貫性を保つ。
が、何れの方式においても、例えばキャッシュをもつ複
数のプロセッサがメモリ上の共通するデータを順番に更
新すると、対象とするデータを各プロセッサのキャッシ
ュの間で順番に受け渡すことによって一貫性を保つ。
【０００５】図１０はこの状況を説明するための図であ
る。図１０に示されたコンピュータシステムは、複数の
プロセッサ９０ａ，９０ｂと、プロセッサ９０ａ，９０
ｂに共有されるメモリ９１が、バス９２によって接続さ
れたマルチプロセッサシステムである。プロセッサ９０
ａ，９０ｂは、各々キャッシュ９３ａ，９３ｂを持って
いる。
る。図１０に示されたコンピュータシステムは、複数の
プロセッサ９０ａ，９０ｂと、プロセッサ９０ａ，９０
ｂに共有されるメモリ９１が、バス９２によって接続さ
れたマルチプロセッサシステムである。プロセッサ９０
ａ，９０ｂは、各々キャッシュ９３ａ，９３ｂを持って
いる。
【０００６】両プロセッサ９０ａ，９０ｂがメモリ９１
上のデータＡを更新し合うものとすると、データＡは両
プロセッサ９０ａ，９０ｂのキャッシュ９３ａ，９３ｂ
の間で相互に受け渡される。
上のデータＡを更新し合うものとすると、データＡは両
プロセッサ９０ａ，９０ｂのキャッシュ９３ａ，９３ｂ
の間で相互に受け渡される。
【０００７】各プロセッサ９０ａ，９０ｂのキャッシュ
９３ａ，９３ｂの一貫性を取るために、キャッシュ９３
ａ，９３ｂの間での受け渡しが頻繁になると、バス９２
のトラフィックが増大し、性能の低下を招いてしまう。
従って、トラフィックの量を低減させることがスヌープ
機能にとっては重要となる。
９３ａ，９３ｂの一貫性を取るために、キャッシュ９３
ａ，９３ｂの間での受け渡しが頻繁になると、バス９２
のトラフィックが増大し、性能の低下を招いてしまう。
従って、トラフィックの量を低減させることがスヌープ
機能にとっては重要となる。
【０００８】ところで、マルチプロセッサシステムで
は、メモリ９１からキャッシュ９３ａ，９３ｂにデータ
を持ってくる場合、及びキャッシュ９３ａ，９３ｂから
メモリ９１にデータを戻す場合、データ転送をバイトあ
るいはワード単位で行なっていては、キャッシュ９３
ａ，９３ｂとメモリ９１の間のデータ転送のオーバヘッ
ドが大きくなり、性能の向上が望めなくなる。
は、メモリ９１からキャッシュ９３ａ，９３ｂにデータ
を持ってくる場合、及びキャッシュ９３ａ，９３ｂから
メモリ９１にデータを戻す場合、データ転送をバイトあ
るいはワード単位で行なっていては、キャッシュ９３
ａ，９３ｂとメモリ９１の間のデータ転送のオーバヘッ
ドが大きくなり、性能の向上が望めなくなる。
【０００９】そのため一般的には、メモリ９１とキャッ
シュ９３ａ，９３ｂの間のデータ交換の単位を、１６バ
イト，３２バイト，６４バイト等の所定の単位毎で行な
っている。このデータ交換の単位を、キャッシュライン
と呼んでいる。
シュ９３ａ，９３ｂの間のデータ交換の単位を、１６バ
イト，３２バイト，６４バイト等の所定の単位毎で行な
っている。このデータ交換の単位を、キャッシュライン
と呼んでいる。
【００１０】前述した図１０に示す例では、データＡと
いう１つのデータを、２つのプロセッサ９０ａ，９０ｂ
で更新するため、両プロセッサ９０ａ，９０ｂのキャッ
シュ９３ａ，９３ｂ間でデータＡの受け渡しは必須とな
る。
いう１つのデータを、２つのプロセッサ９０ａ，９０ｂ
で更新するため、両プロセッサ９０ａ，９０ｂのキャッ
シュ９３ａ，９３ｂ間でデータＡの受け渡しは必須とな
る。
【００１１】さらに、キャッシュラインを考慮しない
で、キャッシュにメモリ空間をアロケーションした場合
には、バス９２のトラフィック量を増加させる状況があ
る。以下、その具体的な状況について説明する。
で、キャッシュにメモリ空間をアロケーションした場合
には、バス９２のトラフィック量を増加させる状況があ
る。以下、その具体的な状況について説明する。
【００１２】例えば、キャッシュラインを考慮しないで
メモリ空間をアロケーションした場合、１つのデータが
複数のキャッシュラインに跨がり、データの全バイト数
に対して必要以上のキャッシュライン数に渡ってしまう
ことがある。
メモリ空間をアロケーションした場合、１つのデータが
複数のキャッシュラインに跨がり、データの全バイト数
に対して必要以上のキャッシュライン数に渡ってしまう
ことがある。
【００１３】この場合には、単純にキャッシュライン数
が多くなるため、データの内容の一貫性を保つためのト
ラフィック量が多くなってしまう。また、図１１は別の
状況を説明する図であり、図１１に示すコンピュータシ
ステムは、プロセッサ１００ａ，１００ｂとメモリ１０
１が、バス１０２によって接続されたマルチプロセッサ
システムである。プロセッサ１００ａ，１００ｂは、各
々キャッシュ１０３ａ，１０３ｂを持っている。
が多くなるため、データの内容の一貫性を保つためのト
ラフィック量が多くなってしまう。また、図１１は別の
状況を説明する図であり、図１１に示すコンピュータシ
ステムは、プロセッサ１００ａ，１００ｂとメモリ１０
１が、バス１０２によって接続されたマルチプロセッサ
システムである。プロセッサ１００ａ，１００ｂは、各
々キャッシュ１０３ａ，１０３ｂを持っている。
【００１４】また例えば、両プロセッサ１００ａ，１０
０ｂは、各々メモリ１０１上のデータＡ，Ｂを更新し、
データＡ，Ｂは、同じキャッシュライン上にアロケーシ
ョンされているものとし、プロセッサ１００ａがデータ
Ａを更新し、プロセッサ１００ｂがデータＢを更新する
ものとする。
０ｂは、各々メモリ１０１上のデータＡ，Ｂを更新し、
データＡ，Ｂは、同じキャッシュライン上にアロケーシ
ョンされているものとし、プロセッサ１００ａがデータ
Ａを更新し、プロセッサ１００ｂがデータＢを更新する
ものとする。
【００１５】この場合、２つのプロセッサ１００ａ，１
００ｂは、それぞれ別のデータＡ，Ｂを更新している
が、２つのデータＡ，Ｂが同じキャッシュライン上にア
ロケーションされているために、各プロセッサ１００
ａ，１００ｂが対応するデータＡ，Ｂを更新することに
より、両プロセッサ１００ａ，１００ｂのキャッシュ１
０３ａ，１０３ｂの間で順番に受け渡しが行なわれてし
まう。
００ｂは、それぞれ別のデータＡ，Ｂを更新している
が、２つのデータＡ，Ｂが同じキャッシュライン上にア
ロケーションされているために、各プロセッサ１００
ａ，１００ｂが対応するデータＡ，Ｂを更新することに
より、両プロセッサ１００ａ，１００ｂのキャッシュ１
０３ａ，１０３ｂの間で順番に受け渡しが行なわれてし
まう。
【００１６】すなわち、バス１０２のトラフィックが増
大するため、バス１０２に多数のプロセッサを接続する
ことが不可能になってしまい、マルチプロセッサシステ
ムを構成する上での制約となってしまう。
大するため、バス１０２に多数のプロセッサを接続する
ことが不可能になってしまい、マルチプロセッサシステ
ムを構成する上での制約となってしまう。
【００１７】図１１に示す例において、プロセッサ１０
０ａ，１００ｂによるデータＡ，Ｂに対する処理が無関
係であって（互いのキャッシュに存在しない）、データ
Ａ，Ｂがそれぞれ異なるキャッシュラインにアロケーシ
ョンされていれば、プロセッサ１００ａ，１００ｂがそ
れぞれに対応するデータＡ，Ｂを更新しても、両データ
は無関係であるので、キャッシュ１０３ａ，１０３ｂ間
で受け渡しが行なわれないため、トラフィック量は増加
しない。
０ａ，１００ｂによるデータＡ，Ｂに対する処理が無関
係であって（互いのキャッシュに存在しない）、データ
Ａ，Ｂがそれぞれ異なるキャッシュラインにアロケーシ
ョンされていれば、プロセッサ１００ａ，１００ｂがそ
れぞれに対応するデータＡ，Ｂを更新しても、両データ
は無関係であるので、キャッシュ１０３ａ，１０３ｂ間
で受け渡しが行なわれないため、トラフィック量は増加
しない。
【００１８】
【発明が解決しようとする課題】このように従来のマル
チプロセッサシステムでは、メモリアロケーションを行
なう場合にキャッシュラインを考慮していないため、ス
ヌープ機能を実現するためには多くのバストランザクシ
ョンが発生するという問題があった。
チプロセッサシステムでは、メモリアロケーションを行
なう場合にキャッシュラインを考慮していないため、ス
ヌープ機能を実現するためには多くのバストランザクシ
ョンが発生するという問題があった。
【００１９】本発明は前記のような事情を考慮してなさ
れたもので、スヌープ機能を実現するためのバストラン
ザクション量を低減させることが可能なマルチプロセッ
サシステム及びメモリアロケーション方法を提供するこ
とを目的とする。
れたもので、スヌープ機能を実現するためのバストラン
ザクション量を低減させることが可能なマルチプロセッ
サシステム及びメモリアロケーション方法を提供するこ
とを目的とする。
【００２０】
【課題を解決するための手段】本発明は、キャッシュを
もつ複数のプロセッサが設けられ、前記プロセッサで実
行されるプロセスが、メモリに対するメモリ空間のアロ
ケーションを行なうマルチプロセッサシステムにおい
て、前記メモリに対するメモリ空間のアロケーション要
求と共にアロケーション要求サイズを指定するためのメ
モリ空間アロケーション要求手段と、システム中のデー
タ交換の単位となるキャッシュラインのサイズを認識す
るためのキャッシュラインサイズ認識手段と、前記キャ
ッシュラインのアラインメントを認識するためのキャッ
シュラインアラインメント認識手段と、前記メモリ空間
アロケーション要求手段によって指定されたアロケーシ
ョン要求サイズ、前記キャッシュラインサイズ認識手段
によって認識されたキャッシュラインサイズ、及び前記
キャッシュラインアラインメント認識手段によって認識
されたキャッシュラインのアラインメントに基づいて、
データ交換の際のキャッシュライン数が最低限となると
なるように、メモリ空間のアロケーションを行なうメモ
リ空間アロケーション手段とを具備したことを特徴とす
る。
もつ複数のプロセッサが設けられ、前記プロセッサで実
行されるプロセスが、メモリに対するメモリ空間のアロ
ケーションを行なうマルチプロセッサシステムにおい
て、前記メモリに対するメモリ空間のアロケーション要
求と共にアロケーション要求サイズを指定するためのメ
モリ空間アロケーション要求手段と、システム中のデー
タ交換の単位となるキャッシュラインのサイズを認識す
るためのキャッシュラインサイズ認識手段と、前記キャ
ッシュラインのアラインメントを認識するためのキャッ
シュラインアラインメント認識手段と、前記メモリ空間
アロケーション要求手段によって指定されたアロケーシ
ョン要求サイズ、前記キャッシュラインサイズ認識手段
によって認識されたキャッシュラインサイズ、及び前記
キャッシュラインアラインメント認識手段によって認識
されたキャッシュラインのアラインメントに基づいて、
データ交換の際のキャッシュライン数が最低限となると
なるように、メモリ空間のアロケーションを行なうメモ
リ空間アロケーション手段とを具備したことを特徴とす
る。
【００２１】また、前記メモリ空間アロケーション手段
は、前記メモリ空間アロケーション要求手段によって指
定されたアロケーション要求サイズ、及び前記キャッシ
ュラインサイズ認識手段によって認識されたキャッシュ
ラインサイズに基づいて、アロケーション済みの前記キ
ャッシュラインの残りの部分がキャッシュラインサイズ
のＮ％（Ｎ＝０〜１００の範囲で任意に設定される値）
に達するか否かを判別し、前記残りの部分を使用するか
否かを決定することを特徴とする。
は、前記メモリ空間アロケーション要求手段によって指
定されたアロケーション要求サイズ、及び前記キャッシ
ュラインサイズ認識手段によって認識されたキャッシュ
ラインサイズに基づいて、アロケーション済みの前記キ
ャッシュラインの残りの部分がキャッシュラインサイズ
のＮ％（Ｎ＝０〜１００の範囲で任意に設定される値）
に達するか否かを判別し、前記残りの部分を使用するか
否かを決定することを特徴とする。
【００２２】また本発明は、キャッシュをもつ複数のプ
ロセッサが設けられ、前記プロセッサで実行されるプロ
セスが、メモリに対するメモリ空間のアロケーションを
行なうマルチプロセッサシステムにおいて、前記メモリ
に対するメモリ空間のアロケーション要求と共にメモリ
空間の最小アロケーション要求サイズを指定するための
メモリ空間アロケーション要求手段と、システム中のデ
ータ交換の単位となるキャッシュラインのサイズを認識
するためのキャッシュラインサイズ認識手段と、前記キ
ャッシュラインのアラインメントを認識するためのキャ
ッシュラインアラインメント認識手段と、前記メモリ空
間アロケーション要求手段によって指定された最小アロ
ケーション要求サイズ、前記キャッシュラインサイズ認
識手段によって認識されたキャッシュラインサイズ、及
び前記キャッシュラインアラインメント認識手段によっ
て認識されたキャッシュラインのアラインメントに基づ
いて、前記最小アロケーション要求サイズをキャッシュ
ライン単位で切り上げてキャッシュラインのアラインメ
ントされた位置からメモリ空間をアロケーションするメ
モリ空間アロケーション手段とを具備したことを特徴と
する。
ロセッサが設けられ、前記プロセッサで実行されるプロ
セスが、メモリに対するメモリ空間のアロケーションを
行なうマルチプロセッサシステムにおいて、前記メモリ
に対するメモリ空間のアロケーション要求と共にメモリ
空間の最小アロケーション要求サイズを指定するための
メモリ空間アロケーション要求手段と、システム中のデ
ータ交換の単位となるキャッシュラインのサイズを認識
するためのキャッシュラインサイズ認識手段と、前記キ
ャッシュラインのアラインメントを認識するためのキャ
ッシュラインアラインメント認識手段と、前記メモリ空
間アロケーション要求手段によって指定された最小アロ
ケーション要求サイズ、前記キャッシュラインサイズ認
識手段によって認識されたキャッシュラインサイズ、及
び前記キャッシュラインアラインメント認識手段によっ
て認識されたキャッシュラインのアラインメントに基づ
いて、前記最小アロケーション要求サイズをキャッシュ
ライン単位で切り上げてキャッシュラインのアラインメ
ントされた位置からメモリ空間をアロケーションするメ
モリ空間アロケーション手段とを具備したことを特徴と
する。
【００２３】さらに、前記メモリ空間アロケーション要
求手段は、アロケーション要求毎に、前記メモリ空間ア
ロケーション手段に対して、前記キャッシュラインサイ
ズ認識手段によって認識されたキャッシュラインサイズ
を考慮したメモリ空間のアロケーションの実行を指示で
きることを特徴とする。
求手段は、アロケーション要求毎に、前記メモリ空間ア
ロケーション手段に対して、前記キャッシュラインサイ
ズ認識手段によって認識されたキャッシュラインサイズ
を考慮したメモリ空間のアロケーションの実行を指示で
きることを特徴とする。
【００２４】
【作用】このような構成によれば、システム中のキャッ
シュとメモリ間、キャッシュ間等においてデータ交換の
単位となるキャッシュラインを考慮した、メモリ空間の
アロケーションが行なわれる。
シュとメモリ間、キャッシュ間等においてデータ交換の
単位となるキャッシュラインを考慮した、メモリ空間の
アロケーションが行なわれる。
【００２５】すなわち、アロケーションすべきデータの
サイズに応じて、必要以上のキャッシュライン数を要し
ないようにメモリ空間のアロケーションを行なうことに
より、メモリ中のデータに対する更新等の処理の際に、
システム内で移動するデータのキャッシュライン数が必
要最低限とすることができるため、スヌープ機能の実現
のためにバスのトラフィック量を低減させることができ
る。
サイズに応じて、必要以上のキャッシュライン数を要し
ないようにメモリ空間のアロケーションを行なうことに
より、メモリ中のデータに対する更新等の処理の際に、
システム内で移動するデータのキャッシュライン数が必
要最低限とすることができるため、スヌープ機能の実現
のためにバスのトラフィック量を低減させることができ
る。
【００２６】また、データ（アロケーション要求毎）に
よってキャッシュラインが異なるように、メモリ空間の
アロケーションを行なうことで、例えば無関係なデータ
が１キャッシュライン中に存在することによる、異なる
プロセッサが異なるデータに対して更新等の処理を施す
場合であっても発生するデータの移動をなくすことがで
きる。
よってキャッシュラインが異なるように、メモリ空間の
アロケーションを行なうことで、例えば無関係なデータ
が１キャッシュライン中に存在することによる、異なる
プロセッサが異なるデータに対して更新等の処理を施す
場合であっても発生するデータの移動をなくすことがで
きる。
【００２７】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は本発明の第１実施例に係わるマルチプロセ
ッサシステムの概略構成を示すブロック図である。図１
に示すマルチプロセッサシステムは、複数のプロセッサ
１ａ，１ｂ，…と、プロセッサ１ａ，１ｂ，…に共有さ
れる共有メモリ２が、バス３によって接続された構成と
なっている。
する。図１は本発明の第１実施例に係わるマルチプロセ
ッサシステムの概略構成を示すブロック図である。図１
に示すマルチプロセッサシステムは、複数のプロセッサ
１ａ，１ｂ，…と、プロセッサ１ａ，１ｂ，…に共有さ
れる共有メモリ２が、バス３によって接続された構成と
なっている。
【００２８】プロセッサ１ａには、キャッシュ４ａ、メ
モリアロケーション制御手段５ａが設けられている。メ
モリアロケーション制御手段５ａは、共有メモリ２に格
納されたプログラムを、プロセッサ１ａ上で実行するこ
とによって機能が実現される。
モリアロケーション制御手段５ａが設けられている。メ
モリアロケーション制御手段５ａは、共有メモリ２に格
納されたプログラムを、プロセッサ１ａ上で実行するこ
とによって機能が実現される。
【００２９】メモリアロケーション制御手段５ａは、図
２に示すような機能によって構成されている。図２に示
すように、メモリアロケーション制御手段５ａは、メモ
リ空間アロケーション要求手段１０、キャッシュライン
サイズ認識手段１１、キャッシュラインアライメント認
識手段１２、メモリ空間アロケーション手段１３、及び
メモリ空間アロケーション結果通知手段１４によって構
成されている。
２に示すような機能によって構成されている。図２に示
すように、メモリアロケーション制御手段５ａは、メモ
リ空間アロケーション要求手段１０、キャッシュライン
サイズ認識手段１１、キャッシュラインアライメント認
識手段１２、メモリ空間アロケーション手段１３、及び
メモリ空間アロケーション結果通知手段１４によって構
成されている。
【００３０】メモリ空間アロケーション要求手段１０
は、処理に応じてアロケーションしたいバイト数をメモ
リ空間アロケーション手段１３に要求するものである。
また、メモリ空間アロケーション要求手段１０は、メモ
リアロケーションを使用するか否かを、メモリ空間のア
ロケーション要求毎に指示する指示手段１０ａを有して
いる。さらに、アロケーション済みのキャッシュライン
の残り部分の空き領域について、後のメモリ空間のアロ
ケーションに使用すべきか否かを判別する機能の実行を
指示することができる。この際、判別の基準となる、キ
ャッシュラインのサイズに対する割合（Ｎ％、Ｎ＝０〜
１００）を、予め任意の値で設定することができる。
は、処理に応じてアロケーションしたいバイト数をメモ
リ空間アロケーション手段１３に要求するものである。
また、メモリ空間アロケーション要求手段１０は、メモ
リアロケーションを使用するか否かを、メモリ空間のア
ロケーション要求毎に指示する指示手段１０ａを有して
いる。さらに、アロケーション済みのキャッシュライン
の残り部分の空き領域について、後のメモリ空間のアロ
ケーションに使用すべきか否かを判別する機能の実行を
指示することができる。この際、判別の基準となる、キ
ャッシュラインのサイズに対する割合（Ｎ％、Ｎ＝０〜
１００）を、予め任意の値で設定することができる。
【００３１】キャッシュラインサイズ認識手段１１は、
自マルチプロセッサシステムのキャッシュラインのサイ
ズを調べ、メモリ空間アロケーション手段１３に通知す
るものである。
自マルチプロセッサシステムのキャッシュラインのサイ
ズを調べ、メモリ空間アロケーション手段１３に通知す
るものである。
【００３２】キャッシュラインアラインメント認識手段
１２は、自マルチプロセッサシステムのキャッシュライ
ンのアラインメントを調べ、メモリ空間アロケーション
手段１３に通知する。
１２は、自マルチプロセッサシステムのキャッシュライ
ンのアラインメントを調べ、メモリ空間アロケーション
手段１３に通知する。
【００３３】メモリ空間アロケーション手段１３は、メ
モリ空間アロケーション要求手段１０から要求されたバ
イト数（及び指示手段１０ａによる指示）、キャッシュ
ラインサイズ認識手段１１から通知されたキャッシュラ
インサイズ、及びキャッシュラインアラインメント認識
手段１２から通知されたキャッシュラインアラインメン
トに基づいて、バストランザクションの発生が最低限に
できるように、キャッシュラインに対してメモリアロケ
ーションを行なう。すなわち、メモリ空間アロケーショ
ン手段１３は、後述する式で求められる数のキャッシュ
ラインに収まるように、メモリアロケーションを行な
う。
モリ空間アロケーション要求手段１０から要求されたバ
イト数（及び指示手段１０ａによる指示）、キャッシュ
ラインサイズ認識手段１１から通知されたキャッシュラ
インサイズ、及びキャッシュラインアラインメント認識
手段１２から通知されたキャッシュラインアラインメン
トに基づいて、バストランザクションの発生が最低限に
できるように、キャッシュラインに対してメモリアロケ
ーションを行なう。すなわち、メモリ空間アロケーショ
ン手段１３は、後述する式で求められる数のキャッシュ
ラインに収まるように、メモリアロケーションを行な
う。
【００３４】メモリ空間アロケーション結果通知手段１
４は、メモリ空間アロケーション手段１３によってアロ
ケーションされたメモリ空間の先頭アドレスを戻すもの
である。
４は、メモリ空間アロケーション手段１３によってアロ
ケーションされたメモリ空間の先頭アドレスを戻すもの
である。
【００３５】プロセッサ１ｂに設けられたメモリアロケ
ーション制御手段５ｂは、前述したメモリアロケーショ
ン制御手段５ａと同様の構成を有しているものとして説
明を省略する。その他のプロセッサに設けられるメモリ
アロケーション制御手段についても同様である。
ーション制御手段５ｂは、前述したメモリアロケーショ
ン制御手段５ａと同様の構成を有しているものとして説
明を省略する。その他のプロセッサに設けられるメモリ
アロケーション制御手段についても同様である。
【００３６】次に、第１実施例の動作について、図３に
示すフローチャートを参照しながら説明する。ここで
は、プロセッサ１ａのメモリアロケーション制御手段５
ａについて、一連の流れについて説明する。
示すフローチャートを参照しながら説明する。ここで
は、プロセッサ１ａのメモリアロケーション制御手段５
ａについて、一連の流れについて説明する。
【００３７】まず、メモリ空間アロケーション要求手段
１０は、プロセッサで実行される処理に応じた、キャッ
シュ４ａに対するメモリ空間のアロケーション要求を、
メモリ空間アロケーション手段１３に対して行なう（ス
テップＡ１）。この際、指示手段１０ａにより、メモリ
空間のアロケーション要求と共に、本発明の方法による
メモリアロケーションの実行を指示するものとする。
１０は、プロセッサで実行される処理に応じた、キャッ
シュ４ａに対するメモリ空間のアロケーション要求を、
メモリ空間アロケーション手段１３に対して行なう（ス
テップＡ１）。この際、指示手段１０ａにより、メモリ
空間のアロケーション要求と共に、本発明の方法による
メモリアロケーションの実行を指示するものとする。
【００３８】また、キャッシュラインサイズ認識手段１
１は、自らのシステムにおけるキャッシュラインのサイ
ズを求め、メモリ空間アロケーション手段１３に通知し
ている（ステップＡ２）。
１は、自らのシステムにおけるキャッシュラインのサイ
ズを求め、メモリ空間アロケーション手段１３に通知し
ている（ステップＡ２）。
【００３９】また、キャッシュラインアラインメント認
識手段１２は、キャッシュラインのアラインメントを求
め、メモリ空間アロケーション手段１３に通知している
（ステップＡ３）。
識手段１２は、キャッシュラインのアラインメントを求
め、メモリ空間アロケーション手段１３に通知している
（ステップＡ３）。
【００４０】メモリ空間アロケーション手段１３は、メ
モリ空間アロケーション要求手段１０からのアロケーシ
ョン要求に応じて、メモリ空間のアロケーションを行な
うために必要なキャッシュライン数、すなわち必要最低
限のライン数を、以下の式（１）に基づいて、メモリ空
間アロケーション要求手段１０から要求されたバイト
数、キャッシュラインサイズ認識手段１１から通知され
たキャッシュラインサイズを用いて求める。
モリ空間アロケーション要求手段１０からのアロケーシ
ョン要求に応じて、メモリ空間のアロケーションを行な
うために必要なキャッシュライン数、すなわち必要最低
限のライン数を、以下の式（１）に基づいて、メモリ空
間アロケーション要求手段１０から要求されたバイト
数、キャッシュラインサイズ認識手段１１から通知され
たキャッシュラインサイズを用いて求める。
【００４１】（メモリ空間アロケーション要求サイズ＋
キャッシュラインサイズ−１）÷キャッシュラインサイ
ズ …（１） メモリ空間アロケーション手段１３は、前述した（１）
式に基づいて求められたキャッシュライン数に収まるよ
うに、キャッシュラインアラインメント認識手段１２か
ら通知されたキャッシュラインアラインメントに応じ
て、要求されたメモリ空間のアロケーションを行なう。
キャッシュラインサイズ−１）÷キャッシュラインサイ
ズ …（１） メモリ空間アロケーション手段１３は、前述した（１）
式に基づいて求められたキャッシュライン数に収まるよ
うに、キャッシュラインアラインメント認識手段１２か
ら通知されたキャッシュラインアラインメントに応じ
て、要求されたメモリ空間のアロケーションを行なう。
【００４２】最後にメモリ空間アロケーション結果通知
手段１４は、メモリ空間アロケーション手段１３によっ
てアロケーションされたメモリ空間の先頭アドレスをメ
モリ空間アロケーション要求手段１０に戻す。
手段１４は、メモリ空間アロケーション手段１３によっ
てアロケーションされたメモリ空間の先頭アドレスをメ
モリ空間アロケーション要求手段１０に戻す。
【００４３】図４は第１実施例において、メモリ空間ア
ロケーション手段１３によって、メモリ空間がアロケー
ションされる処理の様子を示す図である。図４では、１
ワードが４バイト、１キャッシュラインが１６バイトと
して説明する。なお、実際には、１ワード及び１キャッ
シュラインの値は、コンピュータシステムによってバイ
ト数が異なる。
ロケーション手段１３によって、メモリ空間がアロケー
ションされる処理の様子を示す図である。図４では、１
ワードが４バイト、１キャッシュラインが１６バイトと
して説明する。なお、実際には、１ワード及び１キャッ
シュラインの値は、コンピュータシステムによってバイ
ト数が異なる。
【００４４】まず、メモリ空間アロケーション手段１３
は、メモリ空間アロケーション要求手段１０から、例え
ば１２バイトのメモリ空間のアロケーション要求を受け
とると、キャッシュラインサイズ認識手段１１によっ
て、１キャッシュラインが１６バイトであることを求め
る。
は、メモリ空間アロケーション要求手段１０から、例え
ば１２バイトのメモリ空間のアロケーション要求を受け
とると、キャッシュラインサイズ認識手段１１によっ
て、１キャッシュラインが１６バイトであることを求め
る。
【００４５】従来のメモリ空間のアロケーションであれ
ば、キャッシュラインを考慮しないため、例えば図４中
３４に示すように、２キャッシュラインに跨るようなア
ロケーションが行われることがある。
ば、キャッシュラインを考慮しないため、例えば図４中
３４に示すように、２キャッシュラインに跨るようなア
ロケーションが行われることがある。
【００４６】メモリ空間アロケーション手段１３は、キ
ャッシュアラインメント認識手段１２によって求められ
たキャッシュラインアラインメントに応じて、メモリア
ロケーションを、前述した式（１）で求められる数のキ
ャッシュラインに収まるように行なう。
ャッシュアラインメント認識手段１２によって求められ
たキャッシュラインアラインメントに応じて、メモリア
ロケーションを、前述した式（１）で求められる数のキ
ャッシュラインに収まるように行なう。
【００４７】具体的には、キャッシュライン数は、（１
２＋１６−１）÷１６＝１であるので、メモリ空間アロ
ケーション手段１３は、１キャッシュライン中にメモリ
空間がアロケーションされる。例えば、結果として図４
中３５に“００４０”番地から始まる１２バイト、ある
いは図４中３６に示すように、“００６４”番地から始
まる１２バイトのように、メモリ空間アロケーション手
段１３は、メモリ空間をアロケーションする。
２＋１６−１）÷１６＝１であるので、メモリ空間アロ
ケーション手段１３は、１キャッシュライン中にメモリ
空間がアロケーションされる。例えば、結果として図４
中３５に“００４０”番地から始まる１２バイト、ある
いは図４中３６に示すように、“００６４”番地から始
まる１２バイトのように、メモリ空間アロケーション手
段１３は、メモリ空間をアロケーションする。
【００４８】なお、メモリ空間アロケーション要求手段
１０の指示手段１０ａからの指示に応じて、メモリ空間
アロケーション手段１３は、キャッシュライン中の空き
領域について、メモリ空間のアロケーションに使用すべ
きか否かを判別するための機能を実行する。
１０の指示手段１０ａからの指示に応じて、メモリ空間
アロケーション手段１３は、キャッシュライン中の空き
領域について、メモリ空間のアロケーションに使用すべ
きか否かを判別するための機能を実行する。
【００４９】この場合、メモリ空間アロケーション手段
１３は、メモリ空間のアロケーションを行なった後、メ
モリ空間をアロケーションしたキャッシュラインを後の
アロケーションの際に使用すべきか否かを、以下の式
（２）を用いて判別する。
１３は、メモリ空間のアロケーションを行なった後、メ
モリ空間をアロケーションしたキャッシュラインを後の
アロケーションの際に使用すべきか否かを、以下の式
（２）を用いて判別する。
【００５０】（（（メモリ空間アロケーション要求サイ
ズ＋キャッシュラインサイズ−１）÷キャッシュライン
サイズ）×キャッシュラインサイズ）−メモリ空間アロ
ケーション要求サイズ） …（２） すなわち、メモリ空間アロケーション手段１３は、既に
アロケーション済みであるキャッシュラインの、アロケ
ーションされていない残りの部分のサイズを、前述した
式（２）から求めている。
ズ＋キャッシュラインサイズ−１）÷キャッシュライン
サイズ）×キャッシュラインサイズ）−メモリ空間アロ
ケーション要求サイズ） …（２） すなわち、メモリ空間アロケーション手段１３は、既に
アロケーション済みであるキャッシュラインの、アロケ
ーションされていない残りの部分のサイズを、前述した
式（２）から求めている。
【００５１】メモリ空間アロケーション手段１３は、キ
ャッシュラインの残り部分のキャッシュラインサイズ
が、予め設定されたキャッシュラインサイズに対する割
合、すなわちＮ％（Ｎ＝０〜１００）に達するか否かに
よって判別する。
ャッシュラインの残り部分のキャッシュラインサイズ
が、予め設定されたキャッシュラインサイズに対する割
合、すなわちＮ％（Ｎ＝０〜１００）に達するか否かに
よって判別する。
【００５２】ここでは例えば、予め設定されたキャッシ
ュラインサイズに対する割合を７０％とすると、前述し
た（２）式によって求めた残り部分のキャッシュライン
サイズが７０％に達する場合には、そのキャッシュライ
ンの残りの部分は使用しないものとして扱う。
ュラインサイズに対する割合を７０％とすると、前述し
た（２）式によって求めた残り部分のキャッシュライン
サイズが７０％に達する場合には、そのキャッシュライ
ンの残りの部分は使用しないものとして扱う。
【００５３】例えば、図５中４２に示すようなアロケー
ションがされた場合には、キャッシュラインの５０％し
か使用されていないので、残りの部分（８バイト）は他
のメモリアロケーション要求の際に使用するものとして
判別する。
ションがされた場合には、キャッシュラインの５０％し
か使用されていないので、残りの部分（８バイト）は他
のメモリアロケーション要求の際に使用するものとして
判別する。
【００５４】また、図５中４３に示すようなアロケーシ
ョンがされた場合には、キャッシュラインの７５％が使
用されているので、残りの部分（４バイト）は他のメモ
リアロケーション要求の際に使用しないものとして判別
する。
ョンがされた場合には、キャッシュラインの７５％が使
用されているので、残りの部分（４バイト）は他のメモ
リアロケーション要求の際に使用しないものとして判別
する。
【００５５】メモリ空間アロケーション手段１３は、キ
ャッシュラインに対する判別結果を保持し、後のメモリ
空間アロケーション要求手段１０からの要求に対して、
メモリ空間をアロケーションする際に考慮し、使用する
と判別したキャッシュラインの残り空間をアロケーショ
ンに用いる。
ャッシュラインに対する判別結果を保持し、後のメモリ
空間アロケーション要求手段１０からの要求に対して、
メモリ空間をアロケーションする際に考慮し、使用する
と判別したキャッシュラインの残り空間をアロケーショ
ンに用いる。
【００５６】このようにして、メモリ空間アロケーショ
ン手段１３は、メモリ空間アロケーション要求手段１０
からのアロケーション要求に対して、キャッシュライン
数が最も少なくなるようにメモリ空間のアロケーション
を行なう。このため、異なるプロセッサ１ａ，１ｂのキ
ャッシュ４ａ，４ｂに格納された共通するデータに対し
て、更新等の処理が施された場合に、データの一貫性を
保つスヌープ機能のために、キャッシュ４ａ，４ｂ間で
データの受け渡しが行なう必要があっても、バス３のト
ラフィック量を最低限に押さえることができる。
ン手段１３は、メモリ空間アロケーション要求手段１０
からのアロケーション要求に対して、キャッシュライン
数が最も少なくなるようにメモリ空間のアロケーション
を行なう。このため、異なるプロセッサ１ａ，１ｂのキ
ャッシュ４ａ，４ｂに格納された共通するデータに対し
て、更新等の処理が施された場合に、データの一貫性を
保つスヌープ機能のために、キャッシュ４ａ，４ｂ間で
データの受け渡しが行なう必要があっても、バス３のト
ラフィック量を最低限に押さえることができる。
【００５７】また、アロケーション済みのキャッシュラ
インの残り部分の空き領域について、後のメモリ空間の
アロケーションに使用すべきか否かを判別し、後のアロ
ケーションに考慮することができる。すなわち、データ
毎にアロケーションの対象とするキャッシュラインを別
にすることにより、データの一貫性を保つための不必要
なデータの移動をなくすことができる。また、キャッシ
ュラインの残りの空き領域が大きければ、この領域を後
のアロケーションに用いることでキャッシュの効率的な
利用が可能となる。
インの残り部分の空き領域について、後のメモリ空間の
アロケーションに使用すべきか否かを判別し、後のアロ
ケーションに考慮することができる。すなわち、データ
毎にアロケーションの対象とするキャッシュラインを別
にすることにより、データの一貫性を保つための不必要
なデータの移動をなくすことができる。また、キャッシ
ュラインの残りの空き領域が大きければ、この領域を後
のアロケーションに用いることでキャッシュの効率的な
利用が可能となる。
【００５８】その際、どちらを優先させるべきかは、基
準となるキャッシュサイズに対する割合（Ｎ％）を設定
することにより、任意に指定することができるので、キ
ャッシュの容量、システム構成等、各種要因に応じて最
適化が可能な柔軟性のあるシステムとすることができ
る。
準となるキャッシュサイズに対する割合（Ｎ％）を設定
することにより、任意に指定することができるので、キ
ャッシュの容量、システム構成等、各種要因に応じて最
適化が可能な柔軟性のあるシステムとすることができ
る。
【００５９】次に、第２実施例について説明する。第２
実施例は、前述した第１実施例と同様の構成によるメモ
リアロケーション制御手段５ａによって実現されるもの
とする。ただし、第３実施例では、メモリ空間アロケー
ション要求手段１０、及びメモリ空間アロケーション手
段１３の機能動作が異なるので、これらの手段１０，１
３について説明して、他の手段については第１実施例と
同じものとして説明を省略する。
実施例は、前述した第１実施例と同様の構成によるメモ
リアロケーション制御手段５ａによって実現されるもの
とする。ただし、第３実施例では、メモリ空間アロケー
ション要求手段１０、及びメモリ空間アロケーション手
段１３の機能動作が異なるので、これらの手段１０，１
３について説明して、他の手段については第１実施例と
同じものとして説明を省略する。
【００６０】第２実施例のメモリ空間アロケーション要
求手段１０は、アロケーションサイズではなく、最小ア
ロケーションサイズを指定することによって、メモリ空
間アロケーション手段１３に対してアロケーション要求
を行なう。
求手段１０は、アロケーションサイズではなく、最小ア
ロケーションサイズを指定することによって、メモリ空
間アロケーション手段１３に対してアロケーション要求
を行なう。
【００６１】メモリ空間アロケーション手段１３は、メ
モリ空間アロケーション要求手段１０から要求された最
小アロケーションサイズ、キャッシュラインサイズ認識
手段１１から通知されたキャッシュラインサイズ、及び
キャッシュラインアラインメント認識手段１２から通知
されたキャッシュラインアラインメントに基づいて、バ
ストランザクションの発生が最低限にできるようにメモ
リアロケーションを行なう。すなわち、メモリ空間アロ
ケーション手段１３は、後述する式（３）で求められる
数のキャッシュラインに収まるように、メモリアロケー
ションを行なう。
モリ空間アロケーション要求手段１０から要求された最
小アロケーションサイズ、キャッシュラインサイズ認識
手段１１から通知されたキャッシュラインサイズ、及び
キャッシュラインアラインメント認識手段１２から通知
されたキャッシュラインアラインメントに基づいて、バ
ストランザクションの発生が最低限にできるようにメモ
リアロケーションを行なう。すなわち、メモリ空間アロ
ケーション手段１３は、後述する式（３）で求められる
数のキャッシュラインに収まるように、メモリアロケー
ションを行なう。
【００６２】（（メモリ空間最小アロケーション要求サ
イズ＋キャッシュラインサイズ−１）÷キャッシュライ
ンサイズ）×キャッシュラインサイズ …（３） 図６は第２実施例において、メモリ空間アロケーション
手段１３によって、メモリ空間がアロケーションされる
処理の様子を示す図である。図６では、第１実施例と同
様に、１ワードが４バイト、１キャッシュラインが１６
バイトとして説明する。
イズ＋キャッシュラインサイズ−１）÷キャッシュライ
ンサイズ）×キャッシュラインサイズ …（３） 図６は第２実施例において、メモリ空間アロケーション
手段１３によって、メモリ空間がアロケーションされる
処理の様子を示す図である。図６では、第１実施例と同
様に、１ワードが４バイト、１キャッシュラインが１６
バイトとして説明する。
【００６３】まず、メモリ空間アロケーション手段１３
は、メモリ空間アロケーション要求手段１０から、最小
アロケーション要求サイズとして、例えば４バイトが指
定されると、前述した式（３）で求められる数に基づい
て、図６中５２に示すように例えば“００００”番地か
らの１キャッシュライン（１６バイト）のメモリ空間が
アロケーションされる。
は、メモリ空間アロケーション要求手段１０から、最小
アロケーション要求サイズとして、例えば４バイトが指
定されると、前述した式（３）で求められる数に基づい
て、図６中５２に示すように例えば“００００”番地か
らの１キャッシュライン（１６バイト）のメモリ空間が
アロケーションされる。
【００６４】また、メモリ空間アロケーション手段１３
は、メモリ空間アロケーション要求手段１０から、最小
アロケーション要求サイズとして、例えば２０バイトが
指定されると、アロケーション要求を行なった場合で、
前述した式（３）で求められる数に基づいて、図６中５
３に示すように例えば“００２０”番地からの２キャッ
シュライン（３２バイト）のメモリ空間がアロケーショ
ンされる。
は、メモリ空間アロケーション要求手段１０から、最小
アロケーション要求サイズとして、例えば２０バイトが
指定されると、アロケーション要求を行なった場合で、
前述した式（３）で求められる数に基づいて、図６中５
３に示すように例えば“００２０”番地からの２キャッ
シュライン（３２バイト）のメモリ空間がアロケーショ
ンされる。
【００６５】このようにして、キャッシュライン単位
で、最低限必要となる数のキャッシュラインにメモリ空
間をアロケーションするので、１キャッシュライン中に
複数のデータがアロケーションされることがなく、第１
実施例と同様に、データの一貫性を保つスヌープ機能の
ために不必要なデータの移動の発生を押さえることがで
きる。
で、最低限必要となる数のキャッシュラインにメモリ空
間をアロケーションするので、１キャッシュライン中に
複数のデータがアロケーションされることがなく、第１
実施例と同様に、データの一貫性を保つスヌープ機能の
ために不必要なデータの移動の発生を押さえることがで
きる。
【００６６】次に、本発明の第３実施例について説明す
る。第３実施例は、本発明によるメモリアロケーション
方法をコンパイラ／リンカに適用したものである。図７
（ａ）はグループ化された変数領域を宣言できるプログ
ラミング言語としてＣ言語における例を示したものであ
る。図７（ａ）ではグループ化された変数領域「ｇｒｏ
ｕｐ」のサイズを１２バイトとする。
る。第３実施例は、本発明によるメモリアロケーション
方法をコンパイラ／リンカに適用したものである。図７
（ａ）はグループ化された変数領域を宣言できるプログ
ラミング言語としてＣ言語における例を示したものであ
る。図７（ａ）ではグループ化された変数領域「ｇｒｏ
ｕｐ」のサイズを１２バイトとする。
【００６７】図７（ａ）に示すような３個のｉｎｔ型変
数を含む構造体は、そのサイズが１２バイトなので、従
来のメモリアロケーション方式では例えば図７（ｂ）中
６３に示すように、２個のキャッシュブロックに跨るよ
うにアロケーションされることがある。
数を含む構造体は、そのサイズが１２バイトなので、従
来のメモリアロケーション方式では例えば図７（ｂ）中
６３に示すように、２個のキャッシュブロックに跨るよ
うにアロケーションされることがある。
【００６８】本発明の第３実施例におけるメモリアロケ
ーション方法を適用したコンパイラ／リンカは、図７
（ａ）に示すような指示に対し、この構造体を収めるた
めに必要なキャッシュライン数を、以下の式（４）で求
める。
ーション方法を適用したコンパイラ／リンカは、図７
（ａ）に示すような指示に対し、この構造体を収めるた
めに必要なキャッシュライン数を、以下の式（４）で求
める。
【００６９】（グループ化された変数領域のサイズ＋キ
ャッシュラインサイズ−１）÷キャッシュラインサイズ
…（４） 第３実施例におけるコンパイラ／リンカは、前述した式
（４）で求められた、メモリ空間のアロケーションを行
なうために必要なキャッシュライン数、すなわち必要最
低限のキャッシュライン数を求めると、その数のキャッ
シュラインに治まるように、例えば図７（ｂ）中６４，
６５に示すように、「ｇｒｏｕｐ」のアロケーションを
強制して行なう。
ャッシュラインサイズ−１）÷キャッシュラインサイズ
…（４） 第３実施例におけるコンパイラ／リンカは、前述した式
（４）で求められた、メモリ空間のアロケーションを行
なうために必要なキャッシュライン数、すなわち必要最
低限のキャッシュライン数を求めると、その数のキャッ
シュラインに治まるように、例えば図７（ｂ）中６４，
６５に示すように、「ｇｒｏｕｐ」のアロケーションを
強制して行なう。
【００７０】このようにして、プログラム中で定義され
た領域をアロケーションする際に、必要なサイズに基づ
いて、アロケーションに必要な最低限のキャッシュライ
ン数を求め、求めた数のキャッシュラインに領域を強制
的にアロケーションするので、異なるプロセッサのキャ
ッシュに格納された共通するデータに対して、更新等の
処理が施された場合に、データの一貫性を保つスヌープ
機能のために、キャッシュ間でデータの受け渡しが行な
う必要があっても、バスのトラフィック量を最低限に押
さえることができる。
た領域をアロケーションする際に、必要なサイズに基づ
いて、アロケーションに必要な最低限のキャッシュライ
ン数を求め、求めた数のキャッシュラインに領域を強制
的にアロケーションするので、異なるプロセッサのキャ
ッシュに格納された共通するデータに対して、更新等の
処理が施された場合に、データの一貫性を保つスヌープ
機能のために、キャッシュ間でデータの受け渡しが行な
う必要があっても、バスのトラフィック量を最低限に押
さえることができる。
【００７１】なお、アロケーション済みのキャッシュラ
インの残り部分の空き領域について、後のメモリ空間の
アロケーションに使用すべきか否かを判別し、後のアロ
ケーションに考慮することができる。
インの残り部分の空き領域について、後のメモリ空間の
アロケーションに使用すべきか否かを判別し、後のアロ
ケーションに考慮することができる。
【００７２】この場合、メモリ空間のアロケーションを
行なった後、メモリ空間をアロケーションしたキャッシ
ュラインを後のアロケーションの際に使用すべきか否か
を、以下の式（５）を用いて判別する。
行なった後、メモリ空間をアロケーションしたキャッシ
ュラインを後のアロケーションの際に使用すべきか否か
を、以下の式（５）を用いて判別する。
【００７３】（（（グループ化された変数領域のサイズ
＋キャッシュラインサイズ−１）÷キャッシュラインサ
イズ）×キャッシュラインサイズ）−グループ化された
変数領域のサイズ） …（５） すなわち、既にアロケーション済みであるキャッシュラ
インの、アロケーションされていない残りの部分のサイ
ズを、前述した式（５）から求めている。
＋キャッシュラインサイズ−１）÷キャッシュラインサ
イズ）×キャッシュラインサイズ）−グループ化された
変数領域のサイズ） …（５） すなわち、既にアロケーション済みであるキャッシュラ
インの、アロケーションされていない残りの部分のサイ
ズを、前述した式（５）から求めている。
【００７４】ここで、残り部分のキャッシュラインサイ
ズが、予め設定されたキャッシュラインサイズに対する
割合、すなわちＮ％（Ｎ＝０〜１００）に達するか否か
によって判別する。
ズが、予め設定されたキャッシュラインサイズに対する
割合、すなわちＮ％（Ｎ＝０〜１００）に達するか否か
によって判別する。
【００７５】ここでは例えば、予め設定されたキャッシ
ュラインサイズに対する割合を７０％とすると、前述し
た（５）式によって求めた残り部分のキャッシュライン
サイズが７０％に達する場合には、そのキャッシュライ
ンの残りの部分は使用しないものとして扱う。
ュラインサイズに対する割合を７０％とすると、前述し
た（５）式によって求めた残り部分のキャッシュライン
サイズが７０％に達する場合には、そのキャッシュライ
ンの残りの部分は使用しないものとして扱う。
【００７６】例えば、図８中７２に示すようなアロケー
ションがされた場合には、キャッシュラインの５０％し
か使用されていないので、残りの部分（８バイト）は他
のメモリアロケーションのために使用するものとして判
別する。
ションがされた場合には、キャッシュラインの５０％し
か使用されていないので、残りの部分（８バイト）は他
のメモリアロケーションのために使用するものとして判
別する。
【００７７】また、図８中７３に示すようなアロケーシ
ョンがされた場合には、キャッシュラインの７５％が使
用されているので、残りの部分（４バイト）は他のメモ
リアロケーションのために使用しないものとして判別す
る。
ョンがされた場合には、キャッシュラインの７５％が使
用されているので、残りの部分（４バイト）は他のメモ
リアロケーションのために使用しないものとして判別す
る。
【００７８】そして、キャッシュラインに対する判別結
果を保持し、後のアロケーション要求に対して、メモリ
空間をアロケーションする際に考慮し、使用すると判別
したキャッシュラインの残り空間をアロケーションに用
いる。
果を保持し、後のアロケーション要求に対して、メモリ
空間をアロケーションする際に考慮し、使用すると判別
したキャッシュラインの残り空間をアロケーションに用
いる。
【００７９】このようにして、キャッシュに変数領域等
をアロケーションする場合に、キャッシュライン数が最
も少なくなるようにメモリ空間のアロケーションを行な
う。このため、データの一貫性を保つスヌープ機能のた
めに、キャッシュ間でデータの受け渡しが行なう必要が
あっても、バスのトラフィック量を最低限に押さえるこ
とができる。
をアロケーションする場合に、キャッシュライン数が最
も少なくなるようにメモリ空間のアロケーションを行な
う。このため、データの一貫性を保つスヌープ機能のた
めに、キャッシュ間でデータの受け渡しが行なう必要が
あっても、バスのトラフィック量を最低限に押さえるこ
とができる。
【００８０】また、データ毎にアロケーションの対象と
するキャッシュラインを別にすることにより、データの
一貫性を保つための不必要なデータの移動をなくすこと
ができる。また、キャッシュラインの残りの空き領域が
大きければ、この領域を後のアロケーションに用いるこ
とでキャッシュの効率的な利用が可能となる。
するキャッシュラインを別にすることにより、データの
一貫性を保つための不必要なデータの移動をなくすこと
ができる。また、キャッシュラインの残りの空き領域が
大きければ、この領域を後のアロケーションに用いるこ
とでキャッシュの効率的な利用が可能となる。
【００８１】次に、第４実施例について説明する。第４
実施例は、本発明によるメモリアロケーション方式をコ
ンパイラ／リンカに適用したものである。図９（ａ）は
グループ化された変数領域を宣言できるプログラミング
言語としてＣ言語における例を示したものである。
実施例は、本発明によるメモリアロケーション方式をコ
ンパイラ／リンカに適用したものである。図９（ａ）は
グループ化された変数領域を宣言できるプログラミング
言語としてＣ言語における例を示したものである。
【００８２】通常ならば、図９（ａ）で示される構造体
のサイズは１２バイトなので、従来のメモリアロケーシ
ョン方式では、構造体の３個の配列をアロケーションす
ると、図９（ｂ）中８３に示すように、キャッシュライ
ンに跨ってしまう構造体ができる。
のサイズは１２バイトなので、従来のメモリアロケーシ
ョン方式では、構造体の３個の配列をアロケーションす
ると、図９（ｂ）中８３に示すように、キャッシュライ
ンに跨ってしまう構造体ができる。
【００８３】本発明の第４実施例におけるメモリアロケ
ーション方法を適用したコンパイラ／リンカは、図９
（ａ）に示すような定義に対し、この構造体が以下の式
（６）で求められる数のキャッシュラインに収まるよう
にメモリアロケーションを行なう。
ーション方法を適用したコンパイラ／リンカは、図９
（ａ）に示すような定義に対し、この構造体が以下の式
（６）で求められる数のキャッシュラインに収まるよう
にメモリアロケーションを行なう。
【００８４】（（グループ化された変数領域のサイズ＋
キャッシュラインサイズ−１）÷キャッシュラインサイ
ズ）×キャッシュラインサイズ …（６） 第６実施例におけるコンパイラ／リンカは、例えば図９
（ｂ）中８４に示すように、前述した式（６）で求めら
れたメモリ空間のアロケーションを行なうために必要な
キャッシュライン数、すなわち必要最低限のライン数の
キャッシュラインに収まるように、構造体のサイズを切
り上げてメモリ空間をアロケーションする。
キャッシュラインサイズ−１）÷キャッシュラインサイ
ズ）×キャッシュラインサイズ …（６） 第６実施例におけるコンパイラ／リンカは、例えば図９
（ｂ）中８４に示すように、前述した式（６）で求めら
れたメモリ空間のアロケーションを行なうために必要な
キャッシュライン数、すなわち必要最低限のライン数の
キャッシュラインに収まるように、構造体のサイズを切
り上げてメモリ空間をアロケーションする。
【００８５】これにより、構造体のサイズは１６バイト
となり、構造体の３個の配列をアロケーションしても、
キャッシュラインに跨ってしまう構造体はできなくな
る。従って、データの一貫性を保つスヌープ機能のため
に不必要なデータの移動の発生を押さえることができ
る。
となり、構造体の３個の配列をアロケーションしても、
キャッシュラインに跨ってしまう構造体はできなくな
る。従って、データの一貫性を保つスヌープ機能のため
に不必要なデータの移動の発生を押さえることができ
る。
【００８６】なお、前述した実施例におけるシステム
は、１段階のキャッシュしか持たないものとして説明し
ているが、プロセッサ毎に多段階のキャッシュを持った
コンピュータシステムにも適用可能である。このような
システムの場合には、キャッシュの各段毎に本発明によ
るメモリアロケーション方式を適用していくと、より効
果的である。
は、１段階のキャッシュしか持たないものとして説明し
ているが、プロセッサ毎に多段階のキャッシュを持った
コンピュータシステムにも適用可能である。このような
システムの場合には、キャッシュの各段毎に本発明によ
るメモリアロケーション方式を適用していくと、より効
果的である。
【００８７】
【発明の効果】以上のように本発明によれば、プロセッ
サがキャッシュを持ったマルチプロセッサシステムにお
いて、メモリアロケーションを行なう場合にキャッシュ
ラインを考慮することにより、バストランザクションの
発生を低減させることが可能となるものである。
サがキャッシュを持ったマルチプロセッサシステムにお
いて、メモリアロケーションを行なう場合にキャッシュ
ラインを考慮することにより、バストランザクションの
発生を低減させることが可能となるものである。
【図１】本発明の第１実施例に係わるマルチプロセッサ
システムの概略構成を示すブロック図。
システムの概略構成を示すブロック図。
【図２】本発明の第１実施例におけるメモリアロケーシ
ョン制御手段５ａの構成を示すブロック図。
ョン制御手段５ａの構成を示すブロック図。
【図３】本発明の第１実施例におけるメモリアロケーシ
ョンの動作を説明するためのフローチャート。
ョンの動作を説明するためのフローチャート。
【図４】本発明の第１実施例によりメモリ空間がアロケ
ーションされる処理の様子を示す図。
ーションされる処理の様子を示す図。
【図５】メモリ空間がアロケーションされた様子を示す
図。
図。
【図６】本発明の第２実施例においてメモリ空間がアロ
ケーションされる処理の様子を示す図。
ケーションされる処理の様子を示す図。
【図７】本発明の第３実施例を適用したメモリアロケー
ションの説明図。
ションの説明図。
【図８】メモリ空間がアロケーションされた様子を示す
図。
図。
【図９】本発明の第４実施例においてメモリ空間がアロ
ケーションされる処理の様子を示す図。
ケーションされる処理の様子を示す図。
【図１０】マルチプロセッサシステムにおけるスヌープ
機能を説明するための図。
機能を説明するための図。
【図１１】キャッシュラインを持ったマルチプロセッサ
におけるスヌープ機能を説明するための図。
におけるスヌープ機能を説明するための図。
１０…メモリ空間アロケーション手段、１０ａ…指示手
段、１１…キャッシュラインサイズ認識手段、１２…キ
ャッシュラインアラインメント認識手段、１３…メモリ
空間アロケーション手段、１４…メモリ空間アロケーシ
ョン結果通知手段。
段、１１…キャッシュラインサイズ認識手段、１２…キ
ャッシュラインアラインメント認識手段、１３…メモリ
空間アロケーション手段、１４…メモリ空間アロケーシ
ョン結果通知手段。
Claims (8)
- 【請求項１】 キャッシュをもつ複数のプロセッサが設
けられ、前記プロセッサで実行されるプロセスが、メモ
リに対するメモリ空間のアロケーションを行なうマルチ
プロセッサシステムにおいて、 前記メモリに対するメモリ空間のアロケーション要求と
共にアロケーション要求サイズを指定するためのメモリ
空間アロケーション要求手段と、 システム中のデータ交換の単位となるキャッシュライン
のサイズを認識するためのキャッシュラインサイズ認識
手段と、 前記キャッシュラインのアラインメントを認識するため
のキャッシュラインアラインメント認識手段と、 前記メモリ空間アロケーション要求手段によって指定さ
れたアロケーション要求サイズ、前記キャッシュライン
サイズ認識手段によって認識されたキャッシュラインサ
イズ、及び前記キャッシュラインアラインメント認識手
段によって認識されたキャッシュラインのアラインメン
トに基づいて、データ交換の際のキャッシュライン数が
最低限となるとなるように、メモリ空間のアロケーショ
ンを行なうメモリ空間アロケーション手段と、 を具備したことを特徴とするマルチプロセッサシステ
ム。 - 【請求項２】 前記メモリ空間アロケーション手段は、 前記メモリ空間アロケーション要求手段によって指定さ
れたアロケーション要求サイズ、及び前記キャッシュラ
インサイズ認識手段によって認識されたキャッシュライ
ンサイズに基づいて、アロケーション済みの前記キャッ
シュラインの残りの部分がキャッシュラインサイズのＮ
％（Ｎ＝０〜１００の範囲で任意に設定される値）に達
するか否かを判別し、前記残りの部分を使用するか否か
を決定することを特徴とする請求項１記載のマルチプロ
セッサシステム。 - 【請求項３】 キャッシュをもつ複数のプロセッサが設
けられ、前記プロセッサで実行されるプロセスが、メモ
リに対するメモリ空間のアロケーションを行なうマルチ
プロセッサシステムにおいて、 前記メモリに対するメモリ空間のアロケーション要求と
共にメモリ空間の最小アロケーション要求サイズを指定
するためのメモリ空間アロケーション要求手段と、 システム中のデータ交換の単位となるキャッシュライン
のサイズを認識するためのキャッシュラインサイズ認識
手段と、 前記キャッシュラインのアラインメントを認識するため
のキャッシュラインアラインメント認識手段と、 前記メモリ空間アロケーション要求手段によって指定さ
れた最小アロケーション要求サイズ、前記キャッシュラ
インサイズ認識手段によって認識されたキャッシュライ
ンサイズ、及び前記キャッシュラインアラインメント認
識手段によって認識されたキャッシュラインのアライン
メントに基づいて、前記最小アロケーション要求サイズ
をキャッシュライン単位で切り上げてキャッシュライン
のアラインメントされた位置からメモリ空間をアロケー
ションするメモリ空間アロケーション手段と、 を具備したことを特徴とするマルチプロセッサシステ
ム。 - 【請求項４】 前記メモリ空間アロケーション要求手段
は、アロケーション要求毎に、前記メモリ空間アロケー
ション手段に対して、前記キャッシュラインサイズ認識
手段によって認識されたキャッシュラインサイズを考慮
したメモリ空間のアロケーションの実行を指示できるこ
とを特徴とする請求項１または請求項３記載のマルチプ
ロセッサシステム。 - 【請求項５】 キャッシュをもつ複数のプロセッサが設
けられたコンピュータシステムを対象として実行される
ものであって、グループ化された変数領域を宣言できる
プログラミング言語に基づくメモリアロケーション方法
において、 前記グループ化された変数領域のサイズ、前記コンピュ
ータシステムにおけるキャッシュラインサイズ、及び前
記コンピュータシステムのキャッシュラインのアライン
メントを認識し、 前記変数領域のサイズ、前記キャッシュラインサイズ、
及び前記キャッシュラインアラインメントに基づいて、
データ交換の際のキャッシュライン数が最低限となると
なるように、グループ化された変数領域についてのメモ
リ空間のアロケーションを行なうことを特徴とするメモ
リアロケーション方法。 - 【請求項６】 前記グループ化された変数領域のサイ
ズ、及び前記コンピュータシステムにおけるキャッシュ
ラインサイズに基づいて、アロケーション済みのキャッ
シュラインの残りの部分がキャッシュラインサイズのＮ
％（Ｎ＝０〜１００の範囲で任意に設定される値）に達
するか否かを判別し、前記残りの部分を使用するか否か
を決定することを特徴とする請求項５記載のメモリアロ
ケーション方法。 - 【請求項７】 キャッシュをもつ複数のプロセッサが設
けられたコンピュータシステムを対象として実行される
ものであって、グループ化された変数領域を宣言できる
プログラミング言語に基づくメモリアロケーション方法
において、 前記グループ化された変数領域のサイズ、前記コンピュ
ータシステムにおけるキャッシュラインサイズ、及び前
記コンピュータシステムのキャッシュラインのアライン
メントを認識し、 前記変数領域のサイズ、前記キャッシュラインサイズ、
及び前記キャッシュラインアラインメントに基づいて、
前記グループ化された変数領域に対してアロケーション
されるメモリ空間をキャッシュライン単位で切り上げ
て、キャッシュラインのアラインメントされた位置から
メモリ空間をアロケーションすることを特徴とするメモ
リアロケーション方法。 - 【請求項８】 前記グループ化された変数領域毎に、キ
ャッシュラインサイズを考慮したメモリ空間のアロケー
ションを実行することを特徴とする請求項５または請求
項７記載のメモリアロケーション方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6088445A JP2778913B2 (ja) | 1994-04-26 | 1994-04-26 | マルチプロセッサシステム及びメモリアロケーション方法 |
| US08/768,590 US5715430A (en) | 1994-04-26 | 1996-12-18 | Multiprocessor computer system and a method for memory allocation to optimize cache coherency within the system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6088445A JP2778913B2 (ja) | 1994-04-26 | 1994-04-26 | マルチプロセッサシステム及びメモリアロケーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07295884A JPH07295884A (ja) | 1995-11-10 |
| JP2778913B2 true JP2778913B2 (ja) | 1998-07-23 |
Family
ID=13943009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6088445A Expired - Fee Related JP2778913B2 (ja) | 1994-04-26 | 1994-04-26 | マルチプロセッサシステム及びメモリアロケーション方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5715430A (ja) |
| JP (1) | JP2778913B2 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6134708A (en) * | 1997-02-13 | 2000-10-17 | Nec Corporation | Program compilation execution system |
| US6058456A (en) * | 1997-04-14 | 2000-05-02 | International Business Machines Corporation | Software-managed programmable unified/split caching mechanism for instructions and data |
| US5966733A (en) * | 1997-06-24 | 1999-10-12 | Hewlett-Packard Company | Optimizing data movement with hardware operations |
| US6317816B1 (en) * | 1999-01-29 | 2001-11-13 | International Business Machines Corporation | Multiprocessor scaleable system and method for allocating memory from a heap |
| US6684393B1 (en) | 1999-01-29 | 2004-01-27 | International Business Machines Corporation | Compilation method and system to reuse memory storage instead of allocating it |
| US6442597B1 (en) | 1999-07-08 | 2002-08-27 | International Business Machines Corporation | Providing global coherence in SMP systems using response combination block coupled to address switch connecting node controllers to memory |
| US6467012B1 (en) | 1999-07-08 | 2002-10-15 | International Business Machines Corporation | Method and apparatus using a distributed system structure to support bus-based cache-coherence protocols for symmetric multiprocessors |
| US6779036B1 (en) * | 1999-07-08 | 2004-08-17 | International Business Machines Corporation | Method and apparatus for achieving correct order among bus memory transactions in a physically distributed SMP system |
| US6591348B1 (en) | 1999-09-09 | 2003-07-08 | International Business Machines Corporation | Method and system for resolution of transaction collisions to achieve global coherence in a distributed symmetric multiprocessor system |
| US6438560B1 (en) | 1999-09-16 | 2002-08-20 | International Business Machines Corporation | Reuse of immutable objects during object creation |
| US6750872B1 (en) * | 1999-09-17 | 2004-06-15 | S3 Graphics, Co., Ltd. | Dynamic allocation of texture cache memory |
| US6725307B1 (en) | 1999-09-23 | 2004-04-20 | International Business Machines Corporation | Method and system for controlling data transfers with physical separation of data functionality from address and control functionality in a distributed multi-bus multiprocessor system |
| US6587930B1 (en) | 1999-09-23 | 2003-07-01 | International Business Machines Corporation | Method and system for implementing remstat protocol under inclusion and non-inclusion of L1 data in L2 cache to prevent read-read deadlock |
| US6457085B1 (en) | 1999-11-04 | 2002-09-24 | International Business Machines Corporation | Method and system for data bus latency reduction using transfer size prediction for split bus designs |
| US6606676B1 (en) | 1999-11-08 | 2003-08-12 | International Business Machines Corporation | Method and apparatus to distribute interrupts to multiple interrupt handlers in a distributed symmetric multiprocessor system |
| US6542949B1 (en) | 1999-11-08 | 2003-04-01 | International Business Machines Corporation | Method and apparatus for increased performance of a parked data bus in the non-parked direction |
| US6529990B1 (en) | 1999-11-08 | 2003-03-04 | International Business Machines Corporation | Method and apparatus to eliminate failed snoops of transactions caused by bus timing conflicts in a distributed symmetric multiprocessor system |
| US6684279B1 (en) | 1999-11-08 | 2004-01-27 | International Business Machines Corporation | Method, apparatus, and computer program product for controlling data transfer |
| US6535941B1 (en) | 1999-11-08 | 2003-03-18 | International Business Machines Corporation | Method and apparatus for avoiding data bus grant starvation in a non-fair, prioritized arbiter for a split bus system with independent address and data bus grants |
| US7529799B2 (en) | 1999-11-08 | 2009-05-05 | International Business Machines Corporation | Method and apparatus for transaction tag assignment and maintenance in a distributed symmetric multiprocessor system |
| US6523076B1 (en) | 1999-11-08 | 2003-02-18 | International Business Machines Corporation | Method and apparatus for synchronizing multiple bus arbiters on separate chips to give simultaneous grants for the purpose of breaking livelocks |
| US6516379B1 (en) | 1999-11-08 | 2003-02-04 | International Business Machines Corporation | Method and apparatus for transaction pacing to reduce destructive interference between successive transactions in a distributed symmetric multiprocessor system |
| US6356983B1 (en) | 2000-07-25 | 2002-03-12 | Src Computers, Inc. | System and method providing cache coherency and atomic memory operations in a multiprocessor computer architecture |
| US6807608B2 (en) | 2002-02-15 | 2004-10-19 | International Business Machines Corporation | Multiprocessor environment supporting variable-sized coherency transactions |
| US7339837B2 (en) * | 2004-05-18 | 2008-03-04 | Infineon Technologies Ag | Configurable embedded processor |
| JP2005339299A (ja) * | 2004-05-28 | 2005-12-08 | Hitachi Ltd | ストレージ装置のキャッシュ制御方法 |
| US7437618B2 (en) * | 2005-02-11 | 2008-10-14 | International Business Machines Corporation | Method in a processor for dynamically during runtime allocating memory for in-memory hardware tracing |
| US7421619B2 (en) * | 2005-02-11 | 2008-09-02 | International Business Machines Corporation | Method in a processor for performing in-memory tracing using existing communication paths |
| US7437617B2 (en) * | 2005-02-11 | 2008-10-14 | International Business Machines Corporation | Method, apparatus, and computer program product in a processor for concurrently sharing a memory controller among a tracing process and non-tracing processes using a programmable variable number of shared memory write buffers |
| US7418629B2 (en) * | 2005-02-11 | 2008-08-26 | International Business Machines Corporation | Synchronizing triggering of multiple hardware trace facilities using an existing system bus |
| US20060227788A1 (en) * | 2005-03-29 | 2006-10-12 | Avigdor Eldar | Managing queues of packets |
| US8321651B2 (en) * | 2008-04-02 | 2012-11-27 | Qualcomm Incorporated | System and method for memory allocation in embedded or wireless communication systems |
| JP5225010B2 (ja) * | 2008-10-14 | 2013-07-03 | キヤノン株式会社 | プロセッサ間通信方法、マルチプロセッサシステム及びプロセッサ。 |
| KR101592974B1 (ko) * | 2009-03-27 | 2016-02-12 | 삼성전자주식회사 | 복수의 프로세서들을 포함하는 시스템 장치 및 그 변수 선언 및 사용 방법 |
| JP5283128B2 (ja) | 2009-12-16 | 2013-09-04 | 学校法人早稲田大学 | プロセッサによって実行可能なコードの生成方法、記憶領域の管理方法及びコード生成プログラム |
| KR101463536B1 (ko) * | 2012-11-30 | 2014-11-19 | 성균관대학교산학협력단 | 메모리 관리 장치, 방법 및 시스템 |
| CN105677583B (zh) * | 2015-12-31 | 2019-01-08 | 华为技术有限公司 | 一种缓存管理方法及装置 |
| JP6944107B2 (ja) | 2017-07-11 | 2021-10-06 | 富士通株式会社 | 情報処理装置、情報処理システム及びプログラム |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095424A (en) * | 1986-10-17 | 1992-03-10 | Amdahl Corporation | Computer system architecture implementing split instruction and operand cache line-pair-state management |
| US5222225A (en) * | 1988-10-07 | 1993-06-22 | International Business Machines Corporation | Apparatus for processing character string moves in a data processing system |
| US5019965A (en) * | 1989-02-03 | 1991-05-28 | Digital Equipment Corporation | Method and apparatus for increasing the data storage rate of a computer system having a predefined data path width |
| US5130922A (en) * | 1989-05-17 | 1992-07-14 | International Business Machines Corporation | Multiprocessor cache memory system using temporary access states and method for operating such a memory |
| US5113514A (en) * | 1989-08-22 | 1992-05-12 | Prime Computer, Inc. | System bus for multiprocessor computer system |
| US5170477A (en) * | 1989-10-31 | 1992-12-08 | Ibm Corporation | Odd boundary address aligned direct memory acess device and method |
| CA2044689A1 (en) * | 1990-06-15 | 1991-12-16 | Roger E. Tipley | Multilevel inclusion in multilevel cache hierarchies |
| EP0468831B1 (en) * | 1990-06-29 | 1997-10-15 | Digital Equipment Corporation | Bus protocol for write-back cache processor |
| JPH04353947A (ja) * | 1991-02-13 | 1992-12-08 | Hewlett Packard Co <Hp> | メモリページ特性タグ付けシステム |
| US5313609A (en) * | 1991-05-23 | 1994-05-17 | International Business Machines Corporation | Optimum write-back strategy for directory-based cache coherence protocols |
| US5335332A (en) * | 1991-12-24 | 1994-08-02 | International Business Machines Corporation | Method and system for stack memory alignment utilizing recursion |
| US5511226A (en) * | 1992-08-25 | 1996-04-23 | Intel Corporation | System for generating snoop addresses and conditionally generating source addresses whenever there is no snoop hit, the source addresses lagging behind the corresponding snoop addresses |
| US5434993A (en) * | 1992-11-09 | 1995-07-18 | Sun Microsystems, Inc. | Methods and apparatus for creating a pending write-back controller for a cache controller on a packet switched memory bus employing dual directories |
-
1994
- 1994-04-26 JP JP6088445A patent/JP2778913B2/ja not_active Expired - Fee Related
-
1996
- 1996-12-18 US US08/768,590 patent/US5715430A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07295884A (ja) | 1995-11-10 |
| US5715430A (en) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2778913B2 (ja) | マルチプロセッサシステム及びメモリアロケーション方法 | |
| US5029070A (en) | Coherent cache structures and methods | |
| US4928225A (en) | Coherent cache structures and methods | |
| US20020062352A1 (en) | Multiprocessor system and control method thereof | |
| JP2837341B2 (ja) | ディスクアレイ用キャッシュシステム | |
| US5829052A (en) | Method and apparatus for managing memory accesses in a multiple multiprocessor cluster system | |
| JPH02178756A (ja) | マルチプロセッサ作業スケジュールシステム | |
| US20060064518A1 (en) | Method and system for managing cache injection in a multiprocessor system | |
| US5825649A (en) | Kernel substitution method in multi-processor system and multi-processor system having kernel substitution function | |
| US5295265A (en) | Device for enhancing the performance of a real time executive kernel associated with a multiprocessor structure that can include a large number of processors | |
| US6721948B1 (en) | Method for managing shared tasks in a multi-tasking data processing system | |
| JPH0922384A (ja) | キャッシュ付きマルチプロセッサシステムのための分散型デーキャッシュ | |
| JPWO2008114415A1 (ja) | マルチプロセッシングシステム | |
| JP5168800B2 (ja) | マルチプロセッサシステム | |
| JPH09146904A (ja) | アドレス空間共有システム | |
| JP4506292B2 (ja) | キャッシュ制御方法およびデータ処理システム並びにその処理プログラム | |
| JPH06309231A (ja) | キャッシュメモリ制御方法 | |
| JPH04140860A (ja) | マルチプロセッサにおけるバス制御方法 | |
| JPH09190375A (ja) | 共有メモリ管理方法 | |
| US20230042247A1 (en) | Shared unit instruction execution | |
| JP3381080B2 (ja) | 処理の中断が可能な排他制御方式 | |
| JP2926873B2 (ja) | 計算機システム | |
| JPS63167953A (ja) | マルチプロセツサシステム | |
| JPH09265405A (ja) | 共有資源の排他アクセス方法 | |
| JPH03282756A (ja) | 非同期入出力方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |