JP6944107B2 - 情報処理装置、情報処理システム及びプログラム - Google Patents
情報処理装置、情報処理システム及びプログラム Download PDFInfo
- Publication number
- JP6944107B2 JP6944107B2 JP2017135379A JP2017135379A JP6944107B2 JP 6944107 B2 JP6944107 B2 JP 6944107B2 JP 2017135379 A JP2017135379 A JP 2017135379A JP 2017135379 A JP2017135379 A JP 2017135379A JP 6944107 B2 JP6944107 B2 JP 6944107B2
- Authority
- JP
- Japan
- Prior art keywords
- write
- request
- completion
- write request
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims description 44
- 230000004888 barrier function Effects 0.000 claims description 146
- 238000003780 insertion Methods 0.000 claims description 87
- 230000037431 insertion Effects 0.000 claims description 87
- 238000000034 method Methods 0.000 claims description 71
- 230000004044 response Effects 0.000 claims description 37
- 238000010586 diagram Methods 0.000 description 18
- 239000000872 buffer Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30087—Synchronisation or serialisation instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/3834—Maintaining memory consistency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
図1は、第1の実施形態による情報処理システム100の構成例を示す図である。情報処理システム100は、第1のプロセッサ101と、第2のプロセッサ102と、メインメモリ103と、バス104とを有する。バス104には、第1のプロセッサ101と、第2のプロセッサ102と、メインメモリ103が接続される。第1のプロセッサ101は、第1の情報処理装置であり、プロセッサコア111と、バリア命令挿入部112と、メモリコントローラ113とを有する。第2のプロセッサ102は、第2の情報処理装置であり、プロセッサコア121と、バリア命令挿入部122と、メモリコントローラ123とを有する。メインメモリ103上に格納されるデータは、データ領域131と、コマンドファーストインファーストアウト(コマンドFIFO)132とを含む。コマンドFIFO132は、書き込み完了情報領域である。
図13は、図10(A)に対応し、第2の実施形態によるバリア命令挿入部112の要求出力処理の詳細を示すフローチャートである。以下、本実施形態の情報処理システム100が第1の実施形態の情報処理システム100と異なる点を説明する。バリア命令挿入部112は、図10(A)の代わりに、図13の処理を行う。本実施形態では、全ブロックの入力データのサイズが同じである。すなわち、ブロックblk0の入力データのサイズとブロックblk1の入力データのサイズは、相互に同じである。その場合、図8(A)において、書き込み要求群802内の複数の書き込み要求の数は、ブロックblk0の入力データのサイズをメモリキャッシュのデータ長で割った数であり、要求数TH1である。書き込み要求群805内の複数の書き込み要求の数は、ブロックblk1の入力データのサイズをメモリキャッシュのデータ長で割った数であり、要求数TH1である。書き込み要求群808内の複数の書き込み要求の数は、ブロックblk2の入力データのサイズをメモリキャッシュのデータ長で割った数であり、要求数TH1である。すべての書き込み要求群802,805,808内の書き込み要求の数は、それぞれ、同一の要求数TH1である。以下、バリア命令挿入部112の処理を例に説明するが、バリア命令挿入部122の処理もバリア命令挿入部112の処理と同様である。
101 第1のプロセッサ
102 第2のプロセッサ
103 メインメモリ
104 バス
111,121 プロセッサコア
112,122 バリア命令挿入部
113,123 メモリコントローラ
131 データ領域
132 コマンドFIFO
Claims (17)
- 複数のデータ書き込み要求を含む第1の書き込み要求群を発行し、前記第1の書き込み要求群の後に、前記第1の書き込み要求群の書き込み完了情報の第1の書き込み完了書き込み要求を発行するコアと、
前記コアが発行する前記第1の書き込み完了書き込み要求の直前に、第1のバリア命令を挿入するバリア命令挿入部と、
前記バリア命令挿入部の挿入後、前記第1のバリア命令の前の前記第1の書き込み要求群に含まれる複数のデータ書き込み要求の順番を入れ替えて出力した後に、前記第1のバリア命令の後の前記第1の書き込み完了書き込み要求を出力するメモリコントローラと
を有することを特徴とする情報処理装置。 - 前記第1の書き込み要求群は、連続するアドレスの複数のデータ書き込み要求を含むことを特徴とする請求項1に記載の情報処理装置。
- 第1の書き込み完了書き込み要求は、前記第1の書き込み要求群の書き込み完了を示す情報と、前記第1の書き込み要求群の書き込み開始アドレスと、前記第1の書き込み要求群の書き込みデータサイズとを含む書き込み完了情報の書き込み要求であることを特徴とする請求項2に記載の情報処理装置。
- 前記複数のデータ書き込み要求は、データ領域のアドレスへの書き込み要求であり、
前記第1の書き込み完了書き込み要求は、書き込み完了情報領域のアドレスへの書き込み要求であり、
前記バリア命令挿入部は、前記コアが発行した要求が前記書き込み完了情報領域のアドレスへの書き込み要求である場合には、前記コアが発行した要求が前記第1の書き込み完了書き込み要求であると判定することを特徴とする請求項1〜3のいずれか1項に記載の情報処理装置。 - 前記バリア命令挿入部は、前記コアが発行した書き込み要求の数をカウントし、前記カウントした書き込み要求の数に応じて、前記第1のバリア命令を挿入することを特徴とする請求項1〜3のいずれか1項に記載の情報処理装置。
- 前記複数のデータ書き込み要求は、データ領域のアドレスへの書き込み要求であり、
前記第1の書き込み完了書き込み要求は、書き込み完了情報領域のアドレスへの書き込み要求であり、
前記コアは、前記書き込み完了情報領域の読み出し要求を発行し、前記読み出し要求に応答して入力した書き込み完了情報が書き込み完了を示さない情報を含む場合には、前記書き込み完了情報領域の読み出し要求を発行する処理を繰り返し、前記読み出し要求に応答して入力した書き込み完了情報が書き込み完了を示す情報を含む場合には、前記書き込み完了情報に含まれる前記書き込み開始アドレスと前記書き込みデータサイズのデータの読み出し要求を発行することを特徴とする請求項3に記載の情報処理装置。 - 前記コアは、前記読み出し要求に応答して入力した書き込み完了情報が書き込み完了を示す情報を含む場合には、前記書き込み完了情報を書き込み完了を示さない情報に変更した書き込み完了情報の書き込み要求を発行することを特徴とする請求項6に記載の情報処理装置。
- 前記コアは、前記第1の書き込み完了書き込み要求の後に、複数のデータ書き込み要求を含む第2の書き込み要求群を発行し、前記第2の書き込み要求群の後に、前記第2の書
き込み要求群の書き込み完了情報の第2の書き込み完了書き込み要求を発行し、
前記バリア命令挿入部は、前記コアが発行する前記第2の書き込み完了書き込み要求の直前に、第2のバリア命令を挿入するバリア命令挿入部と、
前記メモリコントローラは、前記第2のバリア命令の前の前記第2の書き込み要求群に含まれる複数のデータ書き込み要求の順番を入れ替えて出力した後に、前記第2のバリア命令の後の前記第2の書き込み完了書き込み要求を出力することを特徴とする請求項1〜7のいずれか1項に記載の情報処理装置。 - 第1の情報処理装置と、
メモリとを有し、
前記第1の情報処理装置は、
複数のデータ書き込み要求を含む第1の書き込み要求群を発行し、前記第1の書き込み要求群の後に、前記第1の書き込み要求群の書き込み完了情報の第1の書き込み完了書き込み要求を発行するコアと、
前記コアが発行する前記第1の書き込み完了書き込み要求の直前に、第1のバリア命令を挿入するバリア命令挿入部と、
前記バリア命令挿入部の挿入後、前記第1のバリア命令の前の前記第1の書き込み要求群に含まれる複数のデータ書き込み要求の順番を入れ替えて前記メモリに出力した後に、前記第1のバリア命令の後の前記第1の書き込み完了書き込み要求を前記メモリに出力するメモリコントローラとを有し、
前記メモリは、
前記データ書き込み要求に応じてデータを書き込みデータ領域と、
前記第1の書き込み完了書き込み要求に応じて前記書き込み完了情報を書き込む書き込み完了情報領域とを有することを特徴とする情報処理システム。 - 前記第1の書き込み要求群は、連続するアドレスの複数のデータ書き込み要求を含むことを特徴とする請求項9に記載の情報処理システム。
- 第1の書き込み完了書き込み要求は、前記第1の書き込み要求群の書き込み完了を示す情報と、前記第1の書き込み要求群の書き込み開始アドレスと、前記第1の書き込み要求群の書き込みデータサイズとを含む書き込み完了情報の書き込み要求であることを特徴とする請求項10に記載の情報処理システム。
- 前記複数のデータ書き込み要求は、前記データ領域のアドレスへの書き込み要求であり、
前記第1の書き込み完了書き込み要求は、前記書き込み完了情報領域のアドレスへの書き込み要求であり、
前記バリア命令挿入部は、前記コアが発行した要求が前記書き込み完了情報領域のアドレスへの書き込み要求である場合には、前記コアが発行した要求が第1の書き込み完了書き込み要求であると判定することを特徴とする請求項9〜11のいずれか1項に記載の情報処理システム。 - 前記バリア命令挿入部は、前記コアが発行した書き込み要求の数をカウントし、前記カウントした書き込み要求の数に応じて、前記第1のバリア命令を挿入することを特徴とする請求項9〜11のいずれか1項に記載の情報処理システム。
- 前記複数のデータ書き込み要求は、データ領域のアドレスへの書き込み要求であり、
前記第1の書き込み完了書き込み要求は、書き込み完了情報領域のアドレスへの書き込み要求であり、
前記情報処理システムは、さらに、前記書き込み完了情報領域の読み出し要求を前記メモリに出力し、前記読み出し要求に応答して入力した書き込み完了情報が書き込み完了を示さない情報を含む場合には、前記書き込み完了情報領域の読み出し要求を出力する処理を繰り返し、前記読み出し要求に応答して入力した書き込み完了情報が書き込み完了を示す情報を含む場合には、前記書き込み完了情報に含まれる前記書き込み開始アドレスと前記書き込みデータサイズのデータの読み出し要求を前記メモリに出力する第2の情報処理装置を有することを特徴とする請求項11に記載の情報処理システム。 - 前記第2の情報処理装置は、前記読み出し要求に応答して入力した書き込み完了情報が書き込み完了を示す情報を含む場合には、前記書き込み完了情報を書き込み完了を示さない情報に変更した書き込み完了情報の書き込み要求を出力することを特徴とする請求項14に記載の情報処理システム。
- 前記コアは、前記第1の書き込み完了書き込み要求の後に、複数のデータ書き込み要求を含む第2の書き込み要求群を発行し、前記第2の書き込み要求群の後に、前記第2の書き込み要求群の書き込み完了情報の第2の書き込み完了書き込み要求を発行し、
前記バリア命令挿入部は、前記コアが発行する前記第2の書き込み完了書き込み要求の直前に、第2のバリア命令を挿入し、
前記メモリコントローラは、前記第2のバリア命令の前の前記第2の書き込み要求群に含まれる複数のデータ書き込み要求の順番を入れ替えて出力した後に、前記第2のバリア命令の後の前記第2の書き込み完了書き込み要求を出力することを特徴とする請求項9〜15のいずれか1項に記載の情報処理システム。 - 複数のデータ書き込み要求を含む第1の書き込み要求群を発行し、前記第1の書き込み要求群の後に、前記第1の書き込み要求群の書き込み完了情報の第1の書き込み完了書き込み要求を発行し、
前記第1の書き込み完了書き込み要求の直前に、第1のバリア命令を挿入し、
前記第1のバリア命令の前の前記第1の書き込み要求群に含まれる複数のデータ書き込み要求の順番を入れ替えて出力した後に、前記第1のバリア命令の後の前記第1の書き込み完了書き込み要求を出力する、
処理をコンピュータに実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017135379A JP6944107B2 (ja) | 2017-07-11 | 2017-07-11 | 情報処理装置、情報処理システム及びプログラム |
US16/023,689 US10817183B2 (en) | 2017-07-11 | 2018-06-29 | Information processing apparatus and information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017135379A JP6944107B2 (ja) | 2017-07-11 | 2017-07-11 | 情報処理装置、情報処理システム及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019016328A JP2019016328A (ja) | 2019-01-31 |
JP6944107B2 true JP6944107B2 (ja) | 2021-10-06 |
Family
ID=64999648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017135379A Active JP6944107B2 (ja) | 2017-07-11 | 2017-07-11 | 情報処理装置、情報処理システム及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10817183B2 (ja) |
JP (1) | JP6944107B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11231934B2 (en) * | 2020-03-05 | 2022-01-25 | Samsung Electronics Co., Ltd. | System and method for controlling the order of instruction execution by a target device |
US20220317926A1 (en) * | 2021-03-31 | 2022-10-06 | Advanced Micro Devices, Inc. | Approach for enforcing ordering between memory-centric and core-centric memory operations |
CN114281245A (zh) | 2021-11-26 | 2022-04-05 | 三星(中国)半导体有限公司 | 同步写方法及装置、存储***、电子设备 |
US20240143512A1 (en) * | 2022-11-01 | 2024-05-02 | Western Digital Technologies, Inc. | Write buffer linking for easy cache reads |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2778913B2 (ja) | 1994-04-26 | 1998-07-23 | 株式会社東芝 | マルチプロセッサシステム及びメモリアロケーション方法 |
JP3858492B2 (ja) | 1998-12-28 | 2006-12-13 | 株式会社日立製作所 | マルチプロセッサシステム |
US6801927B1 (en) * | 1999-09-24 | 2004-10-05 | Akamba Corporation | Network adaptor card with reverse proxy and cache and method implemented therewith |
US6438651B1 (en) * | 1999-11-01 | 2002-08-20 | International Business Machines Corporation | Method, system, and program for managing requests to a cache using flags to queue and dequeue data in a buffer |
US20040019729A1 (en) * | 2002-07-29 | 2004-01-29 | Kelley Richard A. | Buffer management and transaction control for transition bridges |
US7089364B2 (en) * | 2004-04-15 | 2006-08-08 | International Business Machines Corporation | System and method to stall dispatch of gathered store operations in a store queue using a timer |
US9026744B2 (en) * | 2005-03-23 | 2015-05-05 | Qualcomm Incorporated | Enforcing strongly-ordered requests in a weakly-ordered processing |
JP4476267B2 (ja) * | 2006-10-06 | 2010-06-09 | 株式会社日立製作所 | プロセッサ及びデータ転送ユニット |
US8352682B2 (en) * | 2009-05-26 | 2013-01-08 | Qualcomm Incorporated | Methods and apparatus for issuing memory barrier commands in a weakly ordered storage system |
GB2474446A (en) * | 2009-10-13 | 2011-04-20 | Advanced Risc Mach Ltd | Barrier requests to maintain transaction order in an interconnect with multiple paths |
US9122401B2 (en) * | 2012-08-23 | 2015-09-01 | Apple Inc. | Efficient enforcement of command execution order in solid state drives |
GB2514618B (en) * | 2013-05-31 | 2020-11-11 | Advanced Risc Mach Ltd | Data processing systems |
US10185498B2 (en) * | 2016-06-16 | 2019-01-22 | Advanced Micro Devices, Inc. | Write buffer design for high-latency memories |
US10228884B2 (en) * | 2017-03-08 | 2019-03-12 | Hewlett Packard Enterprise Development Lp | Issuing write requests to a fabric |
TWI629590B (zh) * | 2017-04-14 | 2018-07-11 | 群聯電子股份有限公司 | 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 |
US10649829B2 (en) * | 2017-07-10 | 2020-05-12 | Hewlett Packard Enterprise Development Lp | Tracking errors associated with memory access operations |
-
2017
- 2017-07-11 JP JP2017135379A patent/JP6944107B2/ja active Active
-
2018
- 2018-06-29 US US16/023,689 patent/US10817183B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20190018599A1 (en) | 2019-01-17 |
JP2019016328A (ja) | 2019-01-31 |
US10817183B2 (en) | 2020-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6944107B2 (ja) | 情報処理装置、情報処理システム及びプログラム | |
US11500586B2 (en) | Data read-write method and apparatus and circular queue | |
US11294675B2 (en) | Writing prefetched data into intra-core caches of cores identified by prefetching instructions | |
JP5461533B2 (ja) | ローカル及びグローバルのデータ共有 | |
TWI603194B (zh) | 資料儲存裝置以及其資料存取方法 | |
KR20170118583A (ko) | 완전삭제-인식 디램 컨트롤러 | |
US20180121388A1 (en) | Symmetric block sparse matrix-vector multiplication | |
EP2380139A1 (en) | Display list control stream grouping in tile based 3d computer graphics system | |
WO2017079769A1 (en) | Transfer descriptor for memory access commands | |
CN110134439A (zh) | 无锁化的数据结构构建方法和写入数据、读取数据的方法 | |
CN103413569B (zh) | 一读且一写静态随机存储器 | |
JP5074499B2 (ja) | 軽量ポリゴントポロジ表現システム及び軽量ポリゴントポロジ表現方法 | |
KR20200067222A (ko) | 그래픽스 파이프라인에서의 인덱스들의 압축 및 압축 해제 | |
KR101469771B1 (ko) | 플래시 메모리를 포함하는 반도체 장치 및 이의 어드레스 사상 방법 | |
KR20120088783A (ko) | 계층적 가속 구조를 사용한 그래픽 렌더링 | |
CN107102900B (zh) | 一种共享内存空间的管理方法 | |
CN106802768B (zh) | 存储器装置的抹除方法 | |
CN111788552B (zh) | 用于低等待时间硬件存储器的***和方法 | |
JP6332756B2 (ja) | データ処理方法、装置、およびシステム | |
EP3327574A1 (en) | Method and apparatus for managing memory | |
US11698871B2 (en) | Method for PRP/SGL handling for out-of-order NVME controllers | |
CN104268005B (zh) | 虚拟机唤醒方法和装置 | |
US9740428B1 (en) | Circular buffer descriptor for describing and/or accessing a circular buffer | |
CN109840163B (zh) | 一种Nand-Flash错误数据冗余替换方法 | |
US20160140034A1 (en) | Devices and methods for linked list array hardware implementation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6944107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |