JP2775857B2 - デジタル信号の帯域圧縮回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アナログ信号をデジタル化した信号のビッ
ト数を低減して伝送するためのデジタル信号の帯域圧縮
回路に関する。

〔発明の概要〕 本発明は、入力デジタルデータをフローティング処理
してビット圧縮するようなデジタル信号の帯域圧縮回路
において、入力されるデジタルデータのフローティング
処理開始前に、予め最大シフト数の1/2近傍のビット数
だけシフトした後フローティング処理を開始することに
より、該フローティング処理の処理時間を短縮し、マシ
ンサイクルの内の余った時間を他の信号処理に振り分
け、マシンサイクルの低速DSPに適用可能とし、低価格
化及び低消費電力化を図るものである。

〔従来の技術〕

近年において、アナログのオーディオ信号やビデオ信
号等をサンプリング（標本化）し量子化及び符号化処理
を行うことによって得られるデジタル信号、いわゆるPC
M（パルス・コード・モジュレーション）信号は、その
統計的性質が偏りを持つことや視聴覚現象からみて重要
度が低い部分があることを利用して、情報量を圧縮する
ことが可能であり、例えば差分・和分処理や、圧縮・伸
張処理（コンパンディング処理）によりビット低減（ビ
ットリダクション）を行っても信号の品質劣化が極めて
少ないことが知られている。

このような情報圧縮あるいは帯域圧縮の技術の一つと
して、フローティング処理がある。このフローティング
処理は、ｎビットの入力データをその値に応じた量だけ
ビットシフトした後ｍビット（ｍ＜ｎ）を取り出すよう
な局部量子化を施すものである。ここで一例として、１
ワード16ビットで２の補数表示の入力データを８ビット
に圧縮して取り出すようなフローティング処理につい
て、第５図を参照しながら説明する。

第５図中（ａ）〜（ｉ）は、上記１ワード16ビットの
入力データの値（ただし正の値あるいは絶対値のみ考慮
している）の範囲に応じたビットシフト量を示すもので
あり、（ａ）は入力データの値の範囲が０〜127で16ビ
ット内の有効桁数が７ビット以下の場合を示し、（ｂ）
〜（ｉ）は入力データ16ビット内の有効桁数がそれぞれ
８〜15ビットの場合を示している。すなわち、これらの
第５図中（ａ）〜（ｉ）中の斜線部が有効桁を示してお
り、第５図中（ａ）のみは有効桁の上限（最大値）を示
している。

先ず第５図中（ａ）の場合には、上述したように入力
データ16ビット内の有効桁数が７ビット以下であるか
ら、８ビットシフトして上位８ビットを取り出すことで
上記局部量子化の際の丸め誤差（量子化誤差）無くビッ
ト圧縮が行える。第５図（ｂ）の場合には、入力データ
の値の範囲が、128〜255で16ビット内の有効桁数（図中
斜線部）が８ビットであるから、７ビットシフトして上
位８ビットを取り出すことで上記丸め誤差は１ビットと
なる。以下同様に、第５図中（ｃ）〜（ｉ）の各場合に
は、有効桁数がそれぞれ９〜15ビットであるから、ビッ
トシフト量がそれぞれ６〜０ビットとなり、上記丸め誤
差（図中網線部）はそれぞれ２〜８ビットとなる。な
お、これらの丸め誤差分は、上記局部量子化器の入力側
に帰還（エラーフィードバック）することでいわゆるノ
イズシェービングを行っている。

このようなフローティング処理は、いわゆるDSP（デ
ジタル信号プロセッサ）を用いてソフトウェアプログラ
ムにより実現されることが多く、このソフトウェアプロ
グラムの要部の一例を第１表に示す。

ところでこのようなフローティング処理は、入力デー
タを所定ワード数毎にブロック化し、いわゆるブロック
フローティング処理として実行されることが多く、この
場合にはブロック内のワードのピーク値に基づいて上記
シフト量を求め、当該ブロック内の全ワードに対してそ
れぞれ同じ量だけビットシフトを行っている。

ここで第６図は、このブロックフローティング処理の
一例として、１ワード16ビットで２の補数表示の入力デ
ータを所定ワード数（例えば28ワード）毎にブロック化
し、このブロック内の全ワードに対して同じシフト量で
シフトして８ビットに圧縮して取り出すようなフローテ
ィング処理に適用したビットシフト処理プログラムの具
体例を示すフローチャートである。この第６図の例にお
いては、入力データの有効桁数が８ビット（値が０〜25
5）の場合に一挙に８ビットあるいは７ビットシフトを
行わせると共に、入力データの有効桁数が９ビット以上
の場合における上記ループプログラムによるビットシフ
ト処理を複数の条件判別ステップに展開して処理の高速
化を図っている。この第６図中のｐは、上記１ブロック
内のワードの最大値であるピーク値を示しており、この
ピーク値ｐの値の範囲を判別して上記シフト量を決定し
ている。

この第６図の最初のステップ80において、上記ピーク
値ｐが127以下（ｐ≦127）か否か、すなわち上記有効桁
数が７ビット以下か否かが判別される。Yesの場合には
ステップ91に進み、入力データを上記第５図（ａ）に示
すように８ビット左シフトして上位８ビットを出力す
る。Noの場合はステップ81に進み、上記ピーク値ｐを25
6で割り、これを新たなピーク値p_t（p_t＝p/256）として
ステップ82に進む。

ステップ82では、このピーク値p_tが０か否かが判別さ
れ、これは元のピーク値ｐが255以下か否かを判別する
ことに相当する。ステップ82でYesと判別された場合に
は、ステップ80での判別と合わせて、元のピーク値ｐが
128〜255の範囲内にあることになり、ステップ92に進ん
で入力データを上記第５図中（ｂ）に示すように７ビッ
ト左シフトして上位８ビットを出力する。ステップ82で
Noの場合は次のステップ83に進む。

ステップ83では、ピーク値p_tを２倍した値２p_tを127
と比較して、２p_tが127より大きい（２p_t＞127）か否か
を判別する。このステップ83は元のピーク値ｐが16384
以上か否か、すなわち有効桁数が15ビット以上か否かを
判別することに相当し、Yesの場合はステップ93に進ん
で入力データを上記第５図中（ｉ）に示すように０ビッ
ト左シフトし（すなわち左シフトを行わず）、上位８ビ
ットのみを出力する。ステップ83でNoの場合は次のステ
ップ84に進む。

ステップ84では、ピーク値p_tを２倍した値２p_tが63よ
り大きい（２p_t＞63）か否かを判別する。このステップ
84は、ステップ83での判別と合わせて、元のピーク値ｐ
の有効桁数が14ビットか否か（すなわち第５図中（ｈ）
の8192〜16383の範囲内にあるか否か）を判別すること
に相当し、Yesの場合はステップ94に進んで入力データ
を上記第５図中（ｈ）に示すように１ビット左シフトし
て上位８ビットのみを出力する。Noの場合は次のステッ
プ85に進む。

ここで、以下の条件判別ステップ85〜88は、それぞれ
元のピーク値ｐの有効桁数13〜10ビットであるか否かを
判別するものであり、それぞれの判別ステップ85〜88で
Yesと判別されたときには、各ステップ95〜98に進んで
第５図中（ｇ）〜（ｄ）に示すように入力データをそれ
ぞれ２〜５ビット左シフトし、上記８ビットを出力して
いる。各条件判別ステップ85〜87でNoと判別されたとき
にはそれぞれ次の条件判別ステップ86〜88に進むが、ス
テップ88でNoと判別されたときにはステップ99に進ん
で、第５図中（ｃ）に示すように入力データを６ビット
左シフトし、上位８ビットを出力している。

〔発明が解決しようとする課題〕

ところで、上記第１表に示すようなループプログラム
によりフローティング処理を行う場合、上記DSPの１マ
シンサイクルを例えば100nsとすると、上記第１表のプ
ログラムの１ループ当たりの実行時間は500nsとなり、
上記最大シフト量８ビットのときのトータル実行時間は
500ns×８＝４μｓにも及ぶことになる。なお現実の処
理形態においては、入力データの有効桁数が下位８ビッ
ト（０〜255）以内で上記シフト量が８ビットあるいは
７ビットのときには、いわゆるバレルシフタ等を用いて
１マシンサイクル内で上記シフトを行っているが、この
ような現実の処理形態においても、入力データが256〜5
11で上記シフト値が最大の６ビットとなるときには、上
記ループ処理のみのために500ns×６＝３μｓもの実行
時間が必要とされる。実際には、上記第１表の処理以外
に、シフト情報（あるいはレンジング情報）を他のメモ
リにストアする処理や上記ノイズシェーピング処理等が
同じループ内に入るため、実行時間は２倍〜2.5倍にも
達する。この問題は、特に１サンプル周期以内に複数の
チャンネルの処理を時分割で行う場合に顕著であり、例
えばサンプリング周波数32KHzで２チャンネルの圧縮処
理を行うとすると、フローティング処理のみで約50％の
実行時間を費やしてしまい、上記他の信号処理に費やす
時間が制限されてしまう。

また、第６図に示すように上記ループ処理を多くの条
件判別ステップに展開して処理の高速化を図っても、上
記ピーク値ｐの有効桁数が９ビット（256〜511）あるい
は10ビット（512〜1023）の場合には、ステップ80〜88
までと、シフト処理ステップ98あるいは99との計10ステ
ップが、ピーク値ｐに応じたビットシフト処理だけのた
めに必要となっており、他の処理に関する時間制約が厳
しくなっているのが現状である。

本発明は上述の実情に鑑みてなされたものであり、フ
ローティング処理の際のビットシフト処理に要する時間
を大幅に短縮し得るようなデジタル信号の帯域圧縮回路
の提供を目的とする。

〔課題を解決するための手段〕

本発明に係るデジタル信号の帯域圧縮回路によれば、
入力デジタルデータをフローティング処理し、ビット圧
縮処理を行うようなデジタル信号の帯域圧縮回路におい
て、上記フローティング処理前に、上記入力デジタルデ
ータを、フローティング処理時の最大シフト量の約半分
近傍のビット数だけシフトするビットシフト手段と、上
記ビットシフト手段にてシフト処理したデジタルデータ
と最大値とを比較する比較手段と、上記比較手段の比較
結果に応じてフローティング処理の開始時のデータシフ
ト量を切り換える切換手段とを有することにより、上述
の課題を解決している。

ここで、上記比較手段にて上記シフト処理したデジタ
ルデータが上記最大値より大きいときには上記入力され
たデジタルデータを１ビット毎にシフト処理をした後に
フローティング処理を施すことが挙げられる。

また、上記比較手段にて上記シフト処理したデジタル
データが上記最大値より小さいときには上記ビットシフ
ト手段にて最大シフト量の約半分近傍のビット数だけビ
ットシフトしたデジタルデータを１ビット毎にシフト処
理しながらフローティング処理を施すことが挙げられ
る。

〔作用〕

予め入力デジタルデータを最大シフト値の1/2の近傍
のビット数だけ左シフトして最大値と比較し、最大値を
超えた場合は元のシフト前のデータに対して通常のシフ
ト処理を行うが、最大値より小さい場合はこのシフトさ
れた状態のデータに対して通常のシフト処理を続行する
ことで、最大シフト値の1/2の近傍に達するまでのシフ
ト処理ステップを省略し、処理の高速化を実現する。

〔実施例〕 第１図は、本発明の基本的な実施例を説明するための
フローチャートである。

この第１図のステップ１において、フローティング処
理の際の最大シフト値をｍとするとき、入力データをm/
2ビット（あるいはその近傍のビット数）だけ左シフト
する。

次のステップ２では、このシフトされたデータをデー
タ最大値と比較し、該最大値よりも大きい場合（オーバ
ーフローした場合）はステップ３に進み、最大値以下の
場合はステップ４に進む。

ステップ３では、元の入力データ（上記シフト前の入
力データ）に対して、例えば１ビットずつ左シフトしな
がら最大値と比較するような通常のフローティング処理
を行う。

ステップ４では、上記m/2ビット左シフトした入力デ
ータに対して、例えば１ビットずつ左シフトしながら通
常のフローティング処理を行う。

このような手順でフローティング処理を行うことによ
って、フローティング処理のためのシフト回数は、従来
のｍ回から略々（１＋m/2）回にまで低減され、処理の
高速化が達成できる。

以上の基本動作の具体例について第２図を参照しなが
ら説明する。この第２図の例においては、入力デジタル
データを16ビットの２の補数表示データとし、その値に
応じて最大８ビットまでの所定ビットだけ左シフトして
上位８ビットを取り出すようなフローティング処理を行
っている。入力データの最大値は16進数表示で7FFF（10
進数の32767）であり、最大シフト値の1/2であるm/2
（あるいはその近傍の値）は４ビットで、入力データに
対して先ずこの４ビットだけ左シフトしている。

ここで、例えば第２図中（ａ）に示すようにいわゆる
有効桁（図中斜線部）の桁数が９ビットの、256〜511の
範囲の値を有するデジタルデータが入力されるとき、上
記４ビット左シフト（16倍）した値は、第２図中（ｂ）
に示すように4096〜8176の範囲の値（ただし16の倍数）
として表される。この値は上記最大値32767以下である
から、この４ビット左シフトされたデータに対して通常
のフローティング処理、例えば１ビットずつシフトを行
いながら最大値と比較してシフト値を求める処理、が行
われる。すなわち、第２図中（ｂ）に示すような既に４
ビット左シフトされたデータを１ビット左シフトし、第
２図中（ｃ）に示すような8192〜16352の範囲の値（た
だし32の倍数）のデータとする。この第２図中（ｃ）に
示すデータは上記最大値32767以下であるから、これを
さらに１ビット左シフトして第２図中（ｄ）に示すよう
な16348〜32704の範囲の値（ただし64の倍数）のデータ
とする。この第２図中（ｄ）のデータは、さらに１ビッ
ト左シフトすると上記最大値32767を超える（オーバー
フローする）から、これでシフト処理を終了し、上位８
ビットを取り出して出力（局部量子化あるいは再量子
化）する。なお、下位８ビットの丸め誤差あるいは量子
化誤差の分（図中網線部）については、局部量子化器の
入力側に帰還（エラーフィードバック）することによ
り、いわゆるノイズシェーピングを施している。この場
合、従来において第５図中（ｃ）に示すように６ビット
分で６回のシフト処理が必要であったものが、第２図中
（ａ）〜（ｄ）に示すように、最初の４ビットシフトを
含めて３回のシフト処理で済み、処理の高速化が図れ
る。

次に入力データが例えば第２図中（ｅ）に示すように
2048〜4095の範囲（有効桁数12ビット）の値を有すると
き、上記４ビット左シフト（16倍）した値は第２図中
（ｆ）に示すように上記最大値32767を超える（オーバ
ーフローする）から、この４ビット左シフトする前の元
のデータに対して通常のフローティング処理を行う。す
なわち、第２図中（ｅ）に示す元の入力データを１ビッ
ト左シフトして得られた第２図中（ｇ）に示すような40
96〜8190の範囲の値（ただし２の倍数）のデータを上記
最大値32767と比較し、該最大値以下のときさらに１ビ
ット左シフトして、第２図中（ｈ）に示すような8192〜
16380の範囲の値（ただし４の倍数）のデータを上記最
大値32767と比較する。このような処理を順次繰り返す
ことにより、第２図中（ｉ）に示すような16384〜32760
の範囲の値（ただし８の倍数）のデータを得る。この第
２図中（ｉ）のデータは、さらに１ビット左シフトする
と上記最大値32767を超える（オーバーフローする）か
ら、これでシフト処理を終了し、局部量子化として上位
８ビットを取り出して出力する。

以上の処理を行うことにより、従来の最大シフト処理
回数として第５図中（ａ）に示すように８ビット分の８
回必要であったものが、第２図に示すように、最初の４
ビットシフトを含めて、最大でも４回のシフト処理で済
み、処理の高速化が図れる。なお、バレルシフタ等を用
いて第５図中（ａ）の８ビットシフトや（ｂ）の７ビッ
トシフトを１回の処理で行うとしても、最大６ビットで
６回のシフト処理を必要としたものが略々半分の処理で
済む。

このような処理をいわゆるDSP（デジタル信号プロセ
ッサ）を用いてソフトウェア的に行う場合のプログラム
の要部（ビットシフト処理ループ近傍）の一例を次の第
２表に示す。

次に、この第２表に示すループ処理をそれぞれ複数の
条件判別ステップに展開すると共に、入力データの有効
桁数が８ビット（値が０〜255）の場合に一挙に８ビッ
トあるいは７ビットシフトを行わせて処理の高速化を図
った具体的なプログラムの一例について、第３図のフロ
ーチャートを参照しながら説明する。この第３図におい
ては、１ワード16ビットで２の補数表示の入力データを
所定ワード数（例えば28ワード）毎にブロック化し、こ
のブロック内の全ワードに対して共通のシフト量でシフ
トして８ビットに圧縮して取り出す（局部量子化する）
ような、いわゆるブロックフローティング処理に適用し
たビットシフト処理プログラムの具体例を示している。
すなわち、この第３図中のｐは上記１ブロック内のワー
ドの最大値であるピーク値を示しており、このピーク値
ｐに応じてブロック単位のフローティング処理量あるい
はデータシフト量が決定される。なお、上記最大シフト
量の1/2（m/2）の近傍のシフト量としては、４ビットを
採用している。

先ず、第３図に示すステップ10において、上記ピーク
値ｐが127以下（ｐ≦127）か否か、すなわち、上記有効
桁数が７ビット以下か否かが判別される。Yesの場合に
はステップ22に進み、入力データを８ビット左シフトし
て上位８ビットを出力する。Noの場合はステップ11に進
み、上記ピーク値ｐを256で割ることで上位８ビットを
取り出し、これを新たなピーク値p_t（p_t＝p/256）とし
てステップ12に進む。

ステップ12では、このピーク値p_tを、上記最大シフト
量の略々1/2のシフト量に相当する４ビット分だけ左シ
フト（すなわち16倍）し、この４ビット左シフトした値
16p_tが127より大きい（16p_t＞127）か否かを判別する。
これは、この４ビット左シフトした値16p_tがオーバーフ
ローしていないか否かを判別することに相当する。そし
て、このステップ12でYesと判別されたとき、すなわ
ち、オーバーフローと判断されたときには、後述するス
テップ18に進み、Noの場合はステップ13に進む。

ステップ13では、このピーク値16p_tを新たなピーク値
p_f（p_f＝16p_t）としてステップ14に進む。

ステップ14では、このピーク値p_fが０か否かが判別さ
れ、これは元のピーク値ｐが255以下か否かを判別する
ことに相当する。ステップ14でYesと判別された場合に
は、ステップ10での判別と合わせて、元のピーク値ｐが
128〜255の範囲内にあることになり、ステップ23に進ん
で入力データを７ビット左シフトして上位８ビットを出
力する。ステップ14でNoの場合は次のステップ15に進
む。

ステップ15では入力データ自体を16倍（４ビット左シ
フト）してステップ16に進む。

ステップ16ではピーク値p_fを２倍した値２p_fが127よ
り大きい（２p_f＞127）か否かを判別する。このステッ
プ16は、これ以前のステップ10、12、14での判別動作と
合わせて、元のピーク値ｐが1024〜2047の範囲内か否
か、すなわち有効桁数が11ビットか否かを判別すること
に相当し、Yesの場合はステップ26に進み入力データを
０ビット左シフトして、すなわち先のステップ15でデー
タを４ビット左シフトした状態のままで、上位８ビット
のみを出力する。

Noの場合はステップ17に進み、ピーク値p_fを２倍した
値２p_fが63より大きい（２p_f＞63）か否かを判別する。
このステップ17はステップ16での判別と合わせて、元の
ピーク値ｐの有効桁数が10ビットか否か、すなわち512
〜1023の範囲内にあるか否かを判別することに相当し、
Yesの場合はステップ25に進み入力データを１ビット左
シフト（すなわち先にステップ15でデータを４ビット左
シフトしているから計５ビットの左シフト）して上記８
ビットのみを出力し、Noの場合はステップ24に進み２ビ
ットの左シフトを行い上位８ビットのみを出力する。

一方上記ステップ12でYesの場合、すなわち上記４ビ
ット左シフトした値16p_tがオーバーフローした場合に
は、ステップ18に進み、ピーク値p_tを新たなピーク値p_f
としてステップ19に進む。

ここで、以下の条件判別ステップ19〜21は、それぞれ
元のピーク値ｐの有効桁数が15〜12ビットであるか否か
を判別するものであり、それぞれの判別ステップ19〜21
でYesと判別されたときには、各ステップ27〜30に進ん
で入力データをそれぞれ０〜３ビット左シフトし、上位
８ビットを出力している。各条件判別ステップ19〜21で
Noと判別されたときにはそれぞれ次の条件判別ステップ
20,ステップ21に進むが、ステップ21でNoと判別された
場合には、ステップ27に進んで入力データを３ビット左
シフトし、上位８ビットのみを出力している。ここで、
上記ステップ18の変数の置き換え処理は、上述したステ
ップ16以降の処理ステップを、ステップ19以降の処理ス
テップとまとめるためのものであり、具体的には、上記
ステップ12での判別結果に応じて、Yesのときにはステ
ップ13、14、15を介した後にステップ19に飛ぶようにす
れば、ステップ16、17、24、25、26を省略することがで
きる。

このような本発明に係る帯域圧縮回路が適用されるビ
ットリダクションシステムについて、第３図を参照しな
がら説明する。

この第３図において、ビットリダクションシステムは
送信側（あるいは記録側）のエンコーダ50と、受信側
（あるいは再生側）のデコーダ70とより成っている。

エンコーダ50の入力端子51には、例えばアナログオー
ディオ信号を周波数f_sでサンプリングし、量子化及び符
号化を施して得られるオーディオPCM信号ｘ（ｎ）が供
給されている。この入力信号ｘ（ｎ）は、予測器52及び
加算器53にそれぞれ送られている。

従って、加算器53においては、上記入力信号ｘ（ｎ）
から上記予測信号（ｎ）が減算されることによって、
予測誤差信号あるいは（広義の）差分出力ｄ（ｎ）、す
なわち、 ｄ（ｎ）＝ｘ（ｎ）−（ｎ） ……（１） が出力される。

ここで予測器52は、一般に過去のｐ個の入力ｘ（ｎ−
ｐ）,x（ｎ−ｐ＋１）……ｘ（ｎ−１）の１次結合によ
り予測値（ｎ）を算出するものであり、 となる。ただし、α_ｋ（ｋ＝１、２……ｐ）は係数であ
る。したがって、上記予測誤差出力あるいは広義の差分
出力ｄ（ｎ）は、 と表される。

また、この信号伝送装置においては、入力デジタル信
号の一定時間内のデータ、すなわち入力データの一定ワ
ード数ｌ毎にブロック化すると共に、各ブロック毎に最
適の予測フィルタ特性が得られるように上記係数α_ｋの
組を選択している。これは、互いに異なる特性の予測
器、あるいは加算器も含めて差分出力（予測誤差出力）
を得るためのフィルタが複数設けられていると見なすこ
とができ、これらの複数の差分処理フィルタのうちの最
適のフィルタを上記各ブロック毎に選択する。この最適
のフィルタの選択は、複数の各差分処理フィルタからの
出力のブロック内最大値（ピーク値）または該最大値
（ピーク値）に係数を乗算した値を、予測・レンジ適応
回路61において互いに比較することによって行われ、具
体的には各最大値（またはその係数乗算値）のうち値が
最小となるような差分処理フィルタが当該ブロックに対
して最適のフィルタとして選択される。このときの最適
フィルタ選択情報は、モード選択情報として、予測・レ
ンジ適応回路61から出力され、予測器52に送られる。

次に、上記予測誤差として差分出力ｄ（ｎ）は、加算
器54を介し、利得Ｇのあるいはレンジングアンプ55（あ
るいはビットシフタ）と量子化器56とよりなるビット圧
縮手段（レンジング処理回路またはフローティング処理
回路）に送られ、例えば浮動小数点（フローティング・
ポイント）表示形態における指数部が上記利得Ｇに、仮
数部が量子化器56からの出力にそれぞれ対応するような
圧縮処理あるいはレンジング処理が施される。すなわ
ち、レンジングアンプ（ビットシフタ）55は、デジタル
２進データを上記利得Ｇに応じたビット数だけシフト
（算術シフト）することにより、いわゆるレンジを切り
換えるものであり、量子化器56はこのビットシフタされ
たデータの一定ビット数を取り出すような再量子化を行
っている。次に、ノイズシェイピング回路（ノイズシェ
イパ）57は、量子化器56の出力と入力との誤差分、いわ
ゆる量子化誤差を加算器58で得て、この量子化誤差を利
得G^-1のアンプ（またはシフタ）59を介し予測器60に送
って、量子化誤差の予測信号を加算器54に減算信号とし
て帰還するような、いわゆるエラーフィードバックを行
う。

次に、予測・レンジ適応回路61は、上記選択されたモ
ードのフィルタからの差分出力のブロック内最大値に基
づきレンジ情報を出力し、このレンジ情報をレンジング
アンプ（ビットシフタ）55及びアンプ59に送ってブロッ
ク毎に上記各利得Ｇ及びG^-1を決定するわけである。

予測・レンジ適応回路61は、予測器60に上記モード情
報を送って最適のフィルタ特性を選択するようにしてい
る。なお、予測・レンジ適応回路61からの上記レンジ情
報は出力端子63より、また上記モード選択情報は出力端
子64よりそれぞれ取り出される。

次に加算器54以降のノイズの予測処理の基本動作につ
いて説明すると、加算器54からの出力ｄ′（ｎ）は、上
記差分出力ｄ（ｎ）よりノイズシェイパ57からの量子化
誤差の予測信号（ｎ）を減算した、 ｄ′（ｎ）＝ｄ（ｎ）−（ｎ） ……（４） となり、利得Ｇのシフタからの出力ｄ″（ｎ）は、 ｄ″（ｎ）＝Ｇ・ｄ′（ｎ） ……（５） となる。また、量子化器56からの出力（ｎ）は、量子
化の過程における量子化誤差をｅ（ｎ）とすると、 （ｎ）＝ｄ′（ｎ）＋ｅ（ｎ） ……（６） となり、ノイズシェイパ57の加算器58において上記量子
化誤差ｅ（ｎ）が取り出され、利得G^-1のシフタ59を介
し、過去のｒ個の入力の一次結合をとる予測器60を介し
て得られる量子化誤差の予測信号（ｎ）は、 となる。この（７）式は、上述の（２）式と同様の形と
なっており、予測器52及び60は、それぞれシステム関数
が、 のFIR（有限インパルス応答）フィルタである。

これらの（４）〜（７）式より、量子化器56からの出
力ｄ（ｎ）は、 この（９）式のｄ（ｎ）に上記（３）式を代入して、 となり、この出力（ｎ）が出力端子62を介して取り出
される。ここで、上記ｘ（ｎ）,e（ｎ），（ｎ）のｚ
変換をそれぞれＸ（ｚ）,E（ｚ），（ｚ）とすると、 となる。

次に、受信側あるいは再生側のデコーダ70の入力端子
71には、上記エンコーダ50の出力端子62からの出力
（ｎ）が伝送され、あるいは記録再生されることによっ
て得られた信号′（ｎ）が供給されている。この入力
信号′（ｎ）は、利得G^-1のアンプ（シフタ）72を介
して加算器73に送られている。加算器73からの出力′
（ｎ）は、予測器74に送られて予測信号′（ｎ）とな
り、この予測信号′（ｎ）は加算器73に送られて上記
アンプ（シフタ）72からの出力″（ｎ）と加算され
る。この加算出力がデコード出力′（ｎ）として出力
端子75より出力される。

また、エンコーダ50の各出力端子63及び64より出力さ
れ、伝送あるいは記録・再生された上記レンジ情報及び
モード選択情報は、デコーダ70の各入力端子76及び77に
それぞれ入力されている。そして、入力端子76からのレ
ンジ情報はアンプ（シフタ）72に送られて利得G^-1を決
定し、入力端子77からのモード選択情報は予測器74に送
られて予測特性を決定する。この予測器74の予測特性は
エンコーダ50の予測器52の特性に等しいものが選択され
る。

このような構成のデコーダ70において、アンプ（シフ
タ）72からの出力″（ｎ）は、 ″（ｎ）＝′（ｎ）・G^-1 ……（12） であり、加算器73の出力′（ｎ）は、 ′（ｎ）＝″（ｎ）＋′（ｎ） ……（13） となる。ここで、予測器74は、エンコーダ50の予測器52
に等しい特性が選択されることにより、 であるから、（12），（13）式より、 となる。次に、′（ｎ），′（ｎ）のｚ変換をそれ
ぞれ′（ｚ），′（ｚ）とすると、 したがって、 となる。

このようなビットリダクションシステムのエンコーダ
側のレンジングアンプ55及び量子化器56におけるフロー
ティング処理をいわゆるDSPを用いて実現する際に本発
明を適用して、好ましい結果が得られるものである。

以上の説明から明らかなように、本発明に係る帯域圧
縮回路の実施例の効果としては、16ビットの入力データ
を一旦、最大シフト数の1/2ビットである４ビットシフ
トし、それからフローティング処理を開始することによ
り、また、該４ビットのシフトによりオーバーフローが
生じた場合は、元のデータ信号の位置から１ビット左へ
シフトした位置に戻り、そこからフローティング処理を
開始することにより、特に、入力データが256〜511の場
合、従来は上述したフローチャートのフローティング処
理が６ループ必要であったが、本実施例にかかる帯域圧
縮回路によれば２ループに短縮することができ、フロー
ティング処理の高速化をはかることができる。これは、
例えば前処理の時間を0.8μsec,1ループのフローティン
グ処理の時間を500nsecとすると、最大の演算時間は前
処理0.8μsec＋フローティング処理500nsec×２ループ
となり、従来の演算時間の60％とフローティング処理の
時間を大幅に短縮することができる。そして、上述の効
果は、入出力語長が変化して必要シフト量が増加するほ
ど顕著となる。

また、フローティング処理にかかる時間を大幅に短縮
することができるゆえに、１つのDSPで複数のチャンネ
ルの圧縮処理が可能となり、他の信号処理（例えば予測
フィルタ処理やシフト情報を他のメモリにストアする処
理等）に振り分ける時間が増加するため高度な信号圧縮
処理のアルゴリズムが適用できる。そして、低速DSPに
適用することにより、これまでの演算処理時間を高速化
することができ、高価な高速DSPに代わることができる
ためシステムの低価格が可能となる。

なお、上述の実施例では入力データが16ビットでこの
データを上位及び下位の８ビットに分け上位８ビットの
みを出力する場合を例に取り説明したが、量子化ビット
数は任意に選べ、またこの場合の予めシフトするシフト
数を最大シフト数の1/2の近傍であればよく、例えば上
述の実施例の場合では４ビットとしたが３ビットでも５
ビットでもよいこと等は勿論である。

〔発明の効果〕

本発明に係る帯域圧縮回路は、入力データを予め最大
シフト数の1/2近傍のビット数だけシフトした値とデー
タ最大値とを比較し、その比較結果に応じて例えば通常
のフローティング処理の開始時のデータのシフト量を異
ならせることにより、フローティング処理に要する時間
を大幅に短縮することができる。

従って、例えば１つのDSPで複数のチャンネルの圧縮
処理が可能となり、他の信号処理（例えば予測フィルタ
処理やシフト情報を他のメモリにストアする処理等）に
振り分ける時間が増加するため高度な信号圧縮処理のア
ルゴリズムが適用できる。また、低速DSPのアルゴリズ
ムに適用することにより、演算処理時間の高速化を達成
でき、高価な高速DSPに代わることができるためシステ
ムの低価格化を図ることができる。

【図面の簡単な説明】

第１図は本発明に係る帯域圧縮回路の基本的な実施例の
フローティング処理の動作を説明するためのフローチャ
ート、第２図は実施例のフローティング処理の具体的な
動作を説明するための説明図、第３図は実施例のフロー
ティング処理の詳細な動作を説明するためのフローチャ
ート、第４図は実施例の帯域圧縮回路を一般的な信号伝
送装置に適用したブロック図である。 第５図は従来の帯域圧縮回路のフローティング処理の動
作を説明するための説明図、第６図は従来の帯域圧縮回
路のフローティング処理を説明するためのフローチャー
トである。 55……レンジングアンプ 56……量子化器 57……ノイズシェイピング回路 62……出力端子

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】入力デジタルデータをフローティング処理
   し、ビット圧縮処理を行うようなデジタル信号の帯域圧
   縮回路において、 上記フローティング処理前に、上記入力デジタルデータ
   を、フローティング処理時の最大シフト量の約半分近傍
   のビット数だけシフトするビットシフト手段と、 上記ビットシフト手段にてシフト処理したデジタルデー
   タと最大値とを比較する比較手段と、 上記比較手段の比較結果に応じてフローティング処理の
   開始時のデータシフト量を切り換える切換手段と を有することを特徴とするデジタル信号の帯域圧縮回
   路。
2. 【請求項２】上記比較手段にて上記シフト処理したデジ
   タルデータが上記最大値より大きいときには上記入力さ
   れたデジタルデータを１ビット毎にシフト処理をした後
   にフローティング処理を施すことを特徴とする請求項１
   記載のデジタル信号の帯域圧縮回路。
3. 【請求項３】上記比較手段にて上記シフト処理したデジ
   タルデータが上記最大値より小さいときには上記ビット
   シフト手段にて最大シフト量の約半分近傍のビット数だ
   けビットシフトしたデジタルデータを１ビット毎にシフ
   ト処理しながらフローティング処理を施すことを特徴と
   する請求項１記載のデジタル信号の帯域圧縮回路。