JP2508483B2 - ディジタル画像信号のバッファリング装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、可変長の符号化がされたディジタルビデ
オ信号を例えば磁気テープに記録する場合に、記録され
るデータの伝送レートを伝送路と対応した所定の値に制
御するのに適用されるディジタル画像信号のバッファリ
ング装置に関する。

〔発明の概要〕 この発明では、ダイナミックレンジに対して複数のし
きい値が設定され、複数のしきい値と対応し、互いに異
なるビット数でもって、画素データが符号化される場
合、最適な複数のしきい値が発生される。即ち、ディジ
タルビデオ信号の１フレーム期間のダイナミックレンジ
の各々の発生度数の積算値が求められ、この積算値に対
して予め用意されている複数のしきい値からなるしきい
値セットを適用した時の合計ビット数が検出され、この
合計ビット数が目標値を超えるかどうかが判別されると
共に、しきい値セットを適用した時の歪みの程度が調べ
られ、伝送路のデータレートを超えない範囲で且つ歪み
が最小となるしきい値を用いて可変長符号化がされる。

〔従来の技術〕

本願出願人は、特願昭59−266407号明細書に記載され
ているような、２次元ブロック内に含まれる複数画素の
最大値及び最小値により規定されるダイナミックレンジ
を求め、このダイナミックレンジに適用した符号化を行
う高能率符号化装置を提案している。また、特願昭60−
232789号明細書に記載されているように、複数フレーム
に夫々含まれる領域の画素から形成された３次元ブロッ
クに関してダイナミックレンジに適応した符号化を行う
高能率符号化装置が提案されている。更に、特願昭60−
268817号明細書に記載されているように、量子化を行っ
た時に生じる最大歪みが一定となるように、ダイナミッ
クレンジに応じてピット数が変化する可変長符号化方法
が提案されている。

上述のダイナミックレンジに適応した高能率符号（AD
RCと称する。）は、伝送すべきデータ量を大幅に圧縮す
ることができるので、ディジタルVTRに適用して好適で
ある。特に、可変長ADRCは、圧縮率を高くすることがで
きる。しかし、可変長ADRCは、伝送データの量が画像の
内容によって変動するために、１フレーム,1フィールド
等の所定量のデータを１トラックとして記録するディジ
タルVTRのような固定レートの伝送路を使用する時に
は、バッファリングの処理が必要である。バッファリン
グ処理をせずに、記録データの１フレーム或いは１フィ
ールドの長さが揃っていないと、変速再生、編集等の点
で不都合が生じる。

本願出願人は、特願昭61−257586号明細書に示すよう
に、可変長ADRCの場合に、１フレームのダイナミックレ
ンジの夫々の値の発生度数を求め、この発生度数を積算
して、積算度数分布表を形成し、しきい値を変えた時の
全ビット数を容易に算出できる方法を提案している。

第17図は、上記の出願の構成を示しており、110で示
す入力端子から符号化しようとするディジタルビデオ信
号が供給される。この入力ディジタルビデオ信号が最小
値検出回路111,最大値検出回路112及び減算回路113に供
給される。減算回路113では、画素データから最小値が
減算され、最小値除去後のデータΔＶが減算回路から得
られる。この最小値除去後のデータΔＶは、バッファメ
モリ114に格納される。

最小値検出回路111において検出された最小値（MIN）
がバッファメモリ115に格納される。最大値検出回路112
において検出された最大値（MAX）がバッファメモリ116
に格納される。減算回路123には、最大値及び最小値が
供給され、減算回路123から最大値と最小値の差である
ダイナミックレンジDRが得られ、このダイナミックレン
ジDRが度数分布検出回路118に供給される。度数分布検
出回路118は、第19図に示すように、積算型度数分布表
を形成する。

第19図は、縦軸が発生度数を示し、横軸がダイナミッ
クレンジDRを示している。ダイナミックレンジDRに対し
て、４個のしきい値TH0〜TH3のセットが適用された場合
である。これらのしきい値により分けられた各ダイナミ
ックレンジDRの範囲に含まれるブロックが各々０ビッ
ト,1ビット,2ビット,3ビット,4ビットの語長のコード信
号に符号化される。従って、しきい値のセットにより、
例えば１フレーム期間の合計ビット数が変化する。しき
い値TH3と対応する度数は、４ビットのコード信号が形
成される度数の合計であり、しいい値TH2と対応する度
数は、３ビット及び４ビットのコード信号が形成される
度数の合計であり、しきい値TH1と対応する度数は、２
ビット,3ビット及び４ビットのコード信号が形成される
度数の合計であり、しきい値TH0と対応する度数は、１
ビット,2ビット,3ビット及び４ビットのコード信号が形
成される度数の合計である。

しきい値演算回路119には、しきい値のセットが複数
個用意されており、複数個のしきい値セットが順に積算
型度数分布表に対して適用されて、各しきい値セットの
合計ビット数が算出される。この合計ビット数が伝送路
のデータ伝送容量と比較され、データ伝送容量を超えな
いようなしきい値セットが決定される。このしきい値セ
ットがADRCエンコーダ120に供給される。

ADRCエンコーダ120には、最小値除去後のデータと減
算回路117からのダイナミックレンジDRとが供給され
る。ADRCエンコーダ120において、ダイナミックレンジD
R及びしきい値セットを用いて量子化がされる。このADR
Cエンコーダ120からのコード信号と最小値と最大値とし
きい値セットを示すコード信号とがバッファメモリ121
に供給され、バッファメモリ121から一定のデータレー
トの出力信号が出力端子122に読み出される。

上述したバッファリング装置は、第18図に示すタイミ
ングに従って動作する。第18図は、入力データのフィー
ルド毎に反転するパルス信号を示す。入力データの１フ
レーム期間の内の有効データの期間T1において、最小値
及び最大値の検出と、最小値及び最大値のバッファメモ
リ115及び116への書き込みと、ダイナミックレンジDRの
積算と、最小値除去後のデータのバッファメモリ114へ
の書き込みとがなされる。

次の期間T1′において、最適なしきい値の演算がされ
る。次のフレーム期間において、最適しきい値を用いて
各画素のADRC符号化がされ、ADRC符号化の結果のコード
信号がバッファメモリ121に書き込まれる。これと共
に、最小値及び最大値バッファメモリ121に書き込まれ
る。そして、次のフレーム期間T3において、バッファメ
モリ121の内容が一定レートで読み出される。

〔発明が解決しようとする問題点〕

上記の出願に示される発明では、３フレームにわたる
処理を行うために、必要とするメモリ容量が大きくなる
問題があった。また、発生情報量がオーバーフローしな
いようできるが、量子化歪みの点に対する考慮が払われ
ていなかった。

従って、この発明の目的は、少ないメモリ容量で装置
を構成でき、また、１フレーム等の所定周期内の符号化
データのデータ長がオーバーフローしない範囲で、量子
化歪みを最小とするしきい値を設定することができるデ
ィジタル画像信号のバッファリング装置を提供すること
にある。

〔問題点を解決するための手段〕

この発明では、ディジタル画像信号をブロックに分割
し、ブロック毎に最大値、最小値及びダイナミックレン
ジを検出する回路と、所定周期内のダイナミックレンジ
又はダイナミックレンジを圧縮したデータの夫々の発生
度数を集計し、ダイナミックレンジ又はダイナミックレ
ンジを圧縮したデータの発生度数を順次積算して発生度
数の積算値を発生する回路と、発生度数の積算値に対し
て複数のしきい値を設定した時の符号化コードの合計ビ
ット数が伝送路と対応する目標値を超えるかどうかを判
定する回路と、発生度数の積算値に対して複数のしきい
値を設定した時の歪みの程度を示すデータを発生する回
路と、合計ビット数が目標値を超えず、且つ歪みの程度
を小さくする複数のしきい値を発生する回路と、決定さ
れた複数のしきい値を用いて、ブロック毎のダイナミッ
クレンジで定まり、且つ元の量子化ビット数より短いビ
ット数でもって、ブロックの画素データを圧縮する符号
化回路とが備えられている。

〔作用〕

例えば１フレーム期間内のダイナミックレンジDR又は圧
縮されたダイナミックレンジDR′の発生度数が積算さ
れ、発生度数の分布に対して、予め用意されているしき
い値のセットが適用される。各しきい値のセットに関し
て、合計ビット数が算出される。また、各しきい値のセ
ットに関して、歪みの程度が調べられる。合計ビット数
が伝送路のデータレートで定まる目標値を超えない範囲
で、歪みを最小とするようなしきい値のセットが選択さ
れる。このしきい値のセットを使用して、ADRCの符号化
がなされる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説
明する。この説明は、下記の順序に従ってなされる。

a.記録側の構成 b.再生側の構成 c.全体の動作タイミング d.可変長ADRC e.しきい値発生部 a.記録側の構成 第１図は、この発明の一実施例の記録側の構成を示
す。第１図において、１で示す入力端子には、ブロック
の順序に変換されたディジタルビデオ信号が供給され
る。一例として、第２図に示すように、１ブロックが
（６ライン×６画素）の大きさとされている。１フレー
ムの画面がこのブロックを単位として分割される。第２
図において、数字の順序でもって、ディジタルビデオ信
号が入力端子１から供給される。また、ディジタルビデ
オ信号の１サンプルは、８ビットであり、サンプリング
周波数が13.5MHzとされている。

ディジタルビデオ信号がADRCエンコーダ２に供給され
る。ADRCエンコーダ２は、最小値検出回路３と、最大値
検出回路４と、量子化回路５と、減算回路6,7とから構
成されている。最小値検出回路３は、１ブロックの画素
データの中の最小値を検出し、最大検出回路４は、１ブ
ロックの画素データの中の最大値を検出する。減算回路
６において、入力データから最小値が減算され、最小値
除去後のデータが量子化回路５に供給される。減算回路
７において、最大値から最小値が減算され、各ブロック
のダイナミックレンジDRが検出される。

量子化回路５には、最小値除去後のデータとダイナミ
ックレンジDRが供給され、量子化回路５により、１画素
の量子化ビット数が８ビットから４ビットに圧縮された
コード信号が形成される。このコード信号がバッファリ
ング部８の並び替え回路９に供給される。並び替え回路
９の出力信号が画素データバッファ10に供給される。ま
た、ADRCエンコーダ２の最小値検出回路３からの最小値
が最小値バッファ11に供給される。更に、最小値検出回
路４からの最大値が最大値バッファ12に供給される。

画素データバッファ10、最小値バッファ11及び最大値
バッファ12は、データを一時的に貯えるもので、バッフ
ァコントローラ17からのコントロール信号により、読み
出しタイミングが制御される。バッファ10,11,12から夫
々読み出されたデータがマルチプレクサ13に供給され、
このマルチプレクサ13の出力端子15には、出力データが
発生する。

可変長ADRCのためのしきい値は、しきい値発生部18に
より生成される。しきい値発生部18には、積算回路19が
設けられ、この積算回路19により、ダイナミックレンジ
DRの積算度数分布が求められる。積算回路19の出力信号
が合計ビット数算出回路20と歪み算出回路21に供給され
る。合計ビット数算出回路20及び歪み算出回路21の出力
信号が判定回路22に供給される。これらの合計ビット数
算出回路20,歪み算出回路21の出力信号から、判定回路2
2は、合計ビット数が伝送路のデータレートを超えず、
且つ量子化歪みが最小となるようなしきい値を決定す
る。

判定回路22で決定された最適なしきい値と対応するし
きい値コードがしきい値（スレッショルド）発生回路23
に供給される。しきい値発生回路23は、例えばROMによ
り構成され、判定回路22からのしきい値コードによっ
て、４個のしきい値TH0〜TH3からなるしきい値のセット
が発生される。しきい値発生部18には、セットカウンタ
30S及びレベルカウンタ30Lが設けられている。

しきい値発生部18で生成されたしきい値TH0〜TH3がAD
RCエンコーダ24のレベル比較器25,26,27,28に夫々供給
される。これらのレベル比較器25〜27には、減算回路14
からのダイナミックレンジDRが供給されている。レベル
比較器25〜27の出力信号がプライオリティエンコーダ29
に供給される。

レベル比較器25〜27は、ダイナミックレンジDRがしき
い値TH0〜TH3の夫々より大きい時に“1"となる出力信号
を発生する。プライオリティエンコーダ29は、レベル比
較器25〜27の出力信号から、ダイナミックレンジDRのし
きい値に対するレベル関係を判別し、量子化ビット数即
ち、語長を決定する。この語長がバッファリング部８の
語長メモリ16に記憶される。語長メモリ16に記憶されて
いる語長データに基づいてバッファコントローラ17が必
要なコントロール信号を発生する。

マルチプレクサ13の出力端子15に発生した記録データ
は、必要に応じて、エラー訂正符号の符号化、ディジタ
ル変調等の処理を受け、回転ヘッドにより磁気テープに
記録される。

磁気テープから回転ヘッドにより再生された再生デー
タは、ディマルチプレクサ（図示せず）により、最大
値，最小値、しきい値コードのブロック毎の付加データ
と各画素と対応するコード信号とに分解される。しきい
値コードがROMに供給され、しきい値コードと対応する
しきい値のセット（TH0〜TH3）が発生する。

b.再生側の構成 第３図は、再生側の構成を示し、第３図において31で
示す入力端子に画素毎のコード信号が供給され、32で示
す入力端子に最小値MINが供給され、33で示す入力端子
に最大値MAXが供給される。受信されたしきい値コード
に基づいて発生したしきい値TH0,TH1,TH2,TH3のセット
は、入力端子34,35,36,37に夫々供給される。これらの
しきい値がレベル比較器38,39,40,41に供給され、減算
回路42からのダイナミックレンジDRと比較される。レベ
ル比較器38〜41の出力信号がプライオリティエンコーダ
43に供給され、語長コードがプライオリティエンコーダ
43から発生する。

この語長コード及び入力端子31からのコード信号が乗
算係数発生回路44に供給され、発生した乗算係数が乗算
回路45に供給される。乗算回路45により、乗算係数と減
算回路42からのダイナミックレンジDRとが乗算され、乗
算出力が加算回路46に供給される。この乗算回路45の出
力信号は、最小値除去後の復元レベルであって、乗算回
路45の出力信号に対して最小値MINが加算回路46により
加算される。加算回路46の出力信号が復元データとし
て、出力端子47に取り出される。

c.全体の動作タイミング この発明の一実施例では、ディジタルビデオ信号がAD
RCの符号化がされ、符号化により得られたコード信号が
画素データバッファ10に書き込まれ、また、１フレーム
期間のダイナミックレンジDRの積算型の度数分布が算出
され、次に、この度数分布から最適なしきい値が決定さ
れ、このしきい値により各ブロックの語長が求められ、
画素データバッファ10から決定された語長に変換された
コード信号が読み出される。

第４図は、この一実施例の動作のタイミングを示すも
ので、入力ディジタルビデオ信号の１フレーム期間T1
（t0〜t1）において、ADRCエンコーダ２によって、ADRC
の符号化がされると共に、ダイナミックレンジDRが検出
される。このダイナミックレンジDRがしきい値発生部18
に供給され、ダイナミックレンジDRの積算度数分布が求
められる。また、ADRCエンコーダ２からのコード信号が
バッファリング部８の並び替え回路９を介して画素デー
タバッファ10に書き込まれる。ADRCエンコーダ２からの
最大値及び最小値が最小値バッファ11及び最大値バッフ
ァ12に夫々書き込まれる。

次のフレームの期間T2（t1〜t2）では、しきい値発生
部18において、伝送路のビットレートをオーバーせず、
且つ歪みが小さいという意味で、最適なしきい値が求め
られる。次の期間T3（t2〜t3）において、レベル比較器
25〜28とプライオリティエンコーダ29とにより、前の１
フレーム期間のデータの各ブロックの語長が求められ、
この語長が語長メモリ16に記憶される。

（t3〜t4）の１フレーム期間T4において、画素データ
バッファ10からバッファコントローラ17の制御により、
コード信号が読み出される。この場合、語長メモリ16に
記憶されている各ブロックの語長を参照して、可変長の
コード信号が読み出される。

d.可変長ADRC この一実施例における可変長ADRCは、ADRCエンコーダ
２において、４ビット固定のADRC符号化を行い、画素デ
ータバッファ10から読み出す時に、最下位ビットから順
に１ビット,2ビット,3ビット,4ビットを除去することに
より、４ビット以外の３ビット,2ビット,1ビット,0ビッ
トの語長のコード信号を形成する方式である。

第５図は、所定のダイナミックレンジDRを上記の方式
で符号化する場合を説明するものである。ADRCエンコー
ダ２では、４ビットの量子化がされるので、ダイナミッ
クレンジDRが（2⁴＝16）分割されて、各レベル範囲の中
央のレベルが代表レベルとされる。量子化回路５では、
最小値除去後の画素データのレベルがどのレベル範囲に
属するかに応じて、（0000）〜（1111）の４ビットのコ
ード信号が割り当てられる。例えば最小値除去後の画素
データのレベルが下から３番目のレベル範囲に含まれる
時には、この画素データが（0010）のコード信号に符号
化される。量子化回路５は、ROMにより構成される。ま
た、復号時には、コード信号が代表レベルに復元され
る。

４ビットの最下位ビットを除去すると、（000）〜（1
11）の３ビットのコード信号により符号化した状態と等
価な結果が得られる。最下位ビット及び次のビットを除
去すると、（00）〜（11）の２ビットのコード信号によ
り符号化した状態と等価な結果が得られる。最下位ビッ
トから３ビットを除去すると、１ビットのコード信号に
より符号化した状態と等価な結果が得られる。４ビット
の全てを除去すると、コード信号が０ビット即ち、コー
ド信号を伝送しない状態と等価な結果が得られる。０ビ
ットの時の代表レベルは、最大値と最小値の中間のレベ
ルとなる。

上述の可変長符号化は、並び替え回路９及び画素デー
タバッファ10によりなされる。第６図を参照して、並び
替え回路９及び画素データバッファ10の動作を説明す
る。

第６図Ａは、量子化回路５から出力される４ビットの
コード信号を示す。第６図において、各ビットに付され
た符号（ｉ−ｊ）は、（i:ブロック内の画素の番号、ｉ
＝１〜36）（j:4ビットのビット番号、最下位ビット:j
＝０、最上位ビット:j＝３）である。量子化回路５の出
力データは、各画素毎に４ビットパラレルとされたデー
タである。

並び替え回路９は、量子化回路５の出力データの中
で、同一のビット番号のビットを４ビット毎にまとめて
第６図Ｂに示す４ビットパラレルのデータを形成する。
並び替え回路９の出力データが画素データバッファ10に
第６図Ｃに示すように、アドレスのｎから順に書き込ま
れる。このように、並び替え回路９によって配列が変え
られたデータを画素データバッファ10に書き込まれてお
くと、語長の制御が容易となる。つまり、１ブロックの
36個の画素と対応して、（ｎ〜ｎ＋35）のアドレスに第
６図Ｃに示すように、データが書き込まれていると、語
長が４ビットのブロックの場合には、アドレスが（＋
１）ずつ進められ、語長が３ビットのブロックの場合に
は、n,（ｎ＋４）・・・のアドレスがスキップされ、語
長が２ビットのブロックの場合には、n,（ｎ＋１），
（ｎ＋４），（ｎ＋５）・・・のアドレスがスキップさ
れ、語長が１ビットのブロックの場合には、n,（ｎ＋
１），（ｎ＋２），（ｎ＋４），（ｎ＋５），（ｎ＋
６）・・・のアドレスがスキップされる。語長が０ビッ
トのブロックの場合には、データの読み出しがなされな
い。

画素データバッファ10と最小値バッファ11と最大値バ
ッファ12とから読み出され、マルチプレクサ13により合
成されたデータは、第７図に示すように、８ビットパラ
レルのデータとして出力される。最大値MAX及び最小値M
INは、データ中で、一定の周期Txで位置するものとされ
ている。第７図は、ｎ番目のブロックが最下位ビットの
みが除去された３ビットのデータであり、（ｎ＋１）番
目のブロックが最小値ビットを含む３ビットが除去され
た１ビットのデータの例を示している。

e.しきい値発生部 しきい値発生部18は、一例として、第８図に示す構成
とされている。積算回路19は、ダイナミックレンジDRの
各種の１フレーム期間における発生度数を算出するもの
である。この一実施例では、回路規模を小さくするため
に、ダイナミックレンジDRを圧縮したものを積算する構
成とされている。元のダイナミックレンジDRは、８ビッ
トであるため、（０〜25）の範囲のものであるが、この
ダイナミックレンジを（０〜35）の36個の種類に圧縮す
る。アナログ値で表すと、第９図に示すように、非線形
圧縮を行う。

第８図において、51で示す入力端子に、ダイナミック
レンジDRが供給され、このダイナミックレンジDRがROM5
2にアドレス入力として供給されることにより、ディジ
タル的にレベルが圧縮される。ROM52は、例えば14ビッ
トのアドレス入力を有し、アドレス信号の上位８ビット
としてダイナミックレンジDRが供給される。端子53から
供給されるROM52の下位の６ビットのアドレス信号は、
上述８ビットのアドレスが所定の値の時に、１ビットず
つインクリメントされる。

ROM52からは、１ビットの出力データが発生する。ROM
52は、第10図に示すように、（０〜255）のダイナミッ
クレンジDRと対応するアドレスが入力されると、（０〜
35）の36ビットの出力が１ビットずつ順に出力される。
例えば（DR＝３）の場合では、第11図に示すように、最
初の３ビットが“0"で、後の33ビットが“1"とされた圧
縮されたダイナミックレンジDR′がROM52から１ビット
ずつ出力される。第11図において、CLKは、サンプルク
ロックを示し、ｎ番目のブロックのタイミングの終わり
でそのブロックのダイナミックレンジが求まり、次の
（ｎ＋１）番目のブロックのタイミングで上記のROM52
の出力が発生する。

ダイナミックレンジDR′は、加算回路54に供給され
る。この加算回路54の出力側には、37個のレジスタL1〜
L37が接続されている。レジスタL1〜L37は、13ビットパ
ラレルの入力／出力を有している。この13ビットは、１
フレーム内の全ブロック数を表すのに必要にして充分な
ビット数である。レジスタL1〜L36の夫々の出力がマル
チプレクサ55に供給されると共に、レジスタL37の出力
が加算回路54に帰還される。レジスタL1〜L37は、端子5
6から供給されるフレーム周期のリセットパルスによ
り、同時にリセットされる。

上述のように、ROM52の36ビットのシリアル出力は、
ダイナミックレンジDRと対応するダイナミックレンジD
R′よりも大きい値のビット以後が“1"となるもので、
加算回路54において、繰り返し加算されることにより、
１フレーム期間の経過後では、レジスタL1〜L36の夫々
には、第12図に示すように、ダイナミックレンジDR′の
積算型の度数分布データが貯えられる。

マルチプレクサ55は、１フレーム期間を経過して後に
レジスタL1〜L36の夫々に貯えられている36個の積算度
数の夫々を順に選択して、合計ビット数検出回路20及び
歪み検出回路21に出力する。合計ビット数検出回路20
は、ダイナミックレンジDR′の積算分布に対して、候補
となっているしきい値のセットを適用した時に、１フレ
ーム当たりの合計ビット数が目標とするビット数のオー
バーフーローするかしないか示すフラグを発生する。

合計ビット数算出の方法について、第13図を参照して
説明する。最大値MAX等の付加データは、語長と異な
り、所定のビット数となるので、合計ビット数の算出で
は、無視されている。

第13図は、横軸が圧縮されたダイナミックレンジDR′
であり、縦軸がダイナミックレンジDR′の値のブロック
の１フレーム期間内の発生度数Ｐ（DR′）である。（MI
N≦DR′≦TH1）の範囲では、コード信号が伝送されな
い。（TH0＋１≦DR′≦TH1）の範囲では、１ビット量子
化がなされる。第13図において、曲線60は、１ビット量
子化がされる範囲を示している。（TH1＋１≦DR′≦TH
2）の範囲では、２ビット量子化がなされる。曲線61
は、２ビット量子化がされる範囲で示している。（TH2
＋１≦DR′≦TH3）の範囲では、３ビット量子化がなさ
れる。曲線62は、３ビット量子化がされる範囲を示して
いる。（TH3＋１≦DR′≦MAX）の範囲では、４ビット量
子化がなされる。曲線63は、４ビット量子化がされる範
囲を示している。

第13図において、斜線が付された領域（Ａ＋Ｂ＋Ｃ＋
Ｄ）が合計ビット数Stである。この合計ビット数Stは、
第13図において、量子化ビット数の各々に関して斜線を
付していない領域に含まれるビット数を各々Ｓ（TH0）,
S（TH1）,S（TH2）,S（TH3）とすると、次式で示すもの
となる。

St＝｛Ｓ（MAX）−Ｓ（TH0）｝＋｛Ｓ（MAX）−Ｓ（TH
0）｝ ＋｛Ｓ（MAX）−Ｓ（TH0）｝＋｛Ｓ（MAX）−Ｓ（T
H0）｝ ＝Ｓ（MAX）−｛Ｓ（TH0）＋Ｓ（TH1）＋Ｓ（TH2）
＋Ｓ（TH3）｝ ・・・・ 記録データの１フレーム当たりで許容されている目標
ビット数をSrとすると、 Sr≧St ・・・・ の関係が満足される必要がある。

式及び式から ｛Ｓ（TH0）＋Ｓ（TH1）＋Ｓ（TH2）＋Ｓ（TH3）｝≧4S
（MAX）−Srここで、１フレーム内のブロックの合計数
をＫとすると、 4S（MAX）−Sr＝4K−St ・・・・ となり、式により得られる値を一定にすることで、
記録データのオーバーフローを防止できる。

合計ビット数検出回路20は、上述のようにして合計ビ
ット数Stを算出する。合計ビット数検出回路20は、デー
タセレクタ71とROM72と加算回路73とラッチ74とラッチ7
7とにより構成されている。ROM72は、用意されているし
きい値のセットに対応して、データセレクタ71を制御す
るコントロール信号を発生する。データ制御71の一方の
入力信号として、マルチプレクサ55の出力信号が供給さ
れ、データ制御の他方の入力信号として、“0"のデータ
（13ビットが全て“0"のデータ）が供給される。加算回
路73には、データセレクタ71の出力信号とラッチ74を介
された加算回路73の出力信号（例えば17ビット）が供給
される。加算回路73の出力信号がレベルコンパレータ75
に供給され、レベルコンパレータ75において、端子76か
らの基準ビット数Stと比較される。レベルコンパレータ
75は、式の関係が成立する時に“1"となる１ビットの
フラグを発生する。レベルコンパレータ75からの１ビッ
トのフラグがラッチ77に貯えられる。

第14図は、用意されているしきい値の一つのセットに
対して合計ビット数Stを求める動作の１周期を示してい
る。第14図Ａは，積算回路19からのダイナミックレンジ
DR′の積算分布を示す。また、第14図Ｂは、ROM72が発
生するコントロール信号を示している。このコントロー
ル信号がローレベルの特にデータセレクタ71が“0"のデ
ータを選択し、コントロール信号がハイレベルの時に、
データセレクタ71がマルチプレクサ55は出力データを選
択する。ROM72には、セットカウンタ30Cの出力信号SC及
びレベルカウンタ30Lの出力信号LCが供給され、しきい
値のセットと対応して、第14図Ｂに示されるコントロー
ル信号を発生する。即ち、しきい値TH0〜TH3の各々と対
応する積算度数がデータセレクタ71によって、選択され
る。

上述の動作によって、加算回路73の出力信号が第14図
Ｃに示すように変化し、ダイナミックレンジDR′の最大
値の積算度数の入力が終了した時点において、レベルコ
ンパレータ75によって比較動作がなされる。ラッチ77か
らのビット数フラグが判定回路22のANDゲート102に供給
される。

歪み算出回路21によってなされる歪み算出について以
下に説明する。

ブロック内の最大歪みは、ブロックの各画素に割り当
てられているビット数をＢとすると、 Ｄ＝DR′／2^B+1 ・・・・ となる。この最大歪みＤは、第５図から明らかなよう
に、語長によって異なったものとなる。語長が（０ビッ
ト,1ビット,2ビット,3ビット,4ビット）の場合には、最
大歪みＤが（1/2DR′,1/4DR′,1/8DR′,1/16DR′,1/32D
R′）となる。この最大歪みは、相対値に直すと、（16D
R′,8DR′,4DR′,2DR′,DR′）となる。従って、１フレ
ーム内の最大歪みの総和Dtは、下式で表わされる。

上式において、Ｐ（DR′）は、ダイナミックレンジD
R′の発生度数を表す。従って、式は、下記の式に
変換できる。

第15図は、最大歪みの１フレームの総和Dtの説明のた
めのグラフであり、縦軸が最大歪みを表し、横軸がダイ
ナミックレンジDR′を表す。第15図において、80は、コ
ード信号が０ビットの場合の最大歪みを示し、81は、コ
ード信号が１ビットの場合の最大歪みを示し、82は、コ
ード信号が２ビットの場合の最大歪みを示し、83は、コ
ード信号が３ビットの場合の最大歪みを示し、84は、コ
ード信号が４ビットの場合の最大歪みを示している。

上述の式から明らかなように、しきい値TH0〜TH3が
定められた時の最大歪みの総和Dtは、第15図において、
斜線を付した領域の面積となる。歪み検出回路21は、
式の演算をしきい値セットの各々に関して行い、最大歪
みの総和Dtを各々算出する。

歪み検出回路21は、第８図に示すように、減算回路85
とデータセレクタ86と単純ゲート回路87とラッチ88と乗
算回路89とROM90と加算回路91とラッチ92とラッチ93と
から構成されている。加算回路85とデータセレクタ86の
一方の入力端子とにマルチプレクサ55からダイナミック
レンジDR′の積算値が供給される。

データセレクタ86の他方の入力端子には、“0"データ
が供給されている。このデータセレクタ86の出力信号が
ラッチ88を介して減算回路85に供給される。ラッチ88に
より、１クロック分の遅延が発生するので、減算回路85
に二つの入力端子には、１クロック分の時間差を有する
二つのデータが供給される。即ち、第16図Ａに示す発生
度数（積算値）が減算回路85の一方の入力端子に供給さ
れ、第16図Ｂに示す発生度数が減算回路85の他方の入力
端子に供給される。データセレクタ86は、ダイナミック
レンジDR′が０の積算度数Ｓ（０）の場合には“0"デー
タを選択するように、単純ゲート87により制御される。

従って、減算回路85の出力信号は、第16図Ｃにおい
て、Ｐ（０）,P（１），…Ｐ（35）で示すように、（０
〜35）のダイナミックレンジDR′の各々の発生度数その
ものとなる。この減算回路85の出力信号が乗算回路89に
供給され、ROM90からの係数と乗算される。ROM90には、
レベルカウンタ30Lの出力信号SLとセットカウンタ30Cの
出力信号SCとが供給される。ROM90からは、しきい値がT
H0迄は、16の係数が発生し、（TH0＋１）からTH1迄は、
８の係数が発生し、（TH1＋１）からTH2迄は、４の係数
が発生し、（TH2＋１）からTH3迄は、２の係数が発生
し、（TH3＋１）から（35）迄は、１の係数が発生す
る。

各ダイナミックレンジDR′に対応する乗算回路89の出
力信号をE0〜E35として表すと、乗算回路89の出力信号
が第16図Ｄに示すものとなる。この乗算回路89の出力信
号が加算回路91に供給される。加算回路91の出力信号
は、ラッチ92を介して加算回路91の他の入力信号として
帰還されている。従って、加算回路91の出力信号は、第
16図Ｅに示すものとなる。この加算回路91の出力信号が
ラッチ93を介して判定回路22のラッチ100及びレベルコ
ンパレータ101に供給される。

ラッチ100の出力信号がレベルコンパレータ101に帰還
される。レベルコンパレータ101は、歪み検出回路21か
らの最大歪みの総和とラッチ100からの値とを比較し、
入力に対して帰還される値の方が大きい時にローレべル
となる出力信号を発生する。このレベルコンパレータ10
2の出力信号が反転されて、ANDゲート102に供給され
る。ANDゲート102の出力信号がラッチ100及びラッチ103
に供給される。これらのラッチ100及び103は、ハイレベ
ルでイネーブルされる。

合計ビット数はフラグは、上述のように、合計ビット
数が目標値を超えない時にハイレベルとなるフラグであ
る。最大歪みの総和が用意されているしきい値の複数の
セットについて、順次算出され、レベルコンパレータ10
1の出力信号は、合計ビット数フラグがハイレベルで、
且つ自分より前に入力された最大歪みの総和より小さい
最大歪みの総和の時にローレベルとなる。

ラッチ103には、セットカウンタ30Cの出力信号SCが供
給されている。用意されている全てのしきい値のセット
についての合計ビット数フラグと最大歪みの総和とが入
力された段階では、ラッチ103の内容は、合計ビット数
がオーバーフローしない範囲で、最大歪みの総和が最小
のしきい値セットを示すものとなる。

上述の判定回路22からのしきい値セットを示す信号が
ROM104に供給される。ROM104には、全てのしきい値のセ
ットが格納されており、判定回路22の出力信号で指定さ
れたしきい値セットが出力として取り出される。

〔発明の効果〕

この発明によれば、フィールド，フレーム等の所定期
間のデータ量を一定の量とすることができ、ディジタル
VTRの場合であれば、１フィールド又は１フレームを一
本のトラックとして記録することができ、変速再生、編
集等を従来の固定長の符号を使用するVTRと同様に、支
障なく行うことができる。また、この発明によれば、１
フレーム分のデータのバッファリング処理を短期間に行
うことができ、必要とするメモリ量を減少できる。更
に、この発明では、量子化歪みが小さくなるように、し
きい値を決めるので、復元画像の画質の劣化を防止する
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例における記録側の構成を示
すブロック図、第２図はこの一実施例におけるブロック
の大きさを示す略線図、第３図はこの一実施例における
再生側の構成を示すブロック図、第４図はこの一実施例
の動作説明のためのタイミングチャート、第５図はこの
一実施例の可変長ADRCの説明のための略線図、第６図は
この一実施例におけるデータ並び替え回路の動作説明の
ためのタイミングチャート、第７図はマルチプレクサの
出力データの構成を示す略線図、第８図はこの一実施例
におけるしきい値発生部の具体的構成を示すブロック
図、第９図，第10図，第12図及び第13図はこの一実施例
におけるダイナミックレンジの積算動作の説明のための
略線図、第11図はダイナミックレンジの積算動作の説明
のためのタイミングチャート、第14図は合計ビット数検
出動作の説明のためのタイミングチャート、第15図及び
第16図は最大歪みの総和の検出動作の説明のための略線
図及びタイミングチャート、第17図は先に提案されてい
るバッファリング装置の一例のブロック図、第18図及び
第19図は先に提案されているバッファリング装置の説明
のためのタイミングチャート及び略線図である。 図面における主要な符号の説明 1:入力端子、2,24:ADRCエンコーダ、8:バッファリング
部、15:出力端子、18:しきい値発生部、19:積算回路、2
0:合計ビット数検出回路、21:歪み算出回路、22:判定回
路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ディジタル画像信号をブロックに分割し、
   上記ブロック毎に最大値、最小値及びダイナミックレン
   ジを検出する手段と、 所定周期内の上記ダイナミックレンジ又は上記ダイナミ
   ックレンジを圧縮したデータの夫々の発生度数を集計
   し、上記ダイナミックレンジ又は上記ダイナミックレン
   ジを圧縮したデータの上記発生度数を順次積算して上記
   発生度数の積算値を発生する手段と、 上記発生度数の積算値に対して複数のしきい値を設定し
   た時の符号化コードの合計ビット数が伝送路と対応する
   目標値を超えるかどうかを判定する手段と、 上記発生度数の積算値に対して上記複数のしきい値を設
   定した時の歪みの程度を示すデータを発生する手段と、 上記合計ビット数が目標値を超えず、且つ上記歪みの程
   度を小さくする上記複数のしきい値を発生する手段と、 上記決定された複数のしきい値を用いて、上記ブロック
   毎のダイナミックレンジで定まり、且つ元の量子化ビッ
   ト数より短いビット数でもって、上記ブロックの画素デ
   ータを圧縮する符号化手段と を備えたことを特徴とするディジタル画像信号のバッフ
   ァリング装置。