JP2773458B2 - ベクトル制御装置 - Google Patents
ベクトル制御装置Info
- Publication number
- JP2773458B2 JP2773458B2 JP3101406A JP10140691A JP2773458B2 JP 2773458 B2 JP2773458 B2 JP 2773458B2 JP 3101406 A JP3101406 A JP 3101406A JP 10140691 A JP10140691 A JP 10140691A JP 2773458 B2 JP2773458 B2 JP 2773458B2
- Authority
- JP
- Japan
- Prior art keywords
- line segment
- storage means
- segment information
- line
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、線分から構成される図
形画像を生成するベクトル制御装置に関するものであ
る。近年、コンピュータの情報処理能力の飛躍的な向上
により、画像によって情報を見せるコンピュータ・グラ
フィックスが各界からの注目を浴びている。このコンピ
ュータ・グラフィックスは、ＣＡＤおよびビジネス・グ
ラフィックス等を始めとして、各種の科学技術計算およ
びシュミレーション等のあらゆる分野において利用され
ている。例えば、ＣＡＤに用いられるディスプレイ装置
においては、直線、曲線、円、多角形および文字等の各
種の大量の図形データが扱われるために、高速に画像メ
モリに図形データを展開する必要がある。
形画像を生成するベクトル制御装置に関するものであ
る。近年、コンピュータの情報処理能力の飛躍的な向上
により、画像によって情報を見せるコンピュータ・グラ
フィックスが各界からの注目を浴びている。このコンピ
ュータ・グラフィックスは、ＣＡＤおよびビジネス・グ
ラフィックス等を始めとして、各種の科学技術計算およ
びシュミレーション等のあらゆる分野において利用され
ている。例えば、ＣＡＤに用いられるディスプレイ装置
においては、直線、曲線、円、多角形および文字等の各
種の大量の図形データが扱われるために、高速に画像メ
モリに図形データを展開する必要がある。
【０００２】
【従来の技術】従来の、この種のベクトル制御装置につ
いて、図３に示されているブロック図にもとづき説明す
る。図示されないホスト計算機から送られてくる文字デ
ータを含む各図形データは、図形メモリ21に書込まれて
記憶される。次に、この図形メモリ21に記憶されている
各図形データはマイクロプロセッサ22により順次に読出
される。これら読出される各図形データにおいては、例
えば １ 実線 （Ｘ1 ，Ｙ1 ）−（Ｘ2 ，Ｙ2 ） ２ 点線 （Ｘ3 ，Ｙ3 ）−（Ｘ4 ，Ｙ4 ） ３ アドレス移動 （Ｘ5 ，Ｙ5 ） ４ 実線（文字） あ い う え お ５ 点線 （Ｘ6 ，Ｙ6 ）−（Ｘ7 ，Ｙ7 ） を表す図形データであるとしてそれら図形データにもと
づき、実線、点線等の線分模様に関する線分情報が順次
に書込まれて記憶される例えば８ビット構成のテクスチ
ャレジスタ23と、有向線分であるベクトルを生成するデ
ィジタル微分解析器24とに対して、次の処理等が行われ
る。
いて、図３に示されているブロック図にもとづき説明す
る。図示されないホスト計算機から送られてくる文字デ
ータを含む各図形データは、図形メモリ21に書込まれて
記憶される。次に、この図形メモリ21に記憶されている
各図形データはマイクロプロセッサ22により順次に読出
される。これら読出される各図形データにおいては、例
えば １ 実線 （Ｘ1 ，Ｙ1 ）−（Ｘ2 ，Ｙ2 ） ２ 点線 （Ｘ3 ，Ｙ3 ）−（Ｘ4 ，Ｙ4 ） ３ アドレス移動 （Ｘ5 ，Ｙ5 ） ４ 実線（文字） あ い う え お ５ 点線 （Ｘ6 ，Ｙ6 ）−（Ｘ7 ，Ｙ7 ） を表す図形データであるとしてそれら図形データにもと
づき、実線、点線等の線分模様に関する線分情報が順次
に書込まれて記憶される例えば８ビット構成のテクスチ
ャレジスタ23と、有向線分であるベクトルを生成するデ
ィジタル微分解析器24とに対して、次の処理等が行われ
る。
【０００３】テクスチャレジスタ23に実線として"1,
1,1,1,1,1,1,1"(オール１) を書込み、次にディジタル
微分解析器24に始点及び終点座標（Ｘ1 ，Ｙ1 ），（Ｘ
2 ，Ｙ2 ）を書込む。テクスチャレジスタ23に点線と
して"1,0,1,0,1,0,1,0" を書込み、次にディジタル微分
解析器24に始点及び終点座標（Ｘ3 ，Ｙ3 ），（Ｘ4 ，
Ｙ4 ）を書込む。ディジタル微分解析器24に移動位置
座標（Ｘ5 ，Ｙ5 ）を書込む。テクスチャレジスタ23
に実線として"1,1,1,1,1,1,1,1" を書込み、次にディジ
タル微分解析器24に文字“あ い う え お”に対応
する移動位置座標としてのストローク文字データをスト
ロークテーブル25から読出して順次に書込む。テクス
チャレジスタ23に点線として"1,0,1,0,1,0,1,0" を書込
み、次にディジタル微分解析器24に始点及び終点座標
（Ｘ6 ，Ｙ6 ），（Ｘ7 ，Ｙ7 ）を書込む。
1,1,1,1,1,1,1"(オール１) を書込み、次にディジタル
微分解析器24に始点及び終点座標（Ｘ1 ，Ｙ1 ），（Ｘ
2 ，Ｙ2 ）を書込む。テクスチャレジスタ23に点線と
して"1,0,1,0,1,0,1,0" を書込み、次にディジタル微分
解析器24に始点及び終点座標（Ｘ3 ，Ｙ3 ），（Ｘ4 ，
Ｙ4 ）を書込む。ディジタル微分解析器24に移動位置
座標（Ｘ5 ，Ｙ5 ）を書込む。テクスチャレジスタ23
に実線として"1,1,1,1,1,1,1,1" を書込み、次にディジ
タル微分解析器24に文字“あ い う え お”に対応
する移動位置座標としてのストローク文字データをスト
ロークテーブル25から読出して順次に書込む。テクス
チャレジスタ23に点線として"1,0,1,0,1,0,1,0" を書込
み、次にディジタル微分解析器24に始点及び終点座標
（Ｘ6 ，Ｙ6 ），（Ｘ7 ，Ｙ7 ）を書込む。
【０００４】このテクスチャレジスタ23に書込まれた記
憶される線分情報は読出されて画像メモリ26に与えられ
るとともに、この画像メモリ26にはディジタル微分解析
器24から移動位置座標にもとづく有向線分が与えられ
て、前述の図形データにもとづき図４に示されている図
形が画像メモリ26に書込まれて描画される。
憶される線分情報は読出されて画像メモリ26に与えられ
るとともに、この画像メモリ26にはディジタル微分解析
器24から移動位置座標にもとづく有向線分が与えられ
て、前述の図形データにもとづき図４に示されている図
形が画像メモリ26に書込まれて描画される。
【０００５】
【発明が解決しようとする課題】しかしながら、前述さ
れたベクトル制御装置においては、線分情報を書込むテ
クスチャレジスタ23に全ての線分情報を書込まねばなら
ないために、図形を描画する処理速度が遅いという問題
点がある。なお、前述の場合は、例として８ビット構成
のテクスチャレジスタ23によって説明を行ったが、通常
の場合は16〜1024ビット構成である。本発明は、このよ
うな問題点を解決することを目的として、図形の描画を
高速に処理することができるベクトル制御装置を提供し
ようとするものである。
れたベクトル制御装置においては、線分情報を書込むテ
クスチャレジスタ23に全ての線分情報を書込まねばなら
ないために、図形を描画する処理速度が遅いという問題
点がある。なお、前述の場合は、例として８ビット構成
のテクスチャレジスタ23によって説明を行ったが、通常
の場合は16〜1024ビット構成である。本発明は、このよ
うな問題点を解決することを目的として、図形の描画を
高速に処理することができるベクトル制御装置を提供し
ようとするものである。
【０００６】
【課題を解決するための手段】本発明によるベクトル制
御装置は、前述された目的を達成するために、図１およ
び図２に示されているように、 （ａ）線分模様に関する線分情報が順次に書込まれてそ
の書込まれる線分情報を記憶する第一の記憶手段、 （ｂ）文字データを含む図形データにもとづき有向線分
を生成するベクトル生成手段、 （ｃ）前記第一の記憶手段から読み出される線分情報お
よびベクトル生成手段において生成される有効線分が与
えられ、文字を含む図形が描画されてその描画される図
形を記憶する第２の記憶手段、 （ｄ）この第２の記憶手段に前記第１の記憶手段から読
出される線分情報を与えるに有効にするか無効にするか
を指定するとともに、無効を指定する場合には前記第２
の記憶手段にその線分情報に換えて実線の線分情報とし
て”１”または”０”信号を与える指定手段および、 （ｅ）前記第２の記憶手段に実線を描画する場合には前
記指定手段に無効を指定するよう指示を行い、前記第２
の記憶手段に実線以外の線分を描画する場合には前記指
定手段に有効を指定するよう指示を行なうとともに前記
第一の記憶手段に実線以外の線分模様に関する線分情報
を書き込む制御を行なう制御手段、を具える構成を特徴
とするものである。
御装置は、前述された目的を達成するために、図１およ
び図２に示されているように、 （ａ）線分模様に関する線分情報が順次に書込まれてそ
の書込まれる線分情報を記憶する第一の記憶手段、 （ｂ）文字データを含む図形データにもとづき有向線分
を生成するベクトル生成手段、 （ｃ）前記第一の記憶手段から読み出される線分情報お
よびベクトル生成手段において生成される有効線分が与
えられ、文字を含む図形が描画されてその描画される図
形を記憶する第２の記憶手段、 （ｄ）この第２の記憶手段に前記第１の記憶手段から読
出される線分情報を与えるに有効にするか無効にするか
を指定するとともに、無効を指定する場合には前記第２
の記憶手段にその線分情報に換えて実線の線分情報とし
て”１”または”０”信号を与える指定手段および、 （ｅ）前記第２の記憶手段に実線を描画する場合には前
記指定手段に無効を指定するよう指示を行い、前記第２
の記憶手段に実線以外の線分を描画する場合には前記指
定手段に有効を指定するよう指示を行なうとともに前記
第一の記憶手段に実線以外の線分模様に関する線分情報
を書き込む制御を行なう制御手段、を具える構成を特徴
とするものである。
【０００７】
【作用】第１の記憶手段１から読出される線分模様に関
する線分情報を、文字を含む図形が描画されて記憶され
る第２の記憶手段３に与えるに指定手段４によって無効
と指定される場合、言い換えれば線分情報として実線の
線分情報が第２の記憶手段３に与えられるような場合に
は、この実線の線分情報を第１の記憶手段１に書込むこ
とを要せずに指定手段４がその実線の線分情報として
“１”または“０”信号を第２の記憶手段３に与える。
したがって、第２の記憶手段３には、ベクトル生成手段
２において生成される有向線分と、指定手段４からの実
線の線分情報としての“１”または“０”信号が与えら
れて文字を含む図形描画されて記憶される。
する線分情報を、文字を含む図形が描画されて記憶され
る第２の記憶手段３に与えるに指定手段４によって無効
と指定される場合、言い換えれば線分情報として実線の
線分情報が第２の記憶手段３に与えられるような場合に
は、この実線の線分情報を第１の記憶手段１に書込むこ
とを要せずに指定手段４がその実線の線分情報として
“１”または“０”信号を第２の記憶手段３に与える。
したがって、第２の記憶手段３には、ベクトル生成手段
２において生成される有向線分と、指定手段４からの実
線の線分情報としての“１”または“０”信号が与えら
れて文字を含む図形描画されて記憶される。
【０００８】逆に、指定手段４によって有効と指定され
る場合、言い換えれば線分情報として実線以外の線分情
報が第２の記憶手段３に与えられるような場合には、指
定手段４は第１の記憶手段１から読み出される線分情報
を第２の記憶手段３に与える。したがって、第２の記憶
手段３には、ベクトル生成手段２において生成される有
向線分と、第１の記憶手段１から読み出される線分情報
とが与えられて図形が描画されて記憶される。なお、制
御手段（図２のマイクロプロセッサに相当）は指定手段
４に対して、実線以外の線分を描画する場合は有効を指
示すると共に第１の記憶手段に実線以外の線分模様に関
する線分情報を書き込む。一方実線を描画する場合は指
定手段４に対して無効を指示する。この際に第１の記憶
手段に対して線分情報を書き込む必要は無いので、実線
を描画する際に高速化が達成される。
る場合、言い換えれば線分情報として実線以外の線分情
報が第２の記憶手段３に与えられるような場合には、指
定手段４は第１の記憶手段１から読み出される線分情報
を第２の記憶手段３に与える。したがって、第２の記憶
手段３には、ベクトル生成手段２において生成される有
向線分と、第１の記憶手段１から読み出される線分情報
とが与えられて図形が描画されて記憶される。なお、制
御手段（図２のマイクロプロセッサに相当）は指定手段
４に対して、実線以外の線分を描画する場合は有効を指
示すると共に第１の記憶手段に実線以外の線分模様に関
する線分情報を書き込む。一方実線を描画する場合は指
定手段４に対して無効を指示する。この際に第１の記憶
手段に対して線分情報を書き込む必要は無いので、実線
を描画する際に高速化が達成される。
【０００９】
【実施例】次に、本発明によるベクトル制御装置の具体
的一実施例につき、図面を参照しつつ説明する。図２に
おいて、図示されないホスト計算機から送られてくる文
字データを含む各図形データは図形メモリ11に書込まれ
て記憶され、これら記憶されている各図形データは図形
メモリ11から前述のようにマイクロプロセッサ12により
順次に読出される。これら読出される各図形データに、
例えば従来例において説明を行ったのと同様の図形デー
タであるとしてそれら図形データにもとづき、８ビット
構成のテクスチャレジスタ13、有向線分であるベクトル
生成するディジタル微分解析器14、更には１ビット構成
のテクスチャレジスタ指定レジスタ15に対して、次の処
理等が行われる。なお、テクスチャレジスタ13には実線
以外の点線等の線分模様に関する線分情報が順次に書込
まれて記憶されるとともに、テクスチャレジスタ指定レ
ジスタ15にはテクスチャレジスタ13に記憶されて読出さ
れる内容を有効にするか無効にするかの１ビット構成の
制御ビットが書込まれ記憶される。
的一実施例につき、図面を参照しつつ説明する。図２に
おいて、図示されないホスト計算機から送られてくる文
字データを含む各図形データは図形メモリ11に書込まれ
て記憶され、これら記憶されている各図形データは図形
メモリ11から前述のようにマイクロプロセッサ12により
順次に読出される。これら読出される各図形データに、
例えば従来例において説明を行ったのと同様の図形デー
タであるとしてそれら図形データにもとづき、８ビット
構成のテクスチャレジスタ13、有向線分であるベクトル
生成するディジタル微分解析器14、更には１ビット構成
のテクスチャレジスタ指定レジスタ15に対して、次の処
理等が行われる。なお、テクスチャレジスタ13には実線
以外の点線等の線分模様に関する線分情報が順次に書込
まれて記憶されるとともに、テクスチャレジスタ指定レ
ジスタ15にはテクスチャレジスタ13に記憶されて読出さ
れる内容を有効にするか無効にするかの１ビット構成の
制御ビットが書込まれ記憶される。
【００１０】テクスチャレジスタ指定レジスタ15に無
効を示す“０”の制御ビットを書込むとともに、ディジ
タル微分解析器14に始点及び終点座標（Ｘ1 ，Ｙ1 ），
（Ｘ2 ，Ｙ2 ）を書込む。テクスチャレジスタ指定レ
ジスタ15に有効を示す“１”の制御ビットを書込むとと
もに、テクスチャレジスタ13に点線として"1,0,1,0,1,
0,1,0" を書込み、更にディジタル微分解析器14に始点
及び終点座標（Ｘ3 ，Ｙ3 ），（Ｘ4 ，Ｙ4 ）を書込
む。ディジタル微分解析器14に移動位置座標（Ｘ5 ，
Ｙ5 ）を書込む。テクスチャレジスタ指定レジスタ15
に無効を示す“０”の制御ビットを書込むとともに、デ
ィジタル微分解析器14に文字“あ い う え お”に
対応する移動位置座標としてのストローク文字データを
ストロークテーブル16から読出して順次に書込む。テ
クスチャレジスタ指定レジスタ15に有効を示す“１”の
制御ビットを書込むとともに、テクスチャレジスタ13に
点線として"1,0,1,0,1,0,1,0" を順次に書込み、更にデ
ィジタル微分解析器14に始点及び終点座標（Ｘ6 ，
Ｙ6 ），（Ｘ7 ，Ｙ7 ）を書込む。
効を示す“０”の制御ビットを書込むとともに、ディジ
タル微分解析器14に始点及び終点座標（Ｘ1 ，Ｙ1 ），
（Ｘ2 ，Ｙ2 ）を書込む。テクスチャレジスタ指定レ
ジスタ15に有効を示す“１”の制御ビットを書込むとと
もに、テクスチャレジスタ13に点線として"1,0,1,0,1,
0,1,0" を書込み、更にディジタル微分解析器14に始点
及び終点座標（Ｘ3 ，Ｙ3 ），（Ｘ4 ，Ｙ4 ）を書込
む。ディジタル微分解析器14に移動位置座標（Ｘ5 ，
Ｙ5 ）を書込む。テクスチャレジスタ指定レジスタ15
に無効を示す“０”の制御ビットを書込むとともに、デ
ィジタル微分解析器14に文字“あ い う え お”に
対応する移動位置座標としてのストローク文字データを
ストロークテーブル16から読出して順次に書込む。テ
クスチャレジスタ指定レジスタ15に有効を示す“１”の
制御ビットを書込むとともに、テクスチャレジスタ13に
点線として"1,0,1,0,1,0,1,0" を順次に書込み、更にデ
ィジタル微分解析器14に始点及び終点座標（Ｘ6 ，
Ｙ6 ），（Ｘ7 ，Ｙ7 ）を書込む。
【００１１】このテクスチャレジスタ指定レジスタ15に
無効を示す“０”の制御ビットが書込まれている場合に
は、この無効を示す“０”の制御ビットがナンド回路17
を介して“１”信号となって実線の線分情報として画像
メモリ18に与えられる。この制御ビットが有効を示す
“１”である場合には、テクスチャレジスタ13に記憶さ
れて読出される実線以外の点線等の線分模様に関する線
分情報がインバータ回路19およびナンド回路17を介して
画像メモリ18に与えられる。また、この画像メモリ18に
は、ディジタル微分解析器14から移動位置座標にもとづ
く有向線分が与えられて、前述の図形データにもとづき
従来例におけると同様に図４に示されている図形が書込
まれて描画される。要するに、無効を示す“０”の制御
ビットが実線の線分情報である"1,1,1,1,1,1,1,1" と同
様の動作を行う。
無効を示す“０”の制御ビットが書込まれている場合に
は、この無効を示す“０”の制御ビットがナンド回路17
を介して“１”信号となって実線の線分情報として画像
メモリ18に与えられる。この制御ビットが有効を示す
“１”である場合には、テクスチャレジスタ13に記憶さ
れて読出される実線以外の点線等の線分模様に関する線
分情報がインバータ回路19およびナンド回路17を介して
画像メモリ18に与えられる。また、この画像メモリ18に
は、ディジタル微分解析器14から移動位置座標にもとづ
く有向線分が与えられて、前述の図形データにもとづき
従来例におけると同様に図４に示されている図形が書込
まれて描画される。要するに、無効を示す“０”の制御
ビットが実線の線分情報である"1,1,1,1,1,1,1,1" と同
様の動作を行う。
【００１２】本実施例においては、テクスチャレジスタ
13は８ビット構成であるが、通常は256 ビットであって
線分情報の書込みに多大の時間を要する。本実施例にお
いては本発明を用いることによりテクスチャレジスタ13
への線分情報の書込みは実線の線分情報の書込み分の２
回分が少なくて済み、図形の描画を高速に処理すること
ができる。
13は８ビット構成であるが、通常は256 ビットであって
線分情報の書込みに多大の時間を要する。本実施例にお
いては本発明を用いることによりテクスチャレジスタ13
への線分情報の書込みは実線の線分情報の書込み分の２
回分が少なくて済み、図形の描画を高速に処理すること
ができる。
【００１３】本発明における第１の記憶手段１が本実施
例におけるテクスチャレジスタ13に対応し、本発明にお
けるベクトル生成手段２が本実施例におけるディジタル
微分解析器14に対応し、本発明における第２の記憶手段
３が本実施例における画像メモリ18に対応するととも
に、本発明における指定手段４が本実施例におけるテク
スチャレジスタ指定レジスタ15、ナンド回路17等に対応
している。
例におけるテクスチャレジスタ13に対応し、本発明にお
けるベクトル生成手段２が本実施例におけるディジタル
微分解析器14に対応し、本発明における第２の記憶手段
３が本実施例における画像メモリ18に対応するととも
に、本発明における指定手段４が本実施例におけるテク
スチャレジスタ指定レジスタ15、ナンド回路17等に対応
している。
【００１４】
【発明の効果】以上に説明したように、本発明によれ
ば、実線の線分情報は書込む必要がなく、図形の描画を
高速に処理することができる。
ば、実線の線分情報は書込む必要がなく、図形の描画を
高速に処理することができる。
【図１】本発明によるベクトル制御装置の原理構成を示
す原理ブロック図である。
す原理ブロック図である。
【図２】本発明によるベクトル制御装置の具体的一実施
例のブロック回路図である。
例のブロック回路図である。
【図３】従来のブロック回路図である。
【図４】図３において説明した処理における図形データ
の表示様態を示す説明図である。
の表示様態を示す説明図である。
１ 第１の記憶手段 ２ ベクトル生成手段 ３ 第２の記憶手段 ４ 指定手段 11,21 図形メモリ 12,22 マイクロプロセッサ 13,23 テクスチャレジスタ 14,24 ディジタル微分解析器 15 テクスチャレジスタ指定レジスタ 16,25 ストロークテーブル 17 ナンド回路 18,26 画像メモリ 19 インバータ回路
フロントページの続き (72)発明者 稗田 裕之 兵庫県加東郡社町佐保35番（番地なし) 富士通周辺機株式会社内
Claims (1)
- 【請求項１】（ａ）線分模様に関する線分情報が順次に
書込まれてその書込まれる線分情報を記憶する第１の記
憶手段、 （ｂ）文字データを含む図形データにもとづき有向線分
を生成するベクトル生成手段、 （ｃ）前記第１の記憶手段から読み出される線分情報お
よびベクトル生成手段において生成される有向線分が与
えられ、文字を含む図形が描画されてその描画される図
形を記憶する第２の記憶手段、 （ｄ）この第２の記憶手段に前記第１の記憶手段１から
読出される線分情報を与えるに有効にするか無効にする
かを指定するとともに、無効を指定する場合には前記第
２の記憶手段にその線分情報に換えて実線の線分情報と
して”１”または”０”信号を与える指定手段および、 （ｅ）前記第２の記憶手段に実線を描画する場合には前
記指定手段に無効を指定するよう指示を行い、前記第２
の記憶手段に実線以外の線分を描画する場合には前記指
定手段に有効を指定するよう指示を行なうとともに前記
第１の記憶手段に実線以外の線分模様に関する線分情報
を書き込む制御を行なう制御手段、 を具えることを特徴とするベクトル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101406A JP2773458B2 (ja) | 1991-05-07 | 1991-05-07 | ベクトル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101406A JP2773458B2 (ja) | 1991-05-07 | 1991-05-07 | ベクトル制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04332091A JPH04332091A (ja) | 1992-11-19 |
| JP2773458B2 true JP2773458B2 (ja) | 1998-07-09 |
Family
ID=14299841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3101406A Expired - Fee Related JP2773458B2 (ja) | 1991-05-07 | 1991-05-07 | ベクトル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773458B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2806376B2 (ja) * | 1996-09-02 | 1998-09-30 | 日本電気株式会社 | 画像処理装置および画像処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01266683A (ja) * | 1988-04-18 | 1989-10-24 | Nec Corp | 破線発生装置 |
| JPH0397081A (ja) * | 1989-09-11 | 1991-04-23 | Hitachi Ltd | 図形表示装置 |
-
1991
- 1991-05-07 JP JP3101406A patent/JP2773458B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01266683A (ja) * | 1988-04-18 | 1989-10-24 | Nec Corp | 破線発生装置 |
| JPH0397081A (ja) * | 1989-09-11 | 1991-04-23 | Hitachi Ltd | 図形表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04332091A (ja) | 1992-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950001544A (ko) | 고성능 3차원 그래픽 가속기를 위한 드로우처리기 | |
| JPS5995669A (ja) | 図形処理装置 | |
| JPH0355832B2 (ja) | ||
| US4706213A (en) | Graphic memory system for interarea transfer of X-Y coordinate data | |
| US4885699A (en) | Data processing apparatus for editing, filing, and printing image data by means of visual observation of the data on a display screen | |
| JP2773458B2 (ja) | ベクトル制御装置 | |
| JP2866153B2 (ja) | 文字処理装置及び方法 | |
| JP3110975B2 (ja) | 文字マスク機能付表示装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JPH0697393B2 (ja) | ビットマップ処理装置 | |
| JP2761220B2 (ja) | 三次元図形表示システム | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JP2771350B2 (ja) | 画像処理装置 | |
| JPH011075A (ja) | 画像処理装置 | |
| JP3365396B2 (ja) | 画面オブジェクトの検出回路及びこれを有する電子装置 | |
| JP2910154B2 (ja) | 文字発生装置 | |
| JPH0644385A (ja) | Ｚバッファ制御回路 | |
| JP2829051B2 (ja) | 文字表示方式 | |
| JPH0550013B2 (ja) | ||
| JPS592074A (ja) | 画像メモリへの文字書込み方式 | |
| JPH0659664A (ja) | キャッシュイメージを用いたパターン描画処理方式 | |
| JPH0721394A (ja) | 図形描画方法 | |
| JPH07118006B2 (ja) | 画像処理装置 | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPS61228582A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980324 |
|
| LAPS | Cancellation because of no payment of annual fees |