JP2696928B2 - ヘテロエピタキシャル成長方法 - Google Patents
ヘテロエピタキシャル成長方法Info
- Publication number
- JP2696928B2 JP2696928B2 JP12915288A JP12915288A JP2696928B2 JP 2696928 B2 JP2696928 B2 JP 2696928B2 JP 12915288 A JP12915288 A JP 12915288A JP 12915288 A JP12915288 A JP 12915288A JP 2696928 B2 JP2696928 B2 JP 2696928B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- gaas layer
- semiconductor layer
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ヘテロエピタキシャル成長方法に関し、例
えば、シリコン（Si）基板上へのガリウムヒ素（GaAs）
のヘテロエピタキシャル成長に適用して好適なものであ
る。
えば、シリコン（Si）基板上へのガリウムヒ素（GaAs）
のヘテロエピタキシャル成長に適用して好適なものであ
る。
本発明のヘテロエピタキシャル成長方法は、基板上に
非晶質または多結晶半導体層を形成した後、熱処理を行
うことにより上記非晶質または多結晶半導体層を単結晶
化して単結晶半導体層を形成し、上記単結晶半導体層上
にさらに上記単結晶半導体層を形成する工程と、上記単
結晶半導体層上に上記非晶質または多結晶半導体層を形
成した後、熱処理を行うことにより上記非晶質または多
結晶半導体層を単結晶化して単結晶半導体層を形成し、
上記単結晶半導体層上にさらに上記単結晶半導体層を形
成する工程とを有する。これによって、転位等の結晶欠
陥密度が低い良質の単結晶半導体層をヘテロエピタキシ
ャル成長させることができる。
非晶質または多結晶半導体層を形成した後、熱処理を行
うことにより上記非晶質または多結晶半導体層を単結晶
化して単結晶半導体層を形成し、上記単結晶半導体層上
にさらに上記単結晶半導体層を形成する工程と、上記単
結晶半導体層上に上記非晶質または多結晶半導体層を形
成した後、熱処理を行うことにより上記非晶質または多
結晶半導体層を単結晶化して単結晶半導体層を形成し、
上記単結晶半導体層上にさらに上記単結晶半導体層を形
成する工程とを有する。これによって、転位等の結晶欠
陥密度が低い良質の単結晶半導体層をヘテロエピタキシ
ャル成長させることができる。
ヘテロエピタキシャル成長は、格子定数の異なる基板
を用いてエピタキシャル層を成長させる技術である。Si
基板上へのGaAs層のヘテロエピタキシャル成長はその代
表的な例である。しかしながら、GaAsの格子定数は5.65
34Åであるのに対してSiの格子定数は5.43086Åであ
り、それらの差は約４％と大きい。このため、Si基板上
にGaAsを直接成長させると、このGaAsは島状に成長し、
層状のものは得られない。従って、Si基板上に単結晶Ga
As層を直接成長させることは困難であると言ってもよ
い。
を用いてエピタキシャル層を成長させる技術である。Si
基板上へのGaAs層のヘテロエピタキシャル成長はその代
表的な例である。しかしながら、GaAsの格子定数は5.65
34Åであるのに対してSiの格子定数は5.43086Åであ
り、それらの差は約４％と大きい。このため、Si基板上
にGaAsを直接成長させると、このGaAsは島状に成長し、
層状のものは得られない。従って、Si基板上に単結晶Ga
As層を直接成長させることは困難であると言ってもよ
い。
応用物理、第55巻、第11号（1986）第1069頁から第10
73頁においては、上述の問題を解決することを目的とす
る二段階成長法について論じられている。この二段階成
長法によれば、まずSi基板上に非晶質または多結晶の薄
いGaAs層を成長させた後、これを熱処理（アニール）す
ることにより固相成長させて単結晶化し、この単結晶化
されたGaAs層の上に能動層となる単結晶GaAs層を成長さ
せる。なお、上記の非晶質または多結晶の薄いGaAs層を
最初に成長させる理由は、最終的に層状の単結晶GaAs層
を得るためには、とにかくまずSi基板の表面をGaAs層で
覆っておく必要があるためであり、このGaAs層には本発
明のような貫通転位を曲げる等の機能があるわけではな
い。
73頁においては、上述の問題を解決することを目的とす
る二段階成長法について論じられている。この二段階成
長法によれば、まずSi基板上に非晶質または多結晶の薄
いGaAs層を成長させた後、これを熱処理（アニール）す
ることにより固相成長させて単結晶化し、この単結晶化
されたGaAs層の上に能動層となる単結晶GaAs層を成長さ
せる。なお、上記の非晶質または多結晶の薄いGaAs層を
最初に成長させる理由は、最終的に層状の単結晶GaAs層
を得るためには、とにかくまずSi基板の表面をGaAs層で
覆っておく必要があるためであり、このGaAs層には本発
明のような貫通転位を曲げる等の機能があるわけではな
い。
しかしながら、上記の二段階成長法により成長された
単結晶GaAs層中に存在する転位等の結晶欠陥密度は108
個/cm2程度と依然として高く、その品質は不十分であ
る。
単結晶GaAs層中に存在する転位等の結晶欠陥密度は108
個/cm2程度と依然として高く、その品質は不十分であ
る。
従って本発明の目的は、転位等の結晶欠陥密度が低い
良質の単結晶半導体層をヘテロエピタキシャル成長させ
ることができるヘテロエピタキシャル成長方法を提供す
ることにある。
良質の単結晶半導体層をヘテロエピタキシャル成長させ
ることができるヘテロエピタキシャル成長方法を提供す
ることにある。
上記課題を解決するため、本発明のヘテロエピタキシ
ャル成長方法は、基板（１）上に非晶質または多結晶半
導体層（２）を形成した後、熱処理を行うことにより非
晶質または多結晶半導体層（２）を単結晶化して単結晶
半導体層（３）を形成し、単結晶半導体層（３）上にさ
らに単結晶半導体層（４）を形成する工程と、単結晶半
導体層（４、７、10、12）上に非晶質または多結晶半導
体層（５、８）を形成した後、熱処理を行うことにより
非晶質または多結晶半導体層（５、８）を単結晶化して
単結晶半導体層（６、９、11、13）を形成し、単結晶半
導体層（６、９、11、13）上にさらに単結晶半導体層
（７、10、12、14）を形成する工程とを有する。
ャル成長方法は、基板（１）上に非晶質または多結晶半
導体層（２）を形成した後、熱処理を行うことにより非
晶質または多結晶半導体層（２）を単結晶化して単結晶
半導体層（３）を形成し、単結晶半導体層（３）上にさ
らに単結晶半導体層（４）を形成する工程と、単結晶半
導体層（４、７、10、12）上に非晶質または多結晶半導
体層（５、８）を形成した後、熱処理を行うことにより
非晶質または多結晶半導体層（５、８）を単結晶化して
単結晶半導体層（６、９、11、13）を形成し、単結晶半
導体層（６、９、11、13）上にさらに単結晶半導体層
（７、10、12、14）を形成する工程とを有する。
上記した手段によれば、基板上に形成した非晶質また
は多結晶半導体層を単結晶化することにより、ある程度
結晶欠陥密度が低い単結晶半導体層を形成することがで
きる。この単結晶半導体層の上にさらに形成される単結
晶半導体層中の結晶欠陥密度は、下層の単結晶半導体層
中の結晶欠陥密度と同程度もしくはそれ以下となる。こ
のようにして形成された単結晶半導体層の上に再び非晶
質または多結晶半導体層を形成し、これを熱処理すると
この非晶質または多結晶半導体層は固相成長により単結
晶化するが、この固相成長の際には、下層の単結晶半導
体層中の貫通転位はこの単結晶半導体層と上記の非晶質
または多結晶半導体層との界面に平行な方向に曲げられ
たり、転位ループを形成したりする。その結果、下層の
単結晶半導体層中の貫通転位の上層への伝播は、単結晶
半導体層上に直接単結晶半導体層を形成する場合に比べ
て抑えられ、従ってこの上層の単結晶半導体層中の結晶
欠陥密度は下層の単結晶半導体層よりも減少する。この
より結晶欠陥密度が低い単結晶半導体層上にさらに形成
される単結晶半導体層中の結晶欠陥密度は、下層の単結
晶半導体層の結晶欠陥密度と同程度もしくはそれ以下と
なる。従って、上記した手段によれば、転位等の結晶欠
陥密度が低い良質の単結晶半導体層をヘテロエピタキシ
ャル成長させることができる。
は多結晶半導体層を単結晶化することにより、ある程度
結晶欠陥密度が低い単結晶半導体層を形成することがで
きる。この単結晶半導体層の上にさらに形成される単結
晶半導体層中の結晶欠陥密度は、下層の単結晶半導体層
中の結晶欠陥密度と同程度もしくはそれ以下となる。こ
のようにして形成された単結晶半導体層の上に再び非晶
質または多結晶半導体層を形成し、これを熱処理すると
この非晶質または多結晶半導体層は固相成長により単結
晶化するが、この固相成長の際には、下層の単結晶半導
体層中の貫通転位はこの単結晶半導体層と上記の非晶質
または多結晶半導体層との界面に平行な方向に曲げられ
たり、転位ループを形成したりする。その結果、下層の
単結晶半導体層中の貫通転位の上層への伝播は、単結晶
半導体層上に直接単結晶半導体層を形成する場合に比べ
て抑えられ、従ってこの上層の単結晶半導体層中の結晶
欠陥密度は下層の単結晶半導体層よりも減少する。この
より結晶欠陥密度が低い単結晶半導体層上にさらに形成
される単結晶半導体層中の結晶欠陥密度は、下層の単結
晶半導体層の結晶欠陥密度と同程度もしくはそれ以下と
なる。従って、上記した手段によれば、転位等の結晶欠
陥密度が低い良質の単結晶半導体層をヘテロエピタキシ
ャル成長させることができる。
以下、本発明の一実施例について図面を参照しながら
説明する。この実施例は、Si基板上へのGaAs層のヘテロ
エピタキシャル成長に本発明を適用した実施例である。
説明する。この実施例は、Si基板上へのGaAs層のヘテロ
エピタキシャル成長に本発明を適用した実施例である。
第１図Ａに示すように、まずあらかじめ表面が洗浄化
されたSi基板上に例えば有機金属化学気相成長（MOCV
D）法により水素（H2）またはアルシン（AsH3）ガス雰
囲気中で例えば成長温度410℃で例えば厚さ200Å程度の
非晶質GaAs層２を形成する。
されたSi基板上に例えば有機金属化学気相成長（MOCV
D）法により水素（H2）またはアルシン（AsH3）ガス雰
囲気中で例えば成長温度410℃で例えば厚さ200Å程度の
非晶質GaAs層２を形成する。
次に、例えば720℃でアニールを行うことにより上記
非晶質GaAs層２を固相成長させて単結晶化する。これに
よって、第１図Ｂに示すように、単結晶GaAs層３が形成
される。この単結晶GaAs層３中の転位等の結晶欠陥密度
は10個8/cm2程度と高い。
非晶質GaAs層２を固相成長させて単結晶化する。これに
よって、第１図Ｂに示すように、単結晶GaAs層３が形成
される。この単結晶GaAs層３中の転位等の結晶欠陥密度
は10個8/cm2程度と高い。
次に第１図Ｃに示すように、上記単結晶GaAs層３の上
に例えば上述と同様なMOCVD法により例えば750〜770℃
程度の成長度で単結晶GaAs層４を例えば単結晶GaAs層３
との合計の厚さが例えば0.7μｍ程度になるように成長
させる。このようにして二段階成長法により形成された
この単結晶GaAs層４中の結晶欠陥密度は上記単結晶GaAs
層３と同様に108/cm2程度である。
に例えば上述と同様なMOCVD法により例えば750〜770℃
程度の成長度で単結晶GaAs層４を例えば単結晶GaAs層３
との合計の厚さが例えば0.7μｍ程度になるように成長
させる。このようにして二段階成長法により形成された
この単結晶GaAs層４中の結晶欠陥密度は上記単結晶GaAs
層３と同様に108/cm2程度である。
次に第１図Ｄに示すように、この単結晶GaAs層４の上
に例えばMOCVD法により再び例えば厚さ200Å程度の非晶
質GaAs層５を形成する。
に例えばMOCVD法により再び例えば厚さ200Å程度の非晶
質GaAs層５を形成する。
次に、上述と同様に例えば720℃でアニールを行うこ
とによりこの非晶質GaAs層５を固相成長（固相ホモエピ
タキシャル成長）させて単結晶化し、第１図Ｅに示すよ
うに、単結晶GaAs層６を形成する。この非晶質GaAs層５
が固相成長により単結晶化する際には、下層の単結晶Ga
As層４中の貫通転位はこの単結晶GaAs層４と非晶質GaAs
層５との界面に平行な方向に曲げられたり、転位ループ
を形成したりする結果、この下層の単結晶GaAs層４中の
貫通転位の上層への伝播は抑えられる。このため、この
単結晶GaAs層６中の貫通転位の数は下層の単結晶GaAs4
に比べて減少し、従って結晶欠陥密度は減少する。この
後、この単結晶GaAs層６の上に単結晶GaAs層７を例えば
この単結晶GaAs層６との合計の厚さが例えば0.7μｍ程
度になるように形成する。
とによりこの非晶質GaAs層５を固相成長（固相ホモエピ
タキシャル成長）させて単結晶化し、第１図Ｅに示すよ
うに、単結晶GaAs層６を形成する。この非晶質GaAs層５
が固相成長により単結晶化する際には、下層の単結晶Ga
As層４中の貫通転位はこの単結晶GaAs層４と非晶質GaAs
層５との界面に平行な方向に曲げられたり、転位ループ
を形成したりする結果、この下層の単結晶GaAs層４中の
貫通転位の上層への伝播は抑えられる。このため、この
単結晶GaAs層６中の貫通転位の数は下層の単結晶GaAs4
に比べて減少し、従って結晶欠陥密度は減少する。この
後、この単結晶GaAs層６の上に単結晶GaAs層７を例えば
この単結晶GaAs層６との合計の厚さが例えば0.7μｍ程
度になるように形成する。
次に第１図Ｆに示すように、この単結晶GaAs層７の上
に再び例えば厚さ200Å程度の非晶質GaAs層８を形成す
る。
に再び例えば厚さ200Å程度の非晶質GaAs層８を形成す
る。
次に、例えば720℃でアニールを行うことによりこの
非晶質GaAs層８を単結晶化し、第１図Ｇに示すように、
単結晶GaAs層９を形成する。上述と同様の理由により、
この単結晶GaAs層９中の結晶欠陥密度は上記単結晶GaAs
層７よりもさらに低くなる。この後、この単結晶GaAs層
９の上にさらに単結晶GaAs層10を形成する。この単結晶
GaAs層10中の結晶欠陥密度は上記単結晶GaAs層９と同程
度もしくはそれ以下である。
非晶質GaAs層８を単結晶化し、第１図Ｇに示すように、
単結晶GaAs層９を形成する。上述と同様の理由により、
この単結晶GaAs層９中の結晶欠陥密度は上記単結晶GaAs
層７よりもさらに低くなる。この後、この単結晶GaAs層
９の上にさらに単結晶GaAs層10を形成する。この単結晶
GaAs層10中の結晶欠陥密度は上記単結晶GaAs層９と同程
度もしくはそれ以下である。
次に、この単結晶GaAs層10の上に例えば厚さ200Åの
非晶質GaAs層（図示せず）を形成し、これを単結晶化し
て単結晶GaAs層11を形成する。この単結晶GaAs層11中の
結晶欠陥密度は上記単結晶GaAs層10よりも低くなる。次
に、この単結晶GaAs層11の上に単結晶GaAs層12を例えば
この単結晶GaAs層11との合計の厚さが例えば0.7μｍ程
度になるように形成する。この単結晶GaAs層12中の結晶
欠陥密度は上記単結晶GaAs層11と同程度もしくはそれ以
下である。次に、この単結晶GaAs層12の上に例えば厚さ
200Å程度の非晶質GaAs層（図示せず）を形成し、これ
を単結晶化して単結晶GaAs層13を形成する。この単結晶
GaAs層13中の結晶欠陥密度は上記単結晶GaAs層12よりも
低くなる。この後、この単結晶GaAs層13の上に能動層と
して用いようとする単結晶GaAs層14を例えばこの単結晶
GaAs層13との合計の厚さが例えば0.7μｍ程度になるよ
うに形成する。この単結晶GaAs層14中の結晶欠陥密度は
上記単結晶GaAs層13と同程度もしくはそれ以下である。
非晶質GaAs層（図示せず）を形成し、これを単結晶化し
て単結晶GaAs層11を形成する。この単結晶GaAs層11中の
結晶欠陥密度は上記単結晶GaAs層10よりも低くなる。次
に、この単結晶GaAs層11の上に単結晶GaAs層12を例えば
この単結晶GaAs層11との合計の厚さが例えば0.7μｍ程
度になるように形成する。この単結晶GaAs層12中の結晶
欠陥密度は上記単結晶GaAs層11と同程度もしくはそれ以
下である。次に、この単結晶GaAs層12の上に例えば厚さ
200Å程度の非晶質GaAs層（図示せず）を形成し、これ
を単結晶化して単結晶GaAs層13を形成する。この単結晶
GaAs層13中の結晶欠陥密度は上記単結晶GaAs層12よりも
低くなる。この後、この単結晶GaAs層13の上に能動層と
して用いようとする単結晶GaAs層14を例えばこの単結晶
GaAs層13との合計の厚さが例えば0.7μｍ程度になるよ
うに形成する。この単結晶GaAs層14中の結晶欠陥密度は
上記単結晶GaAs層13と同程度もしくはそれ以下である。
本実施例において、最下層の単結晶GaAs層３から最上
層の単結晶GaAs層14までの合計の厚さは例えば3.5μｍ
となる。
層の単結晶GaAs層14までの合計の厚さは例えば3.5μｍ
となる。
上述のようにして、非晶質GaAs層の形成、その単結晶
化及びその上の単結晶GaAs層の形成という一連の操作を
合計５回繰り返し行って形成された上記単結晶GaAs層14
中の結晶欠陥密度を測定するため、この単結晶GaAs層14
を溶接（molten）KOHでエッチングし、それによって形
成されるエッチピットの密度（Etch Pit Density、EP
D）を測定した所、約５×106個/cm2であった。従って、
この単結晶GaAs層14中の転位等の結晶欠陥密度は５×10
6個/cm2程度と極めて低いことがわかる。これと同様な
結晶欠陥密度の測定を、非晶質GaAs層の形成、その単結
晶化及びその上の単結晶GaAs層という一連の操作を１〜
４回行った場合における最上層の単結晶GaAs層について
行った。その結果を上記結果とともに第２図にまとめて
示す。なお、いずれの場合においても、最下層の単結晶
GaAs層から最上層の単結晶GaAs層までの合計の厚さはい
ずれも3.5μｍに統一してある。従って、上記の一連の
操作の繰り返し回数が多ければ多いほど、非晶質GaAs層
の単結晶化により形成された単結晶GaAs層のすぐ上に形
成される単結晶GaAs層の厚さは薄くなる。
化及びその上の単結晶GaAs層の形成という一連の操作を
合計５回繰り返し行って形成された上記単結晶GaAs層14
中の結晶欠陥密度を測定するため、この単結晶GaAs層14
を溶接（molten）KOHでエッチングし、それによって形
成されるエッチピットの密度（Etch Pit Density、EP
D）を測定した所、約５×106個/cm2であった。従って、
この単結晶GaAs層14中の転位等の結晶欠陥密度は５×10
6個/cm2程度と極めて低いことがわかる。これと同様な
結晶欠陥密度の測定を、非晶質GaAs層の形成、その単結
晶化及びその上の単結晶GaAs層という一連の操作を１〜
４回行った場合における最上層の単結晶GaAs層について
行った。その結果を上記結果とともに第２図にまとめて
示す。なお、いずれの場合においても、最下層の単結晶
GaAs層から最上層の単結晶GaAs層までの合計の厚さはい
ずれも3.5μｍに統一してある。従って、上記の一連の
操作の繰り返し回数が多ければ多いほど、非晶質GaAs層
の単結晶化により形成された単結晶GaAs層のすぐ上に形
成される単結晶GaAs層の厚さは薄くなる。
第２図からわかるように、形成する非晶質GaAs層の数
が１の場合、すなわち既に述べた従来の二段階成長法に
より形成された単結晶GaAs層の場合のEPDは108/cm2であ
るのに対し、形成する非晶質GaAs層の数が２の場合には
約１×107個/cm2に減少し、非晶質GaAs層の数が３の場
合には約８×106個/cm2に減少し、さらに非晶質GaAs層
の数が５の場合には上述のように５×106個/cm2程度ま
で減少する。すなわち、非晶質GaAs層の形成、その単結
晶化及びその上の単結晶GaAs層の形成という一連の操作
の繰り返し回数が多ければ多いほど、最終的に形成され
る最上層の単結晶GaAs層中の結晶欠陥密度は低くなる傾
向にあることがわかる。
が１の場合、すなわち既に述べた従来の二段階成長法に
より形成された単結晶GaAs層の場合のEPDは108/cm2であ
るのに対し、形成する非晶質GaAs層の数が２の場合には
約１×107個/cm2に減少し、非晶質GaAs層の数が３の場
合には約８×106個/cm2に減少し、さらに非晶質GaAs層
の数が５の場合には上述のように５×106個/cm2程度ま
で減少する。すなわち、非晶質GaAs層の形成、その単結
晶化及びその上の単結晶GaAs層の形成という一連の操作
の繰り返し回数が多ければ多いほど、最終的に形成され
る最上層の単結晶GaAs層中の結晶欠陥密度は低くなる傾
向にあることがわかる。
以上のように、本実施例によれば、非晶質GaAs層の形
成、その単結晶化及びその上の単結晶GaAs層の形成とい
う一連の操作を繰り返し行っているので、最上層の単結
晶GaAs層14中の転位等の結晶欠陥密度は５×106個/cm2
程度と極めて低くなる。従って、転位等の結晶欠陥密度
が低い良質の単結晶GaAs層14をSi基板１上にヘテロエピ
タキシャル成長させることができる。
成、その単結晶化及びその上の単結晶GaAs層の形成とい
う一連の操作を繰り返し行っているので、最上層の単結
晶GaAs層14中の転位等の結晶欠陥密度は５×106個/cm2
程度と極めて低くなる。従って、転位等の結晶欠陥密度
が低い良質の単結晶GaAs層14をSi基板１上にヘテロエピ
タキシャル成長させることができる。
本実施例により得られる良質な単結晶GaAs層14を能動
層として用いることにより、高速半導体素子等の高性能
の半導体素子の作製が可能となる。また、この高速半導
体素子と光半導体素子とのモノリシック化により、高性
能の光電子集積回路（OEIC）の実現が可能となる。
層として用いることにより、高速半導体素子等の高性能
の半導体素子の作製が可能となる。また、この高速半導
体素子と光半導体素子とのモノリシック化により、高性
能の光電子集積回路（OEIC）の実現が可能となる。
以上、本発明の一実施例について具体的に説明した
が、本発明は上述の実施例に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
が、本発明は上述の実施例に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
例えば、非晶質GaAs層の形成、その単結晶化及びその
上の単結晶GaAs層の形成という一連の操作の繰り返し回
数は必要に応じて選定し得るものである。また、非晶質
GaAs層２、５、８等の代わりに多結晶のGaAs層を用いる
ことも可能である。さらに、Si基板１の代わりに例えば
石英ガラス基板のような絶縁物基板の上に単結晶Si膜を
形成したものを基板として用いることも可能である。な
お、例えばSi基板や各種の基板上に形成されたSi膜の表
面にSiO2膜のような絶縁膜を形成した基板や石英ガラス
基板を基板として用いることも可能である。さらにま
た、上述の実施例で用いたMOCVD法の代わりに分子線エ
ピタキシー（MBE）法を用いることも可能である。
上の単結晶GaAs層の形成という一連の操作の繰り返し回
数は必要に応じて選定し得るものである。また、非晶質
GaAs層２、５、８等の代わりに多結晶のGaAs層を用いる
ことも可能である。さらに、Si基板１の代わりに例えば
石英ガラス基板のような絶縁物基板の上に単結晶Si膜を
形成したものを基板として用いることも可能である。な
お、例えばSi基板や各種の基板上に形成されたSi膜の表
面にSiO2膜のような絶縁膜を形成した基板や石英ガラス
基板を基板として用いることも可能である。さらにま
た、上述の実施例で用いたMOCVD法の代わりに分子線エ
ピタキシー（MBE）法を用いることも可能である。
また、上述の実施例においては、Si基板上へのGaAs層
のヘテロエピタキシャル成長に本発明を適用した場合に
ついて説明したが、本発明は、GaAs以外の単結晶半導体
層をヘテロエピタキシャル成長させる場合に適用するこ
とも可能である。
のヘテロエピタキシャル成長に本発明を適用した場合に
ついて説明したが、本発明は、GaAs以外の単結晶半導体
層をヘテロエピタキシャル成長させる場合に適用するこ
とも可能である。
以上述べたように、本発明によれば、ある程度結晶欠
陥密度が低い単結晶半導体層上に形成される非晶質また
は多結晶半導体層の単結晶化の際には下層の単結晶半導
体層中の貫通転位の上層への伝播が抑えられることか
ら、この単結晶化により形成される単結晶半導体層中の
結晶欠陥密度は低くなり、従ってこの単結晶半導体層上
にさらに形成される単結晶半導体層中の結晶欠陥密度は
これと同程度またはそれ以下となる。これによって、転
位等の結晶欠陥密度が低い良質の単結晶半導体層をヘテ
ロエピタキシャル成長させることができる。
陥密度が低い単結晶半導体層上に形成される非晶質また
は多結晶半導体層の単結晶化の際には下層の単結晶半導
体層中の貫通転位の上層への伝播が抑えられることか
ら、この単結晶化により形成される単結晶半導体層中の
結晶欠陥密度は低くなり、従ってこの単結晶半導体層上
にさらに形成される単結晶半導体層中の結晶欠陥密度は
これと同程度またはそれ以下となる。これによって、転
位等の結晶欠陥密度が低い良質の単結晶半導体層をヘテ
ロエピタキシャル成長させることができる。
第１図Ａ〜第１図Ｇは本発明の一実施例によるヘテロエ
ピタキシャル成長方法を工程順に説明するための断面
図、第２図はヘテロエピタキシャル成長により形成され
る最上層の単結晶GaAs層のエッチピット密度と非晶質Ga
As層の数との関係を示すグラフである。 図面における主要な符号の説明 1:Si基板、２、５、8:非晶質GaAs層、３、４、６、７、
９、10〜14:単結晶GaAs層。
ピタキシャル成長方法を工程順に説明するための断面
図、第２図はヘテロエピタキシャル成長により形成され
る最上層の単結晶GaAs層のエッチピット密度と非晶質Ga
As層の数との関係を示すグラフである。 図面における主要な符号の説明 1:Si基板、２、５、8:非晶質GaAs層、３、４、６、７、
９、10〜14:単結晶GaAs層。
Claims (1)
- 【請求項１】基板上に非晶質または多結晶半導体層を形
成した後、熱処理を行うことにより上記非晶質または多
結晶半導体層を単結晶化して単結晶半導体層を形成し、
上記単結晶半導体層上にさらに上記単結晶半導体層を形
成する工程と、 上記単結晶半導体層上に上記非晶質または多結晶半導体
層を形成した後、熱処理を行うことにより上記非晶質ま
たは多結晶半導体層を単結晶化して単結晶半導体層を形
成し、上記単結晶半導体層上にさらに上記単結晶半導体
層を形成する工程とを有することを特徴とするヘテロエ
ピタキシャル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12915288A JP2696928B2 (ja) | 1988-05-26 | 1988-05-26 | ヘテロエピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12915288A JP2696928B2 (ja) | 1988-05-26 | 1988-05-26 | ヘテロエピタキシャル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01297816A JPH01297816A (ja) | 1989-11-30 |
| JP2696928B2 true JP2696928B2 (ja) | 1998-01-14 |
Family
ID=15002426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12915288A Expired - Lifetime JP2696928B2 (ja) | 1988-05-26 | 1988-05-26 | ヘテロエピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2696928B2 (ja) |
-
1988
- 1988-05-26 JP JP12915288A patent/JP2696928B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01297816A (ja) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| EP0307108A1 (en) | Method of forming crystal | |
| US5252173A (en) | Process for growing semiconductor layer on substrate | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH04186824A (ja) | 半導体基板およびその製造方法 | |
| JPH01291420A (ja) | 半導体基板の製造方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JP2737925B2 (ja) | 選択ヘテロエピタキシャル成長方法 | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JPH06244122A (ja) | シリコン基板上の化合物半導体の成長方法 | |
| JP2727564B2 (ja) | ヘテロエピタキシャル成長方法 | |
| EP0289114B1 (en) | Process for producing crystals on a light-transmissive substrate | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
| JP2959767B2 (ja) | 半導体基板並びに半導体装置及びその製造方法 | |
| JPH05335234A (ja) | 半導体基板の製造方法 | |
| JP2790492B2 (ja) | 半導体薄膜の成長方法 | |
| JPH0222812A (ja) | 化合物半導体層の成長方法 | |
| JPH05259071A (ja) | エピタキシャルウエハ及びその製造方法 | |
| JPH033363A (ja) | 半導体薄膜の製造方法 | |
| JPH06188164A (ja) | エピタキシャル成長用基板及びエピタキシャル成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |