JP2769505B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2769505B2
JP2769505B2 JP1333820A JP33382089A JP2769505B2 JP 2769505 B2 JP2769505 B2 JP 2769505B2 JP 1333820 A JP1333820 A JP 1333820A JP 33382089 A JP33382089 A JP 33382089A JP 2769505 B2 JP2769505 B2 JP 2769505B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
main surface
inner leads
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1333820A
Other languages
English (en)
Other versions
JPH03192737A (ja
Inventor
昭彦 岩谷
一郎 安生
順一 有田
朝夫 松澤
昌弘 一谷
朝雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1333820A priority Critical patent/JP2769505B2/ja
Publication of JPH03192737A publication Critical patent/JPH03192737A/ja
Application granted granted Critical
Publication of JP2769505B2 publication Critical patent/JP2769505B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、半導体チップの
主面上にインナーリードを配設した半導体装置に適用し
て有効な技術に関するものである。
〔従来の技術〕
半導体装置は、半導体チップを保護するためにモール
ド樹脂で封止している。この半導体装置には半導体チッ
プをモールド樹脂で封止する前に、前記半導体チップ上
にリードを位置決めし、取り付けるためにいくつかの方
法が用いられている。
例えば、半導体チップの回路形成面上に複数のインナ
ーリードが、該半導体チップと電気的に絶縁する絶縁フ
イルムを介在させて接着剤で接着固定され、前記半導体
チップとインナーリードとが夫々ボンディングワイヤー
で電気的に接続され、モールド樹脂で封止された所謂LO
C（Lead On Chip）構造の半導体装置が提案されてい
る（特開昭61−241959参照）。
〔発明が解決しようとする課題〕
しかし、前記半導体装置は、複数のインナーリードを
半導体チップの回路形成面上に絶縁フィルムを介在して
配設しているので、前記絶縁フィルムの面積が大きいた
めに吸湿水分量が多くなり、リフロー時に前記吸湿され
た水分がパッケージの中で気化膨張して、パッケージに
クラックが発生するという問題があった。
また、前記半導体装置は、複数のインナーリードを半
導体チップの回路形成面上に絶縁フィルムを介在して配
設しているので、前記絶縁フィルムを半導体チップの回
路形成面上に接着する際、当該半導体チップの回路形成
面を傷損させるという問題があった。
また、前記半導体装置は、複数のインナーリードを半
導体チップの回路形成面上に絶縁フィルムを介在して配
設しているので、前記インナーリードのボンディング面
にボンディングワイヤーを圧着接続する際に、前記半導
体チップの回路形成面に衝撃荷重や圧着荷重が加わり、
半導体チップの回路形成面（半導体チップの素子）を破
損させる問題があった。
そこで、前述の問題を解決するために、半導体チップ
の回路形成面上に複数のインナーリードが該半導体チッ
プの回路形成面から浮いた状態で配設され、この複数の
インナーリードのうち通電しないインナーリードで前記
半導体チップが接着固定され、当該インナーリード以外
にインナーリードと半導体チップとがボンディングワイ
ヤーで電気的に接続され、モールド樹脂で封止された半
導体装置が提案されている（特願平１−65844参照）。
つまり、この半導体装置は、複数のインナーリードを半
導体チップの回路形成面上に絶縁フィルムを介在しない
で配設している。
しかしながら、本発明者は、前記半導体装置を検討し
た結果、以下の問題点を見い出した。
前記半導体装置は、半導体チップの回路形成面上に複
数のインナーリードが浮いた状態で配設されるようにな
っているため、インナーリードとボンディングワイヤー
とを圧着接続する時、前記インナーリードはリードフレ
ームの支持リードで半導体チップに支持されているだけ
であり、その先端部はどこにも固定されていない。そこ
で、治具によりリードフレームを固定し、このインナー
リードのボンディング面にボンディングワイヤーをボン
ディング装置のキャピラリで圧着接続しているが、イン
ナーリードの先端部は浮いているため、前記キャピラリ
による衝撃荷重や圧着荷重によって当該インナーリード
の先端部が下向きにたわみ、前記半導体チップの回路形
成面に接触して、半導体チップの素子を破損させる問題
があった。
また、前記インナーリードの先端部が下向きにたわむ
ことにより、前記キャピラリの中心軸がインナーリード
のボンディング面に対して垂直でなくなり、ボンディン
グ時の圧着荷重が低下し、前記インナーリードのボンデ
ィング面とボンディングワイヤーとのボンダビリティが
低下するという問題があった。
本発明の目的は、半導体チップの回路形成面上に複数
のインナーリードを浮いた状態で配設された半導体装置
の信頼性を向上することが可能な技術を提供することに
ある。
本発明の他の目的は、半導体チップの回路形成面上に
複数のインナーリードが浮いた状態で配設された半導体
装置において、前記半導体チップの回路形成面の破損を
防止することが可能な技術を提供することにある。
本発明の他の目的は、半導体チップの回路形成面上に
複数のインナーリードが浮いた状態で配設された半導体
装置において、前記インナーリードのボンディング面と
ボンディングワイヤーとのボンダビリティを向上させる
ことが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。
（１）一主面に回路と外部端子とが形成された半導体チ
ップを支持リードに固定し、前記半導体チップの一主面
上にその一主面から離間した状態で複数のインナーリー
ドを配設し、前記半導体チップの外部端子と前記複数の
インナーリードとがボンディングワイヤーで電気的に接
続される半導体装置の製造方法であって、夫々の前記イ
ンナーリードにおいて、ボンディングワイヤーが接続さ
れる部分が、その他の部分よりも前記半導体チップの一
主面から遠距離となるようにした状態で前記外部端子と
前記複数のインナーリードとをボンディングワイヤーで
接続し、その後、前記半導体チップ、前記支持リード、
前記インナーリード、前記ボンディングワイヤーを樹脂
で封止するものである。
（２）一主面に回路と外部端子とが形成された半導体チ
ップを支持リードに固定し、前記半導体チップの一主面
上にその一主面から離間した状態で複数のインナーリー
ドを配設し、前記半導体チップの外部端子と前記複数の
インナーリードのボンディング面とがボンディングワイ
ヤーで電気的に接続される半導体装置の製造方法であっ
て、夫々の前記インナーリードにおいて、その一部を突
起を有する受け台と押え部材とで挾持し、前記挾持した
部分よりその挾持した部分の反対側の部分が前記半導体
チップの一主面から離れるように傾斜を設ける工程と、
前記複数のインナーリードの傾斜を有する部分のボンデ
ィング面と前記半導体チップの外部端子とをボンディン
グワイヤーで電気的に接続する工程と、前記半導体チッ
プ、前記支持リード、前記インナーリード、前記ボンデ
ィングワイヤーを樹脂で封止する工程とを備えるもので
ある。
（３）一主面に回路と外部端子とが形成された半導体チ
ップを支持リードに固定し、前記半導体チップの一主面
上にその一主面から離間した状態で複数のインナーリー
ドを配設し、前記半導体チップの外部端子と前記複数の
インナーリードのボンディング面とがボンディングワイ
ヤーで電気的に接続される半導体装置の製造方法であっ
て、ボンディング面を有する部分がその他の部分から前
記半導体チップの一主面と反対方向に傾斜するように折
り曲げられた複数のインナーリードを有するリードフレ
ームを準備する工程と、前記半導体チップの一主面上に
その一主面から離間した状態で前記リードフレームの複
数のインナーリードを配設し、前記複数のインナーリー
ドの傾斜を有する部分のボンディング面と前記半導体チ
ップの外部端子とをボンディングワイヤーで電気的に接
続する工程と、前記半導体チップ、前記支持リード、前
記インナーリード、前記ボンディングワイヤーを樹脂で
封止する工程とを備えるものである。
（４）一主面に回路と外部端子とが形成された半導体チ
ップを支持リードに固定し、前記半導体チップの一主面
上にその一主面から離間した状態で複数のインナーリー
ドを配設し、前記半導体チップの外部端子と前記複数の
インナーリードのボンディング面とがボンディングワイ
ヤーで電気的に接続される半導体装置の製造方法であっ
て、ボンディング面を有する部分の巾に比べてその他の
部分の巾が広く形成された複数のインナーリードを有す
るリードフレームを準備する工程と、前記半導体チップ
の一主面上にその一主面から離間した状態で前記リード
フレームの複数のインナーリードを配設し、前記複数の
インナーリードのボンディング面と前記半導体チップの
外部端子とをボンディングワイヤーで電気的に接続する
工程と、前記半導体チップ、前記支持リード、前記イン
ナーリード、前記ボンディングワイヤーを樹脂で封止す
る工程とを備えるものである。
（５）一主面に回路と外部端子とが形成された半導体チ
ップを支持リードに固定し、前記半導体チップの一主面
上にその一主面から離間した状態で複数のインナーリー
ドを配設し、前記半導体チップの外部端子と前記複数の
インナーリードのボンディング面とがボンディングワイ
ヤーで電気的に接続される半導体装置の製造方法であっ
て、ボンディング面を有する部分を除いたその他の部分
のリード巾方向に沿う断面がＶ字型の形状に形成された
複数のインナーリードを有するリードフレームを準備す
る工程と、前記半導体チップの一主面上にその一主面か
ら離間した状態で前記リードフレームの複数のインナー
リードを配設し、前記複数のインナーリードのボンディ
ング面と前記半導体チップの外部端子とをボンディング
ワイヤーで電気的に接続する工程と、前記半導体チッ
プ、前記支持リード、前記インナーリード、前記ボンデ
ィングワイヤーを樹脂で封止する工程とを備えるもので
ある。
（６）一主面に回路と外部端子とが形成された半導体チ
ップを支持リードに固定し、前記半導体チップの一主面
上にその一主面から離間した状態で複数のインナーリー
ドを配設し、前記半導体チップの外部端子と前記複数の
インナーリードのボンディング面とがボンディングワイ
ヤーで電気的に接続される半導体装置の製造方法であっ
て、剛性の高い材料で多層構造化された複数のインナー
リードを有するリードフレームを準備する工程と、前記
半導体チップの一主面上にその一主面から離間した状態
で前記リードフレームの複数のインナーリードを配設
し、前記複数のインナーリードのボンディング面と前記
半導体チップの外部端子とをボンディングワイヤーで電
気的に接続する工程と、前記半導体チップ、前記支持リ
ード、前記インナーリード、前記ボンディングワイヤー
を樹脂で封止する工程とを備えるものである。
〔作用〕
上述した手段によれば、インナーリードのボンディン
グ面にボンディングワイヤーを圧着接続する際、インナ
ーリードが下向きにたわんで半導体チップの回路形成面
とほぼ平行になり、インナーリードが半導体チップの回
路形成面に接触しないので、半導体チップの破損を防止
できると共に、ボンディング装置のキャピラリの中心軸
がインナーリードのボンディング面に対してほぼ垂直に
なり、ボンディング時の圧着荷重の低下を抑制できるの
で、インナーリードのボンディングワ面とボンディング
ワイヤーとのボンダビリティが向上する。
また、インナーリードのボンディング面にボンディン
グワイヤーを圧着接続する際、インナーリードのたわみ
量を低減でき、インナーリードが半導体チップの回路形
成面に接触しないので、半導体チップの破損を防止でき
ると共に、ボンディング装置のキャピラリの中心軸がイ
ンナーリードのボンディング面に対してほぼ垂直にな
り、ボンディング時の圧着荷重の低下を抑制できるの
で、インナーリードのボンディング面とボンディングワ
イヤーとのボンダビリティが向上する。
なお、本発明において、インナーリードとはモールド
樹脂で封止された部分のリードを言う。一方、アウター
リードとはモールド樹脂の外に導出されているリードを
言う。
以下、本発明の構成について、半導体チップをモール
ド樹脂で封止した樹脂封止型半導体装置に本発明を適用
した一実施例とともに説明する。
なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
〔発明の実施例〕
本発明の一実施例である半導体チップをモールド樹脂
で封止した樹脂封止型半導体装置の概略構成を第１図
（部分断面斜視図）、第２図（平面図）、及び第３図
（第２図のイ−イ線で切った断面図）で示す。
第１図、第２図及び第３図に示すように、本実施例の
半導体チップ１は、SOJ（Small Out−line J−bend）
型の樹脂封止型パッケージ２で封止されている。前記半
導体チップ１は、例えば16［Mbit］×１［bit］の大容
量のDRAM（Dynamic Random Access Memory）で構成
され、16.48［mm］×8.54［mm］の平面長方形状で構成
されている。この半導体チップ１は、400［mil］の樹脂
封止型パッケージ２に封止される。
前記半導体チップ（DRAM）１の回路形成面（以下、主
面という）には、図示していないが主にメモリセルアレ
イ及び周辺回路が配置されている。メモリセルアレイ
は、１［bit］の情報を記憶するメモリセル（記憶素
子）を行列状に複数配置している。前記周辺回路は、直
接周辺回路及び関接周辺回路で構成されている。直接周
辺回路は、メモリセルの情報書込み動作や情報読出し動
作を直接制御する回路である。直接周辺回路は、ロウア
ドレスデコーダ回路、カラムアドレスデコーダ回路、セ
ンスアンプ回路等を含む。関接周辺回路は、前記直接周
辺回路の動作を関接的に制御する回路である。関接周辺
回路は、クロック信号発生回路、バッファ回路等を含
む。
前記半導体チップ１の主面、つまり前記メモリセルア
レイ及び周辺回路を配置した表面上には、複数のインア
ーリード3Aが該半導体チップ１の主面から浮いた状態で
配置している。この種の樹脂封止型パッケージ２は、半
導体チップ１主面上にインナーリード3Aを配置したLOC
（Lead On Chip）構造を採用している。LOC構造を採
用する樹脂封止型パッケージ２は、半導体チップ１の形
状に規制されずにインナーリード3Aを自由に引き回せる
ので、この引き回しに相当する分、サイズの大きな半導
体チップ１を封止することができる。つまり、LOC構造
を採用する樹脂封止型パッケージ２は、大容量化に基づ
き半導体チップ１のサイズが大型化しても、封止サイズ
（パッケージサイズ）は小さく抑えられるので、実装密
度を高めることができる。
前記インナーリード3Aはその一端側をアウターリード
3Bと一体に構成している。アウターリード3Bは、標準規
格に基づき、夫々に印加される信号が規定され、番号が
付されている。第１図中、左端手前は１番端子、右端手
前は14番端子である。右端後側（端子番号はインナーリ
ード3Aに示す）は15番端子、左端後側は図示していない
が28番端子である。つまり、この樹脂封止型パッケージ
２は１〜６番端子、９〜14番端子、15〜20番端子、23〜
28番端子の合計24端子で構成されている。
前記１番端子は電源電圧Vcc端子である。前記電源電
圧Vccは例えば回路の動作電圧５［Ｖ］である。２番端
子はデータ入力信号端子（Ｄ）、３番端子は空き端子、
４番端子はライトイネーブル信号端子（Ｗ）、５番端子
はロウアドレスストローブ信号端子（RE）、６番端子は
アドレス信号端子（A11）である。
９番端子はアドレス信号端子（A10）、10番端子はア
ドレス信号端子（A0）、11番端子はアドレス信号端子
（A1）、12番端子はアドレス信号端子（A2）、13番端子
はアドレス信号端子（A3）である。14番端子は電源電圧
Vcc端子である。
15番端子は基準電圧Vss端子である。前記基準電圧Vss
は例えば回路の基準電圧０［Ｖ］である。16番端子はア
ドレス信号端子（A4）、17番端子はアドレス信号端子
（A5）、18番端子はアドレス信号端子（A6）、19番端子
はアドレス信号端子（A7）、20番端子はアドレス信号端
子（A8）である。
23番端子はアドレス信号端子（A9）、24番端子は空き
端子、25番端子はカラムアドレスストローブ信号端子
（CE）、26番端子は空き端子、27番端子はデータ出力信
号端子、28番端子は基準電圧Vss端子である。
前記インナーリード3Aの他端側は、半導体チップ１の
長方形状の夫々の長辺を横切り、半導体チップ１の中央
側に引き伸ばされている。インナーリード3Aの他端側の
先端はボンディングワイヤ５を介在させて半導体チップ
１の中央部分に配列されたボンディングパッド（外部端
子）BPに接続されている。前記ボンディングワイヤ５は
アルミニウム（Al）ワイヤを使用する。また、ボンィデ
ィングワイヤ５としては、金（Au）ワイヤ、銅（Cu）ワ
イヤ、金属ワイヤの表面に絶縁性樹脂を被覆した被覆ワ
イヤ等を使用してもよい。ボンディングワイヤ５は熱圧
着に超音波波振動を併用したボンディング法によりボン
ディングされている。
前記インナーリード3Aのうち１番端子、14番端子の夫
々のインナーリード（Vcc）3Aは、一体に構成され、半
導体チップ１の中央部分をその長辺に平行に引き伸ばさ
れている（このインナーリード（Vcc）3Aは共用インナ
ーリード又はバスバーインナーリードと言われてい
る）。同様に、15番端子、28番端子の夫々のインナーリ
ード（Vss）3Aは、一体に構成され、半導体チップ１の
中央部分をその長辺に平行に引き伸ばされている（この
インナーリード（Vss）3Aは共用インナーリード又はバ
スバーインナーリードと言われている）。インナーリー
ド（Vcc）3A、インナーリード（Vss）3Aの夫々は、その
他のインナーリード3A（信号用インナーリード3A1）の
他端側の先端で規定された領域内において平行に延在さ
せている。このインナーリード（Vcc）3A、インナーリ
ード（Vss）3Aの夫々は半導体チップ１の主面のどの位
置においても電源電圧Vcc、基準電圧Vssを供給すること
ができるように構成されている。つまり、この樹脂封止
型半導体装置は電源ノイズを吸収し易く構成され、半導
体チップ１の動作速度の高速化を図れるように構成され
ている。
前記半導体チップ１の長手形状の長辺には支持リード
（吊りリード）3Cが設けられている。
前記インナーリード3A、アウターリード3B、吊りリー
ド3C、の夫々はリードフレームから切断されかつ成型さ
れている。リードフレームは例えばFe−Ni（例えばNi含
有率42又は50［％］）合金、Cu等で形成されている。前
記Fe−Ni合金は、約14,800kg/mm2の弾性係数を有し、Cu
系の材料は、約12,300kg/mm2の弾性係数を有する。
前記半導体チップ１、ボンディングワイヤ５、インナ
ーリード3A、及び吊りリード3Cはモールド樹脂2Aで封止
されている。モールド樹脂2Aは、低応力化を図るため
に、フェノール系硬化剤、シリコーンゴム及びフィラー
が添加されたエポキシ系樹脂を使用している。シリコー
ンゴムはエポキシ系樹脂の弾性率と同時に熱膨張率を低
下させる作用がある。フィラーは球形の酸化珪素粒で形
成されており、同様に熱膨張率を低下させる作用があ
る。また、パッケージ２の所定位置にインデックスID
（第１図及び第２図の左端に設けられた切り込み）が設
けられている。
次に、リードフレームの詳細について説明する。
リードフレーム３は、第１図及び第４図（リードフレ
ーム全体平面図）に示すように、20本の信号用インナー
リード3A1、２本の共用インナーリード3A2及び吊りリー
ド3Cが設けられている。この吊りリード3Cは、前記信号
用インナーリード3A1及び共用インナーリード3A2を半導
体チップ１の主面から浮いた状態で配置するように、前
記半導体チップ１の端面に接着固定される。
次に、前記樹脂封止型導体装置の製造方法について、第
５図（第４図のヌ−ヌ線で切ったインナーリード3A、半
導体チップ１及びボディング装置との関係を示す要部断
面図）で簡単に説明する。
第５図に示すように、ボンディング装置の受け台10に
は真空吸着孔10Aが設けられており、半導体チップ１を
真空吸着して該ボンディング装置の受け台10に固定す
る。
次に、前記半導体チップ１の主面上に複数のインナー
リード3Aが該半導体チップ１の回路形成面から浮いた状
態で配置されるように、第１図及び第４図に示す吊りリ
ード3Cを下向きに折り曲げて、半導体チップ１の対向す
る側端面に接着剤で接着固定する。また、前記吊りリー
ド3Cを深く折り曲げて形成し、この吊りリード3Cにより
前記半導体チップ１の主面と反対面を支持して接着固定
するようにしてもよい。
次に、前記半導体チップ１の主面上に浮いた状態で配
置されているインナーリード3Aを前記受け台10と押え部
材11とで挾持する。このインナーリード3Aは、前記半導
体チップ１の主面上以外の近傍の位置で挟持される。
次に、前記半導体チップ１の外部端子BP（図示せず）
をボンディングワイヤー５の一端をキャピラリ12で圧着
接続し、該ボンディングワイヤー５の他端を前記インナ
ーリードのボンディング面3A11にキャピラリ12により超
音波熱圧着法で接続する。
次に、前記ボンディング装置の受け台10から取り出さ
れた半導体チップ１とインナーリード3Aとを第１図に示
すモールド樹脂2Aで封止し、リードフレーム３を切断
し、成型することにより樹脂封止型半導体装置が完成す
る。
このように、ボンディング装置の受け台10に半導体チ
ップ１を固定し、前記半導体チップ１の主面上に複数の
インナーリード3Aが浮いた状態で配設されるように、支
持リード3Cで前記半導体チップ１にリードフレーム３を
固定し、前記受け台10と押さえ部材11とで前記インナー
リードのボンディング面3A11の近傍を挟持し、前記半導
体チップ１とインナーリード3Aとをボンディングワイヤ
ー５で電気的に接続し、前記ボンディング装置から取り
出された半導体チップ１とインナーリード3Aとをモール
ド樹脂2Aで封止するので、前記半導体チップ１の主面に
触れることなく該半導体チップ１の主面上にインナーリ
ード3Aが配置することができる。
また、前記半導体チップ１の主面上に形成された外部
端子BPの位置に応じて、該外部端子に対応するインナー
リード3Aをボンディングしやすい位置に配設できるの
で、前記インナーリードの引き回しの自由度が向上す
る。
次に、前述のインナーリードのボンディング面3A11に
ボンディングワイヤー５の他端を圧着接続する方法につ
いて説明する。
同第５図に示すよに、前記インナーリード3A1及び3A2
の厚さは、インナーリードのボンディング面3A11にボン
ディングワイヤー５の他端をキャピラリ12で圧着接続す
る際に、前記キャピラリ12の圧着荷重で、前記インナー
リード3A1の先端部が下向きにたわまない厚さ例えば0.2
〜0.3mmの厚さである。
また、第６図（インナーリードの要部断面図）に示す
ように、インナーリード3A1が少なくとも前記ボンディ
ング装置の受け台10と押え部材11とで挟持される部分か
ら前記インナーリードのボンディング面3A11を除くこの
インナーリード3A1の上下面に、例えばタングステン
（Ｗ）又はモリブデン（Mo）等の弾性係数の高い鋼性材
層3A12を容射法等で形成する。この鋼性材層3A12は前記
インナーリード3A1の下面のみに形成してもよい。
また、第７図（第５図の要部斜視図）に示すように、
前記ボンディング装置の受け台10と押え部材11とでイン
ナーリード3A1を挟持する押え部11Aよりも先端部3AAに
突出した部分の巾Ａを該インナーリードの先端部の巾Ｂ
よりも広く形成する。
また、第８図（第５図の要部斜視図）及び第8A図（第
８図のカ−カ線で切った断面図）に示すように、前記ボ
ンディング装置の受け台10と押え部材11とで挟持される
インナーリードの押さえ部11Aから先端部3AAまでの該イ
ンナーリード3A1の断面をＶ字形にする。
また、第９図（ボンディング装置の要部断面図）に示
すように、ボンディング装置の受け台10に半導体チップ
の主面上まで突き出た支持治具13を設け、この支持治具
13と押え部材11とでインナーリード3A1を挟持する。前
記支持治具13は油圧シリンダー14で矢印Ｃの方向に駆動
され、前記半導体チップ１を受け台から取り出せるよう
になっている。
また、図示していないが、前記インナーリード3A1よ
りも、高い弾性系数の鋼材、例えばSUS−410（Cr−Fe:
例えばCr含有率12［％］合金で弾性係数20,500kg/mm2）
で前記インナーリード3A1（リードフレーム）を形成し
てもよい。
以上の方法により、インナーリードの先端部3AAが下
向きにたわむ量を少なくでき、該インナーリードの先端
部3AAが半導体チップ１の主面に接触しなくなるので、
該半導体チップ１の破損を防止すると共に、前記キャピ
ラリ12の中心軸がインナーリードのボンディング面3A11
に対してほぼ垂直となり、ボンディング時のボンダビリ
ィが低下するのを防止でき、前記樹脂封止型半導体装置
の信頼性が向上する。
また、第11図（ボンディング装置の要部断面図）に示
すように、インナーリードのボンディング面3A11にボン
ディングワイヤー５をキャピラリ12で圧着接続する際
に、前記キャピラリ12の圧着荷重により前記インナーリ
ード3A1の先端部が下向きにたわむ分だけ前記インナー
リード3A1がボンディング装置の受け台10と押え部材11
とで挟持される部分11Aから前記インナーリード3A1を予
め上向きに折り曲げておく。
また、第12図（ボンディング装置の要部断面図）に示
すように、インナーリードのボンディング面3A11にボン
ディングワイヤー５の他端をキャピラリ12で圧着接続す
る際に、インナーリード3A1の先端部が下向きにたわむ
分だけ前記ボンディング装置の受け台10と押え部材11と
でインナーリード3Aを挟持した時該インナーリード3A1
の先端部が上向きに弾性変形するように前記ボンディン
グ装置の受け台10に突起10Bを設ける。
以上の方法により、インナーリードのボンディング面
3A11にボンディングワイヤー５の他端をキャピラリ12で
圧着接続する際に、前記キャピラリ13の圧着荷重でイン
ナーリード3A1の先端部が下向きにたわんで半導体チッ
プ１の主面とほぼ平行になり、該インナーリード3A1の
先端部が半導体チップ１の主面に接触しないので前記半
導体チップ１の破損を防止すると共に、前記キャピラリ
12の中心軸がインナーリードのボンディング面に対して
ほぼ垂直になり、ボンディング時のボンディングビリテ
ィが低下するのを防止できるので、前記樹脂封止型半導
体装置の信頼性が向上する。
また、第10図（インナーリードの要部断面図）に示す
ように、インナーリードのボンディング面3A11にボンデ
ィングワイヤー５の圧着接続する際に、インナーリード
の先端部が下向きにたわむ分だけ前記インナーリードの
ボンディング面3A11に傾斜（角度）を設ける。
この方法により、前記インナーリードのボンディング
面がキャピラリの中心軸に対して垂直になるので、ボン
ディング時のボンダビリティが低下するのを防止して、
前記樹脂封止型半導体装置の信頼性が向上する。
このように、前記樹脂封止型半導体装置の製造方法に
おいて、インナーリードのボンディング面3A11にボンデ
ィングワイヤー５の他端を圧着接続する際に、インナー
リード3A11の先端部が下向きにたわみ、半導体チップ１
の主面に接触するのを防止する方法を含むので、半導体
チップ１の破損を防止すると共に、ボンディング時のボ
ンダビリティが低下するのを防止できるので、前記樹脂
封止型半導体装置の信頼性を向上させることができる。
以上、本発明によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
〔発明の効果〕
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
半導体チップの回路形成面上に複数のインナーリード
が浮いた状態で配設される半導体装置において、前記半
導体チップの回路形成面が破損するのを防止すると共
に、前記インナーリードのボンディング面とボンディン
グワイヤーとのボンダビリティが低下するのを防止する
ことにより、前記半導体装置の信頼性を向上させること
ができる。
【図面の簡単な説明】
第１図は、本発明の一実施例である樹脂封止型半導体装
置の部分断面斜視図、 第２図は、第１図の平面図、 第３図は、第２図のイ−イ線で切った断面図、 第４図は、第１図に示すリードフームの全体図、 第５図は、第４図のヌ−ヌ線で切ったインナーリード、
半導体チップ及びボンディング装置との関係を示す要部
断面図、 第６図は、インナーリードの要部断面図、 第７図は、第５図の要部断面斜視図、 第８図は、第５図の要部断面斜視図、 第8A図は第８図のカ−カ線で切った断面図、 第９図は、ボンディング装置の要部断面図、 第10図は、インナーリードの要部断面図、 第11図は、ボンディング装置の要部断面図、 第12図は、ボンディング装置の要部断面図である。 図中、１……半導体チップ、3A……インナーリード、3A
1……信号用インナーリード、3A11……インナーリード
のボンディング面、3A2……共用インナーリード、3C…
…支持リード（吊りリード）、５……ボンディングワイ
ヤー、10……ボンディング装置の受け台、11……押え部
材、14……油圧シリンダーである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有田 順一 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (72)発明者 松澤 朝夫 東京都小平市上水本町５丁目22番１号 日立マイクロコンピュータエンジニアリ ング株式会社内 (72)発明者 一谷 昌弘 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (72)発明者 西村 朝雄 茨城県土浦市神立町502番地 株式会社 日立製作所機械研究所内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/50 H01L 23/495

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】一主面に回路と外部端子とが形成された半
    導体チップを支持リードに固定し、前記半導体チップの
    一主面上にその一主面から離間した状態で複数のインナ
    ーリードを配設し、前記半導体チップの外部端子と前記
    複数のインナーリードとがボンディングワイヤーで電気
    的に接続される半導体装置の製造方法であって、夫々の
    前記インナーリードにおいて、ボンディングワイヤーが
    接続される部分が、その他の部分よりも前記半導体チッ
    プの一主面から遠距離となるようにした状態で前記外部
    端子と前記複数のインナーリードとをボンディングワイ
    ヤーで接続し、その後、前記半導体チップ、前記支持リ
    ード、前記インナーリード、前記ボンディングワイヤー
    を樹脂で封止することを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】一主面に回路と外部端子とが形成された半
    導体チップを支持リードに固定し、前記半導体チップの
    一主面上にその一主面から離間した状態で複数のインナ
    ーリードを配設し、前記半導体チップの外部端子と前記
    複数のインナーリードのボンディング面とがボンディン
    グワイヤーで電気的に接続される半導体装置の製造方法
    であって、夫々の前記インナーリードにおいて、その一
    部を突起を有する受け台と押え部材とで挾持し、前記挾
    持した部分よりその挾持した部分の反対側の部分が前記
    半導体チップの一主面から離れるように傾斜を設ける工
    程と、前記複数のインナーリードの傾斜を有する部分の
    ボンディング面と前記半導体チップの外部端子とをボン
    ディングワイヤーで電気的に接続する工程と、前記半導
    体チップ、前記支持リード、前記インナーリード、前記
    ボンディングワイヤーを樹脂で封止する工程とを備えた
    ことを特徴とする半導体装置の製造方法。
  3. 【請求項３】一主面に回路と外部端子とが形成された半
    導体チップを支持リードに固定し、前記半導体チップの
    一主面上にその一主面から離間した状態で複数のインナ
    ーリードを配設し、前記半導体チップの外部端子と前記
    複数のインナーリードのボンディング面とがボンディン
    グワイヤーで電気的に接続される半導体装置の製造方法
    であって、ボンディング面を有する部分がその他の部分
    から前記半導体チップの一主面と反対方向に傾斜するよ
    うに折り曲げられた複数のインナーリードを有するリー
    ドフレームを準備する工程と、前記半導体チップの一主
    面上にその一主面から離間した状態で前記リードフレー
    ムの複数のインナーリードを配設し、前記複数のインナ
    ーリードの傾斜を有する部分のボンディング面と前記半
    導体チップの外部端子とをボンディングワイヤーで電気
    的に接続する工程と、前記半導体チップ、前記支持リー
    ド、前記インナーリード、前記ボンディングワイヤーを
    樹脂で封止する工程とを備えたことを特徴とする半導体
    装置の製造方法。
  4. 【請求項４】一主面に回路と外部端子とが形成された半
    導体チップを支持リードに固定し、前記半導体チップの
    一主面上にその一主面から離間した状態で複数のインナ
    ーリードを配設し、前記半導体チップの外部端子と前記
    複数のインナーリードのボンディング面とがボンディン
    グワイヤーで電気的に接続される半導体装置の製造方法
    であって、ボンディング面を有する部分の巾に比べてそ
    の他の部分の巾が広く形成された複数のインナーリード
    を有するリードフレームを準備する工程と、前記半導体
    チップの一主面上にその一主面から離間した状態で前記
    リードフレームの複数のインナーリードを配設し、前記
    複数のインナーリードのボンディング面と前記半導体チ
    ップの外部端子とをボンディングワイヤーで電気的に接
    続する工程と、前記半導体チップ、前記支持リード、前
    記インナーリード、前記ボンディングワイヤーを樹脂で
    封止する工程とを備えたことを特徴とする半導体装置の
    製造方法。
  5. 【請求項５】一主面に回路と外部端子とが形成された半
    導体チップを支持リードに固定し、前記半導体チップの
    一主面上にその一主面から離間した状態で複数のインナ
    ーリードを配設し、前記半導体チップの外部端子と前記
    複数のインナーリードのボンディング面とがボンディン
    グワイヤーで電気的に接続される半導体装置の製造方法
    であって、ボンディング面を有する部分を除いたその他
    の部分のリード巾方向に沿う断面がＶ字型の形状に形成
    された複数のインナーリードを有するリードフレームを
    準備する工程と、前記半導体チップの一主面上にその一
    主面から離間した状態で前記リードフレームの複数のイ
    ンナーリードを配設し、前記複数のインナーリードのボ
    ンディング面と前記半導体チップの外部端子とをボンデ
    ィングワイヤーで電気的に接続する工程と、前記半導体
    チップ、前記支持リード、前記インナーリード、前記ボ
    ンディングワイヤーを樹脂で封止する工程とを備えたこ
    とを特徴とする半導体装置の製造方法。
  6. 【請求項６】一主面に回路と外部端子とが形成された半
    導体チップを支持リードに固定し、前記半導体チップの
    一主面上にその一主面から離間した状態で複数のインナ
    ーリードを配設し、前記半導体チップの外部端子と前記
    複数のインナーリードのボンディング面とがボンディン
    グワイヤーで電気的に接続される半導体装置の製造方法
    であって、剛性の高い材料で多層構造化された複数のイ
    ンナーリードを有するリードフレームを準備する工程
    と、前記半導体チップの一主面上にその一主面から離間
    した状態で前記リードフレームの複数のインナーリード
    を配設し、前記複数のインナーリードのボンディング面
    と前記半導体チップの外部端子とをボンディングワイヤ
    ーで電気的に接続する工程と、前記半導体チップ、前記
    支持リード、前記インナーリード、前記ボンディングワ
    イヤーを樹脂で封止する工程とを備えたことを特徴とす
    る半導体装置の製造方法。
JP1333820A 1989-12-21 1989-12-21 半導体装置の製造方法 Expired - Fee Related JP2769505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1333820A JP2769505B2 (ja) 1989-12-21 1989-12-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1333820A JP2769505B2 (ja) 1989-12-21 1989-12-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03192737A JPH03192737A (ja) 1991-08-22
JP2769505B2 true JP2769505B2 (ja) 1998-06-25

Family

ID=18270312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1333820A Expired - Fee Related JP2769505B2 (ja) 1989-12-21 1989-12-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2769505B2 (ja)

Also Published As

Publication number Publication date
JPH03192737A (ja) 1991-08-22

Similar Documents

Publication Publication Date Title
JP2567961B2 (ja) 半導体装置及びリ−ドフレ−ム
US6576498B2 (en) Semiconductor device and a method of manufacturing the same
KR100234824B1 (ko) 반도체 장치
JP2702219B2 (ja) 半導体装置及びその製造方法
JP2891692B1 (ja) 半導体装置
JP2923236B2 (ja) リード・オン・チップ半導体パッケージおよびその製造方法
US20020149103A1 (en) Multi-chip semiconductor package
JP2769505B2 (ja) 半導体装置の製造方法
JP2758676B2 (ja) 半導体装置及びその製造方法
JPH03194954A (ja) 半導体装置及びそれを実装した電子装置
JP2567998B2 (ja) 半導体装置
JP2971594B2 (ja) 半導体集積回路装置
JP2801319B2 (ja) 半導体装置
JP2758677B2 (ja) 半導体装置及びその製造方法
US4974054A (en) Resin molded semiconductor device
JP3356566B2 (ja) 半導体パッケージ及びその実装方法
JP2859360B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装構造
JPH0831561B2 (ja) 半導体装置
JPH0574668A (ja) 樹脂封止型半導体装置
JP2698065B2 (ja) 半導体装置の製造方法
JPH03201545A (ja) 半導体装置
JP2556628B2 (ja) 半導体装置
JP2698064B2 (ja) 半導体装置
JP3664566B2 (ja) 半導体装置およびその製造方法
JP2695404B2 (ja) 半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080417

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090417

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees