JP2766000B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP2766000B2 JP2766000B2 JP27376789A JP27376789A JP2766000B2 JP 2766000 B2 JP2766000 B2 JP 2766000B2 JP 27376789 A JP27376789 A JP 27376789A JP 27376789 A JP27376789 A JP 27376789A JP 2766000 B2 JP2766000 B2 JP 2766000B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- film
- opening
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の製造方法に係り、特に素子分離
領域の形成方法に関する。
領域の形成方法に関する。
従来、この種の素子分離領域の形成方法は「特公昭56
−40491号公報」に開示されるものがある。このような
素子分離領域の形成には、エンゼークーイ等が発表した
選択酸化法（LOCOS法）が多く採用されている。然る
に、このLOCOS法は、バーズビークが発生し、素子寸法
を変動させるため、素子分離領域の微細化が困難になる
という欠点があった。そこで、素子分離領域のシリコン
酸化膜をエッチバックすることで、バーズビークを減少
させ、素子分離領域を形成する、所謂改良LOCOS法が提
案されている。以下、第２図に従って、上記改良LOCOS
法による素子分離領域の形成方法について述べる。尚、
第２図は工程断面図を示す。
−40491号公報」に開示されるものがある。このような
素子分離領域の形成には、エンゼークーイ等が発表した
選択酸化法（LOCOS法）が多く採用されている。然る
に、このLOCOS法は、バーズビークが発生し、素子寸法
を変動させるため、素子分離領域の微細化が困難になる
という欠点があった。そこで、素子分離領域のシリコン
酸化膜をエッチバックすることで、バーズビークを減少
させ、素子分離領域を形成する、所謂改良LOCOS法が提
案されている。以下、第２図に従って、上記改良LOCOS
法による素子分離領域の形成方法について述べる。尚、
第２図は工程断面図を示す。
先ず、シリコン基板21上に、乾式熱酸化法を用いてパ
ッド酸化膜22を300Å厚程度成長させ、更に、この上に
減圧CVD法を用いて、シリコン窒化膜23を1500Å厚成長
させる。（第２図ａ）。
ッド酸化膜22を300Å厚程度成長させ、更に、この上に
減圧CVD法を用いて、シリコン窒化膜23を1500Å厚成長
させる。（第２図ａ）。
次に、通常のホトリソ・エッチング技術を用いて、素
子形成領域及び素子分離領域を決定するレジスト（図示
略す）のパターニングを行なう。その後、上記パターン
化されたレジストをマスクとして、上記シリコン窒化膜
23にRIE法による異方性エッチングを施し、素子分離領
域となる開口部24を形成する。続いて、シリコン窒化膜
23をマスクとして、開口部24よりチャネルストップ用の
不純物（ボロン:B+）をシリコン酸化膜22を通して基板2
1表面部にイオン注入し、高濃度のチャネルストップ層2
5を形成する（第２図ｂ）。
子形成領域及び素子分離領域を決定するレジスト（図示
略す）のパターニングを行なう。その後、上記パターン
化されたレジストをマスクとして、上記シリコン窒化膜
23にRIE法による異方性エッチングを施し、素子分離領
域となる開口部24を形成する。続いて、シリコン窒化膜
23をマスクとして、開口部24よりチャネルストップ用の
不純物（ボロン:B+）をシリコン酸化膜22を通して基板2
1表面部にイオン注入し、高濃度のチャネルストップ層2
5を形成する（第２図ｂ）。
次いで、高温湿式熱酸化法を用いて、開口部24に、フ
ィールド酸化膜26を6000Å程度膨張酸化させる。このと
き同時に、シリコン窒化膜23の表面には、シリコン酸化
膜27が被着される（第２図ｃ）。
ィールド酸化膜26を6000Å程度膨張酸化させる。このと
き同時に、シリコン窒化膜23の表面には、シリコン酸化
膜27が被着される（第２図ｃ）。
その後、上記シリコン酸化膜27を、フッ酸系溶液で除
去する。このとき同時に、シリコン酸化膜27近傍のフィ
ールド酸化膜26の部分も除去される。更に、熱リン酸に
よりシリコン窒化膜23を除去し、フッ酸系溶液でパッド
酸化膜22も除去する。しかる後、バーズビークを減少さ
せるためフッ酸系溶液によりフィールド酸化膜26の上面
を1500Å厚程度エッチング除去し、素子分離領域を完成
していた（第２図ｄ）。
去する。このとき同時に、シリコン酸化膜27近傍のフィ
ールド酸化膜26の部分も除去される。更に、熱リン酸に
よりシリコン窒化膜23を除去し、フッ酸系溶液でパッド
酸化膜22も除去する。しかる後、バーズビークを減少さ
せるためフッ酸系溶液によりフィールド酸化膜26の上面
を1500Å厚程度エッチング除去し、素子分離領域を完成
していた（第２図ｄ）。
然し乍ら、従来素子分離領域の形成方法においては、
シリコン窒化膜23の応力が弱いため、フィールド酸化膜
26が、シリコン窒化膜23を押し上げて膨張酸化し、バー
ズビークが生成される（第２図ｃ）ため、素子分離領域
と素子形成領域との遷移領域に、フィールド酸化膜26の
くぼみ30が形成されて薄い領域31が生じる（第２図
ｄ）。このため、後工程で形成される拡散層が素子分離
領域に侵入し、素子分離能力を低下させるという問題点
があった。又、このとき、上記拡散層は、チャネルスト
ップ層25の高濃度不純物領域に接触することとなり、拡
散層の接合耐圧が低下するという問題点もあった。更
に、素子形成領域においては、チャネルストップ層25の
横方向への拡散が生じているため、狭チャネル効果の影
響が増大するという問題点があった。
シリコン窒化膜23の応力が弱いため、フィールド酸化膜
26が、シリコン窒化膜23を押し上げて膨張酸化し、バー
ズビークが生成される（第２図ｃ）ため、素子分離領域
と素子形成領域との遷移領域に、フィールド酸化膜26の
くぼみ30が形成されて薄い領域31が生じる（第２図
ｄ）。このため、後工程で形成される拡散層が素子分離
領域に侵入し、素子分離能力を低下させるという問題点
があった。又、このとき、上記拡散層は、チャネルスト
ップ層25の高濃度不純物領域に接触することとなり、拡
散層の接合耐圧が低下するという問題点もあった。更
に、素子形成領域においては、チャネルストップ層25の
横方向への拡散が生じているため、狭チャネル効果の影
響が増大するという問題点があった。
本発明の目的は、上述した問題点に鑑み、高性能化及
び高集積化が実現できる素子分離領域を有する半導体素
子の製造方法を提供するものである。
び高集積化が実現できる素子分離領域を有する半導体素
子の製造方法を提供するものである。
本発明は上述した目的を達成するため、半導体基板上
に、第１シリコン酸化膜、耐酸化性膜及び第２シリコン
酸化膜を順次形成する工程と、上記３層の膜の所定部を
エッチング除去し、開口部を形成する工程と、上記開口
部の側面に第３シリコン酸化膜を形成する工程と、選択
的に上記第２及び第３のシリコン酸化膜の表面に第４の
シリコン酸化膜を形成する工程と、前記第４のシリコン
酸化膜をマスクとして上記開口部にイオンを導入する工
程と、熱酸化法により上記開口部の上記基板表面を膨張
酸化させる工程とを含むものである。
に、第１シリコン酸化膜、耐酸化性膜及び第２シリコン
酸化膜を順次形成する工程と、上記３層の膜の所定部を
エッチング除去し、開口部を形成する工程と、上記開口
部の側面に第３シリコン酸化膜を形成する工程と、選択
的に上記第２及び第３のシリコン酸化膜の表面に第４の
シリコン酸化膜を形成する工程と、前記第４のシリコン
酸化膜をマスクとして上記開口部にイオンを導入する工
程と、熱酸化法により上記開口部の上記基板表面を膨張
酸化させる工程とを含むものである。
本発明においては、チャネルストップ層が、第３シリ
コン酸化膜をマスクとするイオン注入により形成される
ので、チャネルストップ層の横方向への拡散が抑制され
る。又、第４シリコン酸化膜の膨張酸化に対する第１及
び第３シリコン酸化膜の応力が大きく且つ第３シリコン
酸化膜が酸素の拡散を抑えるので、第４シリコン酸化膜
のバーズビークの発生が抑制される。
コン酸化膜をマスクとするイオン注入により形成される
ので、チャネルストップ層の横方向への拡散が抑制され
る。又、第４シリコン酸化膜の膨張酸化に対する第１及
び第３シリコン酸化膜の応力が大きく且つ第３シリコン
酸化膜が酸素の拡散を抑えるので、第４シリコン酸化膜
のバーズビークの発生が抑制される。
本発明の素子分離領域の形成方法に係わる一実施例を
第１図に基づいて説明する。尚、第１図は工程断面図を
示す。
第１図に基づいて説明する。尚、第１図は工程断面図を
示す。
先ず、Ｐ型シリコン基板１上に、高温熱酸化法を用い
て、シリコン酸化膜２を300Å厚程度形成する。続い
て、減圧CVD法を用いて、上記シリコン酸化膜２上に、
シリコン窒化膜３を1000〜1500Å厚程度形成する。更
に、TEOSガス及びオゾンガスを用いる常圧CVD法によ
り、上記シリコン窒化膜３上に、シリコン酸化膜４を50
0Å厚程度形成する（第１図ａ）。尚、この場合のTEOS
（テトラエトキシシラン:Si（OC2H5）４）−O3系常圧CV
D法とは、高濃度オゾンガスとTEOSガスとを用いて、シ
リコン酸化膜を、CVD法によるシリコン酸化膜上に成長
させ、熱酸化法によるシリコン酸化膜上には成長させな
いという方法である。
て、シリコン酸化膜２を300Å厚程度形成する。続い
て、減圧CVD法を用いて、上記シリコン酸化膜２上に、
シリコン窒化膜３を1000〜1500Å厚程度形成する。更
に、TEOSガス及びオゾンガスを用いる常圧CVD法によ
り、上記シリコン窒化膜３上に、シリコン酸化膜４を50
0Å厚程度形成する（第１図ａ）。尚、この場合のTEOS
（テトラエトキシシラン:Si（OC2H5）４）−O3系常圧CV
D法とは、高濃度オゾンガスとTEOSガスとを用いて、シ
リコン酸化膜を、CVD法によるシリコン酸化膜上に成長
させ、熱酸化法によるシリコン酸化膜上には成長させな
いという方法である。
次に、通常のホトリソ・エッチング技術により、レジ
スト（図示略す）に素子分離領域を決定するパターニン
グを行なった後、このパターン化されたレジストをマス
クとして、RIE法により、シリコン酸化膜４、シリコン
窒化膜３及びシリコン酸化膜２を順次エッチングし、開
口部５を形成する。続いて、基板１全面に、TEOS−O2系
常圧CVD法により、シリコン酸化膜６を500〜1000Å厚程
度被着形成する（第１図ｂ）。
スト（図示略す）に素子分離領域を決定するパターニン
グを行なった後、このパターン化されたレジストをマス
クとして、RIE法により、シリコン酸化膜４、シリコン
窒化膜３及びシリコン酸化膜２を順次エッチングし、開
口部５を形成する。続いて、基板１全面に、TEOS−O2系
常圧CVD法により、シリコン酸化膜６を500〜1000Å厚程
度被着形成する（第１図ｂ）。
その後、RIE法による異方性エッチングにより、上記
シリコン酸化膜６をエッチングし、開口部５の側面にの
みシリコン酸化膜７を残す。そして、開口部５における
基板１の露出面上に、熱酸化法により、シリコン酸化膜
８を100Å厚程度形成する（第１図ｃ）。
シリコン酸化膜６をエッチングし、開口部５の側面にの
みシリコン酸化膜７を残す。そして、開口部５における
基板１の露出面上に、熱酸化法により、シリコン酸化膜
８を100Å厚程度形成する（第１図ｃ）。
更に、TEOS−O3系常圧CVD法により、上記シリコン酸
化膜８上以外に、選択的に、シリコン酸化膜９を1000〜
2000Å厚程度形成する。次いで、チャネルストップ用の
ボロン（Ｂ）不純物をイオン注入により導入し、シリコ
ン酸化膜８下の基板１表面部に、チャネルストップ層10
を形成する（第１図ｄ）。尚、上記シリコン酸化膜９の
形成におけるTEOS−O3系常圧CVD法の条件は、TEOSガス
流量を４／分とし、O2ガス流量を８／分及びO3ガス
濃度を30000〜60000ppmとする。又、反応温度は350〜45
0℃とし、反応ガスのキャリアにはN2ガス流量を２／
分使用する。
化膜８上以外に、選択的に、シリコン酸化膜９を1000〜
2000Å厚程度形成する。次いで、チャネルストップ用の
ボロン（Ｂ）不純物をイオン注入により導入し、シリコ
ン酸化膜８下の基板１表面部に、チャネルストップ層10
を形成する（第１図ｄ）。尚、上記シリコン酸化膜９の
形成におけるTEOS−O3系常圧CVD法の条件は、TEOSガス
流量を４／分とし、O2ガス流量を８／分及びO3ガス
濃度を30000〜60000ppmとする。又、反応温度は350〜45
0℃とし、反応ガスのキャリアにはN2ガス流量を２／
分使用する。
その後、1000℃の高温湿式熱酸化法により、開口部５
にシリコン酸化膜11を5000〜6000Å厚程度酸化する。こ
のとき、シリコン酸化膜７が酸素の拡散を抑え、而もシ
リコン酸化膜2,7の当該膨張酸化に対する応力が大きい
ので、シリコン酸化膜11に生成されるバーズビークＡは
小さく抑制される（第１図ｅ）。
にシリコン酸化膜11を5000〜6000Å厚程度酸化する。こ
のとき、シリコン酸化膜７が酸素の拡散を抑え、而もシ
リコン酸化膜2,7の当該膨張酸化に対する応力が大きい
ので、シリコン酸化膜11に生成されるバーズビークＡは
小さく抑制される（第１図ｅ）。
次いで、RIE法による異方性エッチングにより、シリ
コン酸化膜4,9,11をシリコン窒化膜３の表面が露出する
迄エッチバックし除去する。このとき同時に、シリコン
酸化膜11上には、平坦面12が得られる（第１図ｆ）。
コン酸化膜4,9,11をシリコン窒化膜３の表面が露出する
迄エッチバックし除去する。このとき同時に、シリコン
酸化膜11上には、平坦面12が得られる（第１図ｆ）。
しかる後、シリコン窒化膜３を熱リン酸により除去す
る。更に、シリコン酸化膜２をフッ酸系溶液により除去
し、素子分離領域が完成する（第１図ｇ）。
る。更に、シリコン酸化膜２をフッ酸系溶液により除去
し、素子分離領域が完成する（第１図ｇ）。
斯くして、本実施例では、チャネルストップ層10を、
シリコン酸化膜7,9をマスクとするイオン注入により形
成するので、チャネルストップ層10の横方向への拡散が
抑えられる。更に、シリコン酸化膜11は、シリコン酸化
膜2,7をマスクとする膨張酸化により形成されるので、
バーズビークＡは小さく抑えられる。
シリコン酸化膜7,9をマスクとするイオン注入により形
成するので、チャネルストップ層10の横方向への拡散が
抑えられる。更に、シリコン酸化膜11は、シリコン酸化
膜2,7をマスクとする膨張酸化により形成されるので、
バーズビークＡは小さく抑えられる。
以上説明したように本発明によれば、チャネルストッ
プ層が第３シリコン酸化膜をマスクとして形成され、第
４シリコン酸化膜は、第１及び第３シリコン酸化膜をマ
スクとして形成されるので、チャネルストップ層の横方
向への拡散が抑制され、狭チャネル効果に有効になると
共に、第４シリコン酸化膜のバーズビークの発生が抑制
されるので、素子分離領域と素子形成領域との遷移領域
での素子分離領域の薄膜部がなくなり、素子分離能力が
向上でき、後工程で形成される拡散層の接合耐圧の劣化
が防止できる等の効果により上述した課題を解決し得
る。
プ層が第３シリコン酸化膜をマスクとして形成され、第
４シリコン酸化膜は、第１及び第３シリコン酸化膜をマ
スクとして形成されるので、チャネルストップ層の横方
向への拡散が抑制され、狭チャネル効果に有効になると
共に、第４シリコン酸化膜のバーズビークの発生が抑制
されるので、素子分離領域と素子形成領域との遷移領域
での素子分離領域の薄膜部がなくなり、素子分離能力が
向上でき、後工程で形成される拡散層の接合耐圧の劣化
が防止できる等の効果により上述した課題を解決し得
る。
第１図は本発明方法に係わる実施例における工程断面
図、第２図は従来方法の工程断面図である。 １……Ｐ型シリコン基板、2,4,6,7,8,9,11……シリコン
酸化膜、３……シリコン窒化膜、５……開口部、10……
チャネルストップ層、12……平坦面、Ａ……バーズビー
ク。
図、第２図は従来方法の工程断面図である。 １……Ｐ型シリコン基板、2,4,6,7,8,9,11……シリコン
酸化膜、３……シリコン窒化膜、５……開口部、10……
チャネルストップ層、12……平坦面、Ａ……バーズビー
ク。
Claims (1)
- 【請求項１】半導体基板上に、第１シリコン酸化膜、耐
酸化性膜及び第２シリコン酸化膜を順次形成する工程
と、 上記３層の膜の所定部をエッチング除去し、開口部を形
成する工程と、 上記開口部の側面に第３シリコン酸化膜を形成する工程
と、 選択的に上記第２及び第３のシリコン酸化膜の表面に第
４のシリコン酸化膜を形成する工程と、 前記第４のシリコン酸化膜をマスクとして上記開口部に
イオンを導入する工程と、 熱酸化法により上記開口部の上記基板表面を膨張酸化さ
せる工程を含むことを特徴とする半導体素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27376789A JP2766000B2 (ja) | 1989-10-23 | 1989-10-23 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27376789A JP2766000B2 (ja) | 1989-10-23 | 1989-10-23 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03136347A JPH03136347A (ja) | 1991-06-11 |
| JP2766000B2 true JP2766000B2 (ja) | 1998-06-18 |
Family
ID=17532296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27376789A Expired - Lifetime JP2766000B2 (ja) | 1989-10-23 | 1989-10-23 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766000B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100266024B1 (ko) * | 1997-12-24 | 2000-09-15 | 김영환 | 반도체장치의소자격리방법 |
-
1989
- 1989-10-23 JP JP27376789A patent/JP2766000B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03136347A (ja) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5236862A (en) | Method of forming oxide isolation | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| US5371035A (en) | Method for forming electrical isolation in an integrated circuit device | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| US5130271A (en) | Method of manufacturing a semiconductor device having no step at the boundary between self aligned p- or n- type impurity regions | |
| US5422300A (en) | Method for forming electrical isolation in an integrated circuit | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| JPH01282839A (ja) | 素子分離の製造方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JP2766000B2 (ja) | 半導体素子の製造方法 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| US5541136A (en) | Method of forming a field oxide film in a semiconductor device | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPS6037614B2 (ja) | 半導体装置の製造方法 | |
| JPH0194635A (ja) | 半導体装置の製造方法 | |
| JPH0684889A (ja) | 半導体装置の製造方法 | |
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
| JPS5965447A (ja) | 半導体装置の製造方法 | |
| JPS63253650A (ja) | 半導体装置の製造方法 | |
| JPS5963741A (ja) | 半導体装置の製造方法 | |
| JPH05198567A (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPS593852B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6312380B2 (ja) |