JPH04309226A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04309226A JPH04309226A JP7346491A JP7346491A JPH04309226A JP H04309226 A JPH04309226 A JP H04309226A JP 7346491 A JP7346491 A JP 7346491A JP 7346491 A JP7346491 A JP 7346491A JP H04309226 A JPH04309226 A JP H04309226A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon nitride
- silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 230000003647 oxidation Effects 0.000 claims abstract description 27
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 24
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 24
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 21
- 238000009792 diffusion process Methods 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に選択酸化法による素子分離領域の形成方法に
関するものである。
関し、特に選択酸化法による素子分離領域の形成方法に
関するものである。
【０００２】
【従来の技術】従来技術による選択酸化法による素子分
離領域の形成方法について、図３（ａ）〜（ｃ）および
図４（ａ）〜（ｃ）を参照して説明する。
離領域の形成方法について、図３（ａ）〜（ｃ）および
図４（ａ）〜（ｃ）を参照して説明する。
【０００３】はじめに図３（ａ）に示すように、シリコ
ン基板１に薄い酸化シリコン膜２を形成してから減圧Ｃ
ＶＤ法により窒化シリコン膜３を形成する。その上にパ
ターニングしたレジスト４をマスクとして窒化シリコン
膜３および酸化シリコン膜２をエッチングする。
ン基板１に薄い酸化シリコン膜２を形成してから減圧Ｃ
ＶＤ法により窒化シリコン膜３を形成する。その上にパ
ターニングしたレジスト４をマスクとして窒化シリコン
膜３および酸化シリコン膜２をエッチングする。
【０００４】つぎに図３（ｂ）に示すように、レジスト
４をマスクとして異方性エッチングしてシリコン基板１
に凹部５を形成する。
４をマスクとして異方性エッチングしてシリコン基板１
に凹部５を形成する。
【０００５】つぎに図３（ｃ）に示すように、レジスト
４を除去したのち凹部５に薄い酸化シリコン膜７を形成
してから、減圧ＣＶＤ法により窒化シリコン膜１１を形
成する。
４を除去したのち凹部５に薄い酸化シリコン膜７を形成
してから、減圧ＣＶＤ法により窒化シリコン膜１１を形
成する。
【０００６】つぎに図４（ａ）に示すように、異方性エ
ッチングにより窒化シリコン膜１１をエッチバックして
、凹部５の側面に窒化シリコン膜１１からなる側壁を残
す。
ッチングにより窒化シリコン膜１１をエッチバックして
、凹部５の側面に窒化シリコン膜１１からなる側壁を残
す。
【０００７】つぎに図４（ｂ）に示すように、窒化シリ
コン膜３，１１をマスクとしてＬＯＣＯＳ選択酸化法に
よりフィールド酸化膜となる酸化シリコン膜９を形成す
る。
コン膜３，１１をマスクとしてＬＯＣＯＳ選択酸化法に
よりフィールド酸化膜となる酸化シリコン膜９を形成す
る。
【０００８】つぎに図４（ｃ）に示すように、窒化シリ
コン膜３，１１および酸化シリコン膜２をエッチングし
てフィールド酸化膜となる酸化シリコン膜９が完成する
。
コン膜３，１１および酸化シリコン膜２をエッチングし
てフィールド酸化膜となる酸化シリコン膜９が完成する
。
【０００９】
【発明が解決しようとする課題】従来の選択酸化法によ
る素子分離領域の形成方法では、選択酸化を行なう際に
縦方向と同じ厚さだけ横方向にも酸化してしまう。横方
向への酸化の進行を充分に抑えることができないので、
素子の有効面積が減ってしまうという問題があった。
る素子分離領域の形成方法では、選択酸化を行なう際に
縦方向と同じ厚さだけ横方向にも酸化してしまう。横方
向への酸化の進行を充分に抑えることができないので、
素子の有効面積が減ってしまうという問題があった。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に耐酸化性膜を選択的に形成す
る工程と、前記耐酸化性膜の開口部の前記半導体基板内
に不純物を導入する工程と、前記開口部に熱酸化膜を形
成する工程とを含むものである。
造方法は、半導体基板上に耐酸化性膜を選択的に形成す
る工程と、前記耐酸化性膜の開口部の前記半導体基板内
に不純物を導入する工程と、前記開口部に熱酸化膜を形
成する工程とを含むものである。
【００１１】
【実施例】本発明の第１の実施例について、図１（ａ）
〜（ｃ）および図２（ａ）〜（ｃ）を参照して説明する
。
〜（ｃ）および図２（ａ）〜（ｃ）を参照して説明する
。
【００１２】はじめに図１（ａ）に示すように、シリコ
ン基板１に厚さ５００Ａの酸化シリコン膜２を形成した
のち、減圧ＣＶＤ法により厚さ１０００Ａの窒化シリコ
ン膜３を形成する。その上にパターニングしたレジスト
４をマスクとして窒化シリコン膜３および酸化シリコン
膜２をエッチングする。
ン基板１に厚さ５００Ａの酸化シリコン膜２を形成した
のち、減圧ＣＶＤ法により厚さ１０００Ａの窒化シリコ
ン膜３を形成する。その上にパターニングしたレジスト
４をマスクとして窒化シリコン膜３および酸化シリコン
膜２をエッチングする。
【００１３】つぎに図１（ｂ）に示すように、レジスト
４をマスクとして異方性エッチングして、シリコン基板
１に凹部５を形成する。
４をマスクとして異方性エッチングして、シリコン基板
１に凹部５を形成する。
【００１４】つぎに図１（ｃ）に示すように、レジスト
４を除去したのち凹部５に厚さ５００Ａの酸化シリコン
膜７を形成してから減圧ＣＶＤ法により全面に厚さ５０
０Ａの窒化シリコン膜を形成する。つぎに異方性エッチ
ングによりエッチバックして凹部５の側面に窒化シリコ
ン膜６を形成する。このとき凹部５の底面部の酸化シリ
コン膜７も同時にエッチングされる。
４を除去したのち凹部５に厚さ５００Ａの酸化シリコン
膜７を形成してから減圧ＣＶＤ法により全面に厚さ５０
０Ａの窒化シリコン膜を形成する。つぎに異方性エッチ
ングによりエッチバックして凹部５の側面に窒化シリコ
ン膜６を形成する。このとき凹部５の底面部の酸化シリ
コン膜７も同時にエッチングされる。
【００１５】つぎに図２（ａ）に示すように、例えば燐
を拡散して高濃度Ｎ型不純物拡散層８を形成する。
を拡散して高濃度Ｎ型不純物拡散層８を形成する。
【００１６】つぎに図２（ｂ）に示すように、窒化シリ
コン膜３，６をマスクとしてＬＯＣＯＳ選択酸化法によ
りフィールド酸化膜となる酸化シリコン膜９を形成する
。
コン膜３，６をマスクとしてＬＯＣＯＳ選択酸化法によ
りフィールド酸化膜となる酸化シリコン膜９を形成する
。
【００１７】つぎに図２（ｃ）に示すように、窒化シリ
コン膜３，６および酸化シリコン膜２をエッチングして
、フィールド酸化膜となる酸化シリコン膜９が完成する
。
コン膜３，６および酸化シリコン膜２をエッチングして
、フィールド酸化膜となる酸化シリコン膜９が完成する
。
【００１８】ここで拡散条件および酸化条件について説
明する。
明する。
【００１９】シリコン基板１内に形成する不純物拡散層
８の不純物濃度は少なくとも１×１０１８ｃｍ−３、で
きれば１×１０１９ｃｍ−３以上の濃度にするのが好ま
しい。１×１０２０ｃｍ−３の不純物拡散層８は、不純
物を導入していないシリコン基板に比べて酸化速度が２
．５倍以上になることを発明者は確認した。
８の不純物濃度は少なくとも１×１０１８ｃｍ−３、で
きれば１×１０１９ｃｍ−３以上の濃度にするのが好ま
しい。１×１０２０ｃｍ−３の不純物拡散層８は、不純
物を導入していないシリコン基板に比べて酸化速度が２
．５倍以上になることを発明者は確認した。
【００２０】本実施例では９００℃の燐雰囲気で５０分
間熱処理して１×１０２０ｃｍ−３の不純物濃度を得た
。つづいて５気圧で９００℃、３０分の加圧酸化を行な
って厚さ１μｍの酸化シリコン膜を形成した。このとき
不純物を導入していない横方向の酸化膜は約４０００Ａ
に抑えることができた。
間熱処理して１×１０２０ｃｍ−３の不純物濃度を得た
。つづいて５気圧で９００℃、３０分の加圧酸化を行な
って厚さ１μｍの酸化シリコン膜を形成した。このとき
不純物を導入していない横方向の酸化膜は約４０００Ａ
に抑えることができた。
【００２１】つぎに本発明の第２の実施例について説明
する。
する。
【００２２】本実施例では不純物拡散層８の形成を熱拡
散の代りにイオン注入によって行なう。ただし図１（ｂ
）の断面構造になったときに、レジスト４をマスクとし
てイオン注入を行なう。
散の代りにイオン注入によって行なう。ただし図１（ｂ
）の断面構造になったときに、レジスト４をマスクとし
てイオン注入を行なう。
【００２３】ここでイオン注入条件について説明する。
【００２４】例えば不純物として燐を用いると、１×１
０１９ｃｍ−３以上の濃度を得るために加速エネルギー
２００ｋｅＶ、注入量（ドース）１×１０１６ｃｍ−２
イオン注入する。表面付近の不純物濃度を上げるために
加速エネルギー５０ｋｅＶ、注入量（ドース）１×１０
１６ｃｍ−２追加イオン注入するのが好ましい。
０１９ｃｍ−３以上の濃度を得るために加速エネルギー
２００ｋｅＶ、注入量（ドース）１×１０１６ｃｍ−２
イオン注入する。表面付近の不純物濃度を上げるために
加速エネルギー５０ｋｅＶ、注入量（ドース）１×１０
１６ｃｍ−２追加イオン注入するのが好ましい。
【００２５】イオン注入を用いることにより不純物拡散
層８は熱拡散に比べて横方向拡がりが小さい。そのため
横方向への酸化膜をさらに小さく抑えることができる。
層８は熱拡散に比べて横方向拡がりが小さい。そのため
横方向への酸化膜をさらに小さく抑えることができる。
【００２６】
【発明の効果】ＬＯＣＯＳ選択酸化法により酸化シリコ
ン膜を形成する前に予め高濃度の不純物を導入すること
により、縦方向の酸化速度を大きくした。その結果相対
的に横方向への酸化を抑えることができ、素子の有効面
積の減少を抑えることができた。
ン膜を形成する前に予め高濃度の不純物を導入すること
により、縦方向の酸化速度を大きくした。その結果相対
的に横方向への酸化を抑えることができ、素子の有効面
積の減少を抑えることができた。
【００２７】従来は厚さ１μｍのフィールド酸化膜を形
成しようとすると、横方向へ片側で約１μｍ、両側で約
２μｍ酸化膜が形成されてしまう。
成しようとすると、横方向へ片側で約１μｍ、両側で約
２μｍ酸化膜が形成されてしまう。
【００２８】一方本発明では片側で約０．４μｍ、両側
で約０．８μｍと横方向への酸化膜の形成を小さくでき
るので、半導体装置の微細化に有効である。
で約０．８μｍと横方向への酸化膜の形成を小さくでき
るので、半導体装置の微細化に有効である。
【図１】本発明の一実施例の前半工程を示す断面図であ
る。
る。
【図２】本発明の一実施例の後半工程を示す断面図であ
る。
る。
【図３】従来技術による素子分離領域の形成方法の前半
工程を示す断面図である。
工程を示す断面図である。
【図４】従来技術による素子分離領域の形成方法の後半
工程を示す断面図である。
工程を示す断面図である。
１ シリコン基板
２ 酸化シリコン膜
３ 窒化シリコン膜
４ レジスト
５ 凹部
６ 窒化シリコン膜
７ 酸化シリコン膜
８ 不純物拡散層
９ 酸化シリコン膜
Claims (3)
- 【請求項１】 半導体基板上に耐酸化性膜を選択的に
形成する工程と、前記耐酸化性膜の開口部の前記半導体
基板内に選択的に不純物を導入する工程と、前記開口部
に熱酸化膜を形成する工程とを含む半導体装置の製造方
法。 - 【請求項２】 半導体基板上に耐酸化性膜を選択的に
形成する工程と、前記耐酸化性膜の開口部の前記半導体
基板表面をエッチングして凹部を形成する工程と、前記
凹部の前記半導体基板内に選択的に不純物を導入する工
程と、前記凹部に熱酸化膜を形成する工程とを含む半導
体装置の製造方法。 - 【請求項３】 半導体基板上に耐酸化性膜を選択的に
形成する工程と、前記耐酸化性膜の開口部の前記半導体
基板表面をエッチングして凹部を形成する工程と、前記
凹部の側面に耐酸化性膜からなる側壁を形成する工程と
、前記凹部の前記半導体基板内に選択的に不純物を導入
する工程と、前記凹部に熱酸化膜を形成する工程とを含
む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7346491A JPH04309226A (ja) | 1991-04-08 | 1991-04-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7346491A JPH04309226A (ja) | 1991-04-08 | 1991-04-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04309226A true JPH04309226A (ja) | 1992-10-30 |
Family
ID=13519009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7346491A Pending JPH04309226A (ja) | 1991-04-08 | 1991-04-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04309226A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330413A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体装置の製造方法 |
-
1991
- 1991-04-08 JP JP7346491A patent/JPH04309226A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330413A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05102427A (ja) | 半導体記憶素子の製造方法 | |
| JPH05160355A (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| JPH0324727A (ja) | 半導体装置の製造方法 | |
| JPS6252950B2 (ja) | ||
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPH0268930A (ja) | 半導体装置の製造法 | |
| JP2788889B2 (ja) | 半導体装置における分離形成方法 | |
| JPH01295438A (ja) | 半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPS62248236A (ja) | 半導体装置の製造方法 | |
| JPH01253932A (ja) | 半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPH02102558A (ja) | 半導体素子の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPH0152900B2 (ja) | ||
| JPS63240044A (ja) | 半導体装置の製造方法 | |
| JPH02307227A (ja) | 半導体装置の製造方法 | |
| JPH0233932A (ja) | 半導体装置の製造方法 | |
| JPH0227813B2 (ja) | Handotaisochinoseizohoho | |
| JPS60130173A (ja) | 半導体装置の製造方法 | |
| JPH053210A (ja) | 半導体装置の製造方法 | |
| JPS6288335A (ja) | 半導体装置における素子間分離方法 | |
| JPS643349B2 (ja) |