JP2762665B2 - プログラマブルコントローラのブログラミング装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プログラマブルコントローラの実行するシ
ーケンスプログラムを作成入力するプログラマブルコン
トローラのプログラミング装置に関する。

〔従来の技術〕

従来、プログラマブルコントローラはシーケンスプロ
グラムを実行することにより電子機器を自動制御する。
プログラミング装置はこのシーケンスプログラムをラダ
ー図と呼ばれる図形形態のプログラムで作成し、この
後、プログラム命令のフォーマットチェックを行った
後、プログラマブルコントローラが実行するための機械
語に変換している。

〔発明が解決しようとする課題〕

しかしながら、従来のプログラマブルコントローラは
機種毎に、それぞれ異なる機能を持つものが有り、この
ため、同一シーケンスの命令でもフォーマットが異った
り、また、ある機種でのみ使用するプログラム命令があ
った。

そのため、１台のプログラミング装置で複数機種の各
々のプログラムに対するフォーマットチェックを汎用的
に行うことはできず、接続機種毎に専用のプログラミン
グ装置をプログラマブルコントローラに接続しなければ
ならないという不具合が従来のプログラミング装置には
あった。

そこで、本発明の目的は、上述の点に鑑みて、一台の
プログラミング装置で、複数機種用のシーケンスプログ
ラムのフォーマットチェックを行うことによりプログラ
ミング装置の汎用化に寄与することの可能なプログラマ
ブルコントローラのプログラミング装置を提供すること
にある。

〔課題を解決するための手段〕

このような目的を達成するために、本発明は、シーケ
ンスプログラムのフォーマットチェック用のデータを当
該シーケンスプログラムを実行するプログラマブルコン
トローラの機種毎に予め定め、記憶した記憶手段と、プ
ログラミング装置と接続のプログラマブルコントローラ
の機種を指示する指示手段と、該指示手段から指示され
た機種と対応のフォーマットチェック用データを用いて
作成のシーケンスプログラムのエラー検出を行うエラー
検出手段とを具えたことを特徴とする。

〔作用〕

本発明は、チェック対象のプログラムのフォーマット
が違っていても、プログラムのフォーマットチェック
は、作成のプログラム命令が規定のフォーマットデータ
の示す条件に合致するか否かの判定を行うことについて
共通な点に着目し、各機種のフォーマットデータを記憶
手段に記憶し、フォーマットデータを指示してフォーマ
ットチェックに使用することにより１台のプログラミン
グ装置での多機種のプログラムチェックを可能とする。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細かつ具体
的に説明する。

第１図は本発明実施例の基本構成を示す。

第１図において、100はフォーマットチェック用のデ
ータを当該シーケンスプログラムを実行するプログラマ
ブルコントローラの機種毎に定め、記憶した記憶手段で
ある。

200はプログラミング装置と接続のプログラマブルコ
ントローラの機種を指示する指示手段である。

300は該指示手段から指示された機種と対応のフォー
マットチェック用データを用いて作成のシーケンスプロ
グラムのエラー検出を行うエラー検出手段である。

第２図は本発明実施例の具体的な回路構成を示す。

第２図において、中央演算処理装置（CPU）1,リード
オンメモリ（ROM），システム用ランダムアクセスメモ
リ（RAM）3,ユーザRAM4,キーボード入力装置5,表示装置
6,入出力インタフェース（I/O）７がバスに共通接続さ
れている。

CPU1は装置全体の動作制御を司どる他、次の処理を行
う。

１） ROM2に格納されたシステムプログラムに基き、キ
ーボード入力装置５から入力されたシーケンスプログラ
ム情報をユーザRAM4上に作成記憶する。また、作成のシ
ーケンスプログラムを表示装置６に表示させる。

２） ユーザRAM4上のシーケンスプログラムをプログラ
ム命令単位で読出し、フォーマットデータテーブル２−
１のフォーマットデータを用いてフォーマットのチェッ
クを行う。

したがって、ROM2が記憶手段、CPU1がエラー検出手段
として動作する。

３） 上述の処理の他、プログラマブルコントローラに
対して作成のプログラムを転送する処理等周知の処理を
実行する。

ROM2にはCPU1の実行する制御手順の他フォーマットチ
ェックに用いるフォーマットデータを記載したテーブル
２−１を記憶している。フォーマットデータテーブル２
−１は第３図に示すように、プログラマブルコントロー
ラの機種コード別にフォーマットデータが格納されてい
る。

フォーマットデータは従来と同様、プログラム命令の
正しい識別コード名（識別子と称す），識別子の正しい
記憶位置，識別子で定義される情報（たとえば出力命令
により、指示される情報）の格納先のアドレス設定範
囲，プログラム命令に含まれる各種パラメータの個数や
数値の範囲等の各種条件が用意されている。

第２図に戻り、システムRAM3はCPU1の演算に用いる各
種情報を一時記憶する。

ユーザRAM4は作成のシーケンスプログラム又はプログ
ラマブルコントローラから転送された、現在、実行中の
シーケンスプログラムを一時記憶する。

キーボード入力装置５は作成対象のプログラム情報の
他、CPU1に対する動作指示を入力する。本発明に関わる
機種情報もキーボード入力装置から入力される。このた
め、キーボード入力装置５が指示手段として動作する。

表示装置６は作成または実行中のシーケンスプログラ
ムの表示に用いられる。I/O7はCPU1とプログラマブルコ
ントローラとの間にあって情報の転送処理を行う。

このような回路構成におけるシーケンスプログラムの
フォーマットチェック処理を第４図のフローチャートを
参照して説明する。

なお、シーケンスプログラムは予め作成され、ユーザ
RAM4に格納されているものとする。

キーボード入力装置５からフォーマットチェックを行
う旨の動作指令が入力されると、CPU1は第４図の制御手
順をROM2から読出し実行を開始する。この制御手順によ
り、CPU1はまず、プログラマブルコントローラの機種を
指定する機種コードをキーボード入力装置５から、受け
取る（第４図のステップS0）。

この機種コードに対応させてフォーマットデータテー
ブルの読出しアドレス範囲が設定される。次にCPU1はユ
ーザRAM4のシーケンスプログラムの先頭命令を読出す
と、このプログラム命令をフォーマットチェック別の要
素、すなわち、命令（識別子）、パラメータおよび記載
位置情報等に従来手法により要素分解する（第４図のス
テップS1）。

次に、フォーマットデータテーブル２−１の指定の機
種コード（第３図の例で、たとえば、F30）の項目から
作成プログラム命令の要素に対する該当のフォーマット
データを読出し、フォーマットデータの示す条件に合致
しているか否かのフォーマットエラー判定を行う（第４
図のステップS2→S3）。

このときのCPU1がエラー検出手段として動作する。

以下、他の要素についてのフォーマットデータとの照
合処理を終了すると、次アドレスのプログラム命令を読
出し、同様のエラー検出処理を行う（第４図のステップ
S3→S6→S1）。

このエラー検出処理によりフォーマットエラーを検出
すると、そのエラー内容を示すメッセージを表示装置６
に表示する（第４図のステップS3→S4→S5）。

このような処理を順次繰り返すことにより１プログラ
ムのフォーマットエラー処理を実行し、本制御手順を終
了する。

以上、説明したように、本実施例ではフォーマットエ
ラーの検出に用いるフォーマットデータを各機種毎のフ
ォーマットデータの中から選択し、設定するようにした
ので、一台のプログラミング装置で多機種のプログラマ
ブルコントローラのシーケンスプログラムを作成でき、
多機種のプログラマブルコントローラに１台のプログラ
ミング装置を接続して使用することが可能となる。

また、機種の異なるプログラマブルコントローラ用の
シーケンスプログラムをコピー（複写）して所望の機種
用のシーケンスプログラムに修正する場合でも、このフ
ォーマットエラー検出手順を用いることにより修正箇所
を容易に検出することが可能となる。

なお、本実施例の他、次の例が挙げられる。

１） 本実施例はフォーマットテーブルを不揮発性のRO
Mに格納するようにしているが、不揮発性の書き換え可
能な記憶媒体（フロッピーディスク,EEPROM）等をデー
タ格納用として用いるとよい。この場合、新機種が販売
されたときに、そのフォーマットデータを拡張記憶する
ことが可能であり、また、機種のバージョンアップ（仕
様変更）についても対応してフォーマットデータを修正
することも可能となる。

〔発明の効果〕

以上、説明したように、本発明によれば、１台のプロ
グラミング装置で多機種のプログラマブルコントローラ
用のシーケンスプログラムを作成することができるの
で、プログラミング装置の設置台数を必要最小限に抑え
ることが可能となる。また、他機種のシーケンスプログ
ラムを容易に修正することも可能となるので、ユーザの
プログラム作成労力が軽減するという新たな効果が得ら
れる。

【図面の簡単な説明】

第１図は本発明実施例の基本構成を示すブロック図、 第２図は本発明実施例の回路構成を示すブロック図、 第３図は本発明実施例のフォーマットデータテーブルの
一例を示す説明図、 第４図は本発明実施例のCPUが実行する制御手順を示す
フローチャートである。 １……CPU、２……ROM、２−１……フォーマットデータ
テーブル、５……キーボード入力装置。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】シーケンスプログラムのフォーマットチェ
   ック用のデータを当該シーケンスプログラムを実行する
   プログラマブルコントローラの機種毎に予め定め、記憶
   した記憶手段と、 プログラミング装置と接続のプログラマブルコントロー
   ラの機種を指示する指示手段と、 該指示手段から指示された機種と対応のフォーマットチ
   ェック用データを用いて作成のシーケンスプログラムの
   エラー検出を行うエラー検出手段と を具えたことを特徴とするプログラマブルコントローラ
   のプログラミング装置。