JP2761501B2 - 電子素子とその電気的接続線を基板上に設置する方法とこの方法により得られる製品 - Google Patents

電子素子とその電気的接続線を基板上に設置する方法とこの方法により得られる製品

Info

Publication number
JP2761501B2
JP2761501B2 JP63316074A JP31607488A JP2761501B2 JP 2761501 B2 JP2761501 B2 JP 2761501B2 JP 63316074 A JP63316074 A JP 63316074A JP 31607488 A JP31607488 A JP 31607488A JP 2761501 B2 JP2761501 B2 JP 2761501B2
Authority
JP
Japan
Prior art keywords
electronic element
metal
polyimide
layer
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63316074A
Other languages
English (en)
Other versions
JPH021399A (ja
Inventor
グロトン ジャン−ピエール
クワトン ジェラール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Original Assignee
ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA filed Critical ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Publication of JPH021399A publication Critical patent/JPH021399A/ja
Application granted granted Critical
Publication of JP2761501B2 publication Critical patent/JP2761501B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子素子とその電気的接続線を基板である
例えばIDカードや銀行用カードの上に設置する方法に関
するものである。また、本発明は、この方法により得ら
れる製品にも関する。
従来の技術 IDカードが多くの分野で使用されている。使用される
分野としては、特に、銀行用カードやクレジットカード
の分野がある。しかし、長年の間、このようなカードに
は、同定用数値と所有者番号の他には、磁気的読み出し
により同定が可能になる磁気記録のみがなされていた。
数年前から、このようなカードは所有者の同定以外の用
途に使用されるようになっており、特に前払いの用途や
不正行為に対する保護に用いられる。この目的で、カー
ドには能動電子素子である例えば電子メモリが取り付け
られ、場合によってはこの能動電子素子にマイクロプロ
セサが接続されている。この結果として、このカードは
特に銀行に関する用途に使用することができる。
上記の技術により電子素子を搭載したクレジットカー
ドは多数の方法で製造することができる。第１の方法に
よれば、カードの厚さ方向にキャビティを設けてそこに
電子素子を収容する。「積層（co-lamination）」法と
して知られる別の方法によれば、プラスチック材料であ
る例えばポリエポキシ、ポリエチレン、塩化ポリビニル
からなる薄い複数の層を素子の周囲に積層させる。これ
ら方法を実行するにあたっては、カードの表面に堆積さ
れた金属層と電子素子の端子を電気的に接続するために
さらに様々な操作が実行される。
カード内に設けられたキャビティに電子素子を収容
し、このカード上に金属層を堆積させ、このカードの端
子と金属層の間の接続を実現するための方法の１つは、
第１図に図示されているように、非導電性である例えば
ポリエポキシからなるフィルム１を使用することであ
る。このフィルムは、一方の側にチップ（参照番号２）
の形態の電子素子を備え、他方の側には金属部分のない
スペース６と７によって相互に分離された金属層３、
４、５を備える。これら金属層３、４、５は穴８、９、
10を介してフィルム１の他方の側と連通しており、これ
ら穴を通って導電ワイヤ11、12、13の端部が公知の任意
の手段、例えば導電性接着剤によって対応する金属層に
接続される。各導電ワイヤの他端は、チップ２の出力端
子14、15または16に接続される。
上記の操作が終了すると、チップ２を樹脂でコーティ
ングし、この樹脂を熱で硬化させてチップを封止する。
次いでチップをカードのキャビティ内の所定の位置に収
容することができる。金属層は、単に、チップを嵌め込
み、支持用フィルム１を、必要な大きさに切断した後に
カードに接合するだけでキャビティの縁部に配置するこ
とができる。
発明が解決しようとする課題 ここに簡単に説明した方法には以下の欠点がある。す
なわち、フィルム１と、金属層３、４、５を保持するた
めの接着剤とは150℃を越える温度には耐えることでき
ない。その結果として、チップ２を封止するのに使用さ
れる樹脂の硬化に要する時間が著しく長くなる。これ
は、特に自動製造ラインでのコスト増となる。
そこで、本発明の目的は、電子素子とその電気的接続
線を基板上に設置するにあたって、コーティング用の樹
脂をより高温で硬化させることを可能とし、硬化時間を
短縮し、従ってコストを下げることができる方法を利用
することにより、上記の問題点を解決することである。
課題を解決するための手段 従って、本発明によれば、電子素子を収容するキャビ
ティを有する基板に電子素子とその電気的接続線を設置
する方法であって、 ａ） ウエハなどの作業用基板上に金属層を堆積させ、 ｂ） この金属層を互いに電気的に絶縁された複数の金
属領域に分割し、 ｃ） これら金属領域の一方の側にポリイミド層を堆積
させ、 ｄ） これら金属領域の一方の側に、出力端子を有する
電子素子を載せ、 ｅ） この電子素子の出力端子を上記金属領域に電気的
に接続し、 ｆ） 上記電子素子を樹脂でコーティングし、 ｇ） ユニット全体を高温に加熱して上記樹脂を素早く
硬化させ、 ｈ） 封止された上記電子素子がキャビティ内に収容さ
れるようにして上記ユニットを基板上の所定の位置に設
置する操作を含むことを特徴とする方法が提供される。
また、本発明によれば、この方法を実行することによ
り得られ、キャビティと、このキャビティ内に配置され
た電子素子とを有する支持用カードを備える製品であっ
て、上記電子素子がカードに接合された金属層上に直接
に設置されており、この金属層が、それぞれが１つのコ
ンタクトに対応する複数の領域に分割されていることを
特徴とする製品が提供される。
この方法の変形例においては、得られる製品は、ポリ
イミド層を介して金属層に固定された電子素子を備えて
いる。
本発明の他の特徴ならびに利点は、添付の図面を参照
した以下の説明によってさらによく理解できよう。
実施例 第１図は従来技術に対応するため、既に従来の技術の
項で説明した。
第２図は、中央部にキャビティ21を有するメモリ付カー
ド20の図である。このキャビティには、電子素子、例え
ば第１図のチップ２が収容されることになる。従来の方
法では、チップを対応するキャビティ内に収容するため
には、もちろんカード20に対してフィルム１を逆向きに
載せてチップ２をキャビティ21に嵌合させる必要があ
る。
本発明では、支持用フィルム１の代わりに金属層22、
例えば銅またはニッケルの層を利用する。この金属層は
厚さが数十ミクロン、例えば80ミクロンである。作業用
支持体（図示せず）上に堆積されるこの金属層22は線23
〜30に沿って分割され、それら線23〜30は円形切り抜き
部31によって中央に続いている。円形切り抜き部は、公
知の方法、特にエッチングなどの化学的食刻法や、レー
ザ装置を用いた機械的方法で形成することができる。
上記の様々な線23〜31は金属領域32、33を規定する。
これら金属領域は電気的に分離されていてコンタクトと
して機能する。これら領域が互いに分離しないようにす
るために、ポリイミドまたはシリコーンからなる層34を
表面全体に堆積させる。この堆積操作を金属上に液相で
実施するため、金属層と金属領域の構造を変化させるこ
となく堆積物が金属に付着する。ポリイミドまたはシリ
コーンの代わりにエポキシ樹脂を高温で堆積させること
も可能である。ポリイミド層は約数ミクロンの厚さであ
り、例えば３ミクロンである。第３図では、このポリイ
ミド層は透明であると仮定している。
次の操作においては、電子素子35を金属層22上に載せ
てこの金属層22にボンディングする。このためには２つ
の方法が可能である。１つは第３図のユニットを裏返し
てポリイミド層34を作業用支持体と接触させる方法であ
る（第４図）。もう１つの方法は、電子素子35をボンデ
ィングすべき位置のポリイミド層を公知の任意の方法、
例えばマスクを用いた化学的エッチングにより除去する
方法である。この第２の方法では、マスクは、ポリイミ
ド層を電子素子35の位置だけでなくこの電子素子と金属
領域の間の電気的接続を形成すべき位置でも除去できる
ようにパターニングされている。ポリイミド層のうちの
電子素子の領域がきれいにされると、高温に耐えるボン
ディング手段を利用して電子素子35をこの領域にボンデ
ィングする。
電子素子35のこのボンディング操作のあとには電子素
子35の各出力端子37を導電ワイヤ38を用いて金属領域32
に電気的に接続する操作が実行される。各導電ワイヤの
端部は、公知の任意の手段、例えば導電性接着剤を用い
たボンディングによって接続される。
本発明の方法のこの段階では、電子素子35と電気的接
続線38が設置されたポリイミド層34と金属層22からなる
ユニットは、電子素子35と電気的接続線38を封止できる
準備が整っている。封止には公知の任意の方法が利用さ
れるが、特に、樹脂中でモールディングした後に上記ユ
ニットを加熱して樹脂を硬化させてコンパクトなブロッ
ク（図示せず）を得るという方法が用いられる。金属層
の支持用フィルムと保持用接着剤、すなわち150℃を越
える温度に耐えることのできない要素がこの金属層と支
持用フィルムの間に存在していないため、第３図と第４
図にそれぞれ示したユニットは300℃まで加熱すること
ができる。従って封止用樹脂の硬化プロセスを著しく加
速することができる。この結果、自動製造ラインが簡単
化され、時間とコストが節約される。
封止操作が終了すると電子素子／金属層のユニットを
カード20（第２図）上に設置して、電子素子35とこの電
子素子の電気的接続線を含むコンパクトなブロックをキ
ャビティ21内に嵌め込むとともに、金属領域をキャビテ
ィの縁部の上に載せて公知の任意の方法、特にボンディ
ングによって固定する。第４図の場合には金属領域がキ
ャビティ21の縁部の上に直接に載っているが、第３図の
場合にはポリイミド層34が介在していることを指摘して
おく。
第４図の場合にはポリイミド層34はカード上の所定の
位置に設置された後に金属領域の外側部分に位置するた
め、このポリイミド層を金属領域からきれいに除去して
金属領域が本来の電気的コンタクトの機能を果たすよう
にする必要がある。この除去操作は、公知の任意の方
法、例えばマスクを使用しない化学的エッチングや、研
磨などの機械的方法を用いて実行する。
第３図の実施例では、金属領域のポリイミド層とは反
対側に形成される可能性のあるポリイミドのバリを除去
する。このバリ除去操作は、電子素子／金属層のユニッ
トをカード上に設置する前に実施しても設置後に実施し
てもよい。このバリ除去操作中は、下に位置するポリイ
ミド層44を傷めないように気を付ける必要がある。
反対側のポリイミド層またはポリイミドのバリを除去
するこの操作の間、金属領域間のスペースに存在してい
るポリイミドも除去される。その結果、金属領域が支持
体であるカード20の中心にレリーフとなって現れ、キャ
ビティ21とカードの外部環境の間に連通穴が存在するよ
うになる。このような穴が生じないようにするために
は、キャビティのサイズにできるだけ近いサイズのカプ
セルを用いて封止を行う。また、ポリイミドが金属領域
間に残るようにする。これは、ポリイミドを除去するの
に化学的エッチングプロセスを利用してはならず、機械
的研磨を実行する必要があることを意味する。
第３図に対応する方法においては、ポリイミド層34が
最終製品の処置の位置に残る。別の方法によれば、ポリ
イミド層は、ユニットがカード上に設置された後に除去
することができるが、この場合には金属領域の機械的強
度が低下することに注意する必要がある。この問題を解
決するために、金属領域間のポリイミド接合部を所定の
位置に残し、ポリイミド層の代わりに上記ユニットをカ
ードに固定するのに使用される接着剤を用いることが提
案されている。
【図面の簡単な説明】
第１図は、従来技術による電子素子の支持用フィルムと
この電子素子の電気的接続の斜視図である。 第２図は、電子素子を収容するためのメモリ付カードの
斜視図である。 第３図は、本発明の方法を実行して得られる、基板の金
属層上に載せられた電子素子の斜視図である。 第４図は、本発明の別の実施態様の斜視図である。 （主な参照番号） １……フィルム、２……チップ、３、４、５、22……金
属層、６、７……スペース、８、９、10……穴、11、1
2、13、38……導電ワイヤ、14、15、16、37……出力端
子、20……カード、21……キャビティ、23〜30……区
画、31……円形切り抜き部、32、33……金属領域、34、
44……ポリイミド層、35……電子素子

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】電子素子を収容するキャビティを有する基
    板に電子素子とその電気的接続線を設置する方法であっ
    て、 ａ） ウエハなどの作業用基板上に金属層を堆積させ、 ｂ） この金属層を互いに電気的に絶縁された複数の金
    属領域に分割し、 ｃ） これら金属領域の一方の側にポリイミド層を堆積
    させ、 ｄ） これら金属領域の一方の側に、出力端子を有する
    電子素子を載せ、 ｅ） この電子素子の出力端子を上記金属領域に電気的
    に接続し、 ｆ） 上記電子素子を樹脂でコーティングし、 ｇ） ユニット全体を高温に加熱して上記樹脂を素早く
    硬化させ、 ｈ） 封止された上記電子素子がキャビティ内に収容さ
    れるようにして上記ユニットを基板上の所定の位置に設
    置する操作を含むことを特徴とする方法。
  2. 【請求項２】上記電子素子を上記金属層の上記ポリイミ
    ド層とは反対側に載せ、上記方法は、 上記ポリイミド層を除去して、上記金属領域間のポリイ
    ミド接合部を傷めることなくこれら金属領域をきれいに
    する操作をさらに含むことを特徴とする請求項１に記載
    の方法。
  3. 【請求項３】ポリイミド層を除去する上記操作により、
    上記金属領域間のポリイミド接合部も除去することを特
    徴とする請求項２に記載の方法。
  4. 【請求項４】上記電子素子を上記ポリイミド層の側に載
    せ、上記電子素子の出力端子の電気的接続操作の前に、
    金属領域のうちの少なくとも電気的接続を行う位置のポ
    リイミド層を除去する操作を実行することを特徴とする
    請求項１に記載の方法。
  5. 【請求項５】上記電子素子が載せられる位置のポリイミ
    ド層も除去することを特徴とする請求項４に記載の方
    法。
  6. 【請求項６】上記ユニットを上記基板上に設置する操作
    の前に、上記金属領域間のポリイミド接合部を傷めるこ
    となく上記ポリイミド層を除去する操作を実行すること
    を特徴とする請求項４または５に記載の方法。
  7. 【請求項７】ポリイミドの代わりにシリコーンおよび／
    またはエポキシ樹脂を使用することを特徴とする請求項
    １に記載の方法。
  8. 【請求項８】請求項２に記載の方法により得られ、キャ
    ビティと、このキャビティ内に配置された電子素子とを
    有する支持用カードを備える製品であって、上記電子素
    子が上記金属層の一方の側に直接に設置され、カードに
    対して上記金属層のこの側が固定されていることを特徴
    とする製品。
  9. 【請求項９】請求項１に記載の方法により得られ、キャ
    ビティと、このキャビティ内に配置された電子素子とを
    有する支持用カードを備える製品であって、上記電子素
    子が、上記金属層のポリイミド層で覆われた側に設置さ
    れ、この側がカードに固定されていることを特徴とする
    製品。
JP63316074A 1987-12-14 1988-12-14 電子素子とその電気的接続線を基板上に設置する方法とこの方法により得られる製品 Expired - Lifetime JP2761501B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8717386 1987-12-14
FR8717386A FR2624651B1 (fr) 1987-12-14 1987-12-14 Procede de mise en place d'un composant electronique et de ses connexions electriques sur un support et produit ainsi obtenu

Publications (2)

Publication Number Publication Date
JPH021399A JPH021399A (ja) 1990-01-05
JP2761501B2 true JP2761501B2 (ja) 1998-06-04

Family

ID=9357823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63316074A Expired - Lifetime JP2761501B2 (ja) 1987-12-14 1988-12-14 電子素子とその電気的接続線を基板上に設置する方法とこの方法により得られる製品

Country Status (6)

Country Link
US (1) US4908937A (ja)
EP (1) EP0321327B1 (ja)
JP (1) JP2761501B2 (ja)
KR (1) KR890010748A (ja)
DE (1) DE3855197T2 (ja)
FR (1) FR2624651B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664721B1 (fr) * 1990-07-10 1992-09-25 Gemplus Card Int Carte a puce renforcee.
DE4224103A1 (de) * 1992-07-22 1994-01-27 Manfred Dr Ing Michalk Miniaturgehäuse mit elektronischen Bauelementen
FR2695234B1 (fr) * 1992-08-26 1994-11-04 Gemplus Card Int Procédé de marquage d'une carte à puce.
US5581445A (en) * 1994-02-14 1996-12-03 Us3, Inc. Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module
FR2724477B1 (fr) * 1994-09-13 1997-01-10 Gemplus Card Int Procede de fabrication de cartes sans contact
RU2156521C2 (ru) * 1996-05-17 2000-09-20 Сименс Акциенгезелльшафт Несущий элемент для полупроводниковой микросхемы
FR2777675B1 (fr) 1998-04-15 2001-12-07 Rue Cartes Et Systemes De Procede de fabrication d'une carte a microcircuit et carte a microcircuit obtenue par mise en oeuvre de ce procede
JP4749656B2 (ja) 2001-02-09 2011-08-17 台湾積體電路製造股▲ふん▼有限公司 半導体デバイスの製造方法及びこの方法により得られる半導体デバイス
DE10217262A1 (de) * 2002-04-18 2003-11-06 Pall Corp Filtermodul und Verfahren zur Herstellung eines gefüllten Filtermoduls
WO2005017421A1 (ja) 2003-08-01 2005-02-24 Asahi Glass Company, Limited 太陽熱利用発電システム用被覆資材及びそれを展張した太陽熱利用発電システム
US20060175711A1 (en) * 2005-02-08 2006-08-10 Hannstar Display Corporation Structure and method for bonding an IC chip
DE102007019795B4 (de) * 2007-04-26 2012-10-04 Infineon Technologies Ag Chipmodul und Verfahren zum Herstellen dieses Chipmoduls

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
DE3466108D1 (en) * 1983-06-09 1987-10-15 Flonic Sa Method of producing memory cards, and cards obtained thereby
WO1985002060A1 (fr) * 1983-10-24 1985-05-09 Sintra-Alcatel, S.A. Procede de substitution d'un composant electronique connecte aux pistes conductrices d'un substrat porteur
JPS6095941A (ja) * 1983-10-31 1985-05-29 Toshiba Corp 半導体装置
JPS6115289A (ja) * 1984-06-29 1986-01-23 Mitsubishi Plastics Ind Ltd メモリ−カ−ド
US4801765A (en) * 1986-01-06 1989-01-31 American Telephone And Telegraph Company, At&T Bell Laboratories Electronic component package using multi-level lead frames

Also Published As

Publication number Publication date
DE3855197D1 (de) 1996-05-15
EP0321327A1 (fr) 1989-06-21
DE3855197T2 (de) 1996-10-02
KR890010748A (ko) 1989-08-10
FR2624651B1 (fr) 1991-09-06
EP0321327B1 (fr) 1996-04-10
FR2624651A1 (fr) 1989-06-16
US4908937A (en) 1990-03-20
JPH021399A (ja) 1990-01-05

Similar Documents

Publication Publication Date Title
US4943464A (en) Electronic component support for memory card and product obtained thereby
JP2702012B2 (ja) Ｉｃチップ用支持体
JP2849594B2 (ja) 電子モジュールの封止方法
JP2761501B2 (ja) 電子素子とその電気的接続線を基板上に設置する方法とこの方法により得られる製品
US5155068A (en) Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
US4999742A (en) Electronic module for a small portable object such as a card or a key incorporating an integrated circuit
JP2515086B2 (ja) 平坦構造様式の電子モジュ―ル
CN1881241B (zh) 非接触式数据载体及其制造方法
JPH08502631A (ja) 半導体チップを３次元で相互接続する方法及びこれによって得られる部品
JP2002203939A (ja) 集積型電子部品及びその集積方法
JPH0678038B2 (ja) 超小形電子回路カードの製造方法
JPH021400A (ja) 電子素子とそのコンタクトを基板上に設置する方法
US4907061A (en) Electronic device
USRE36356E (en) Electronic component support for memory card and product obtained thereby
JP2931864B2 (ja) 電子素子とそのコンタクトを基板上に固定する方法
USRE35578E (en) Method to install an electronic component and its electrical connections on a support, and product obtained thereby
JPH11115355A (ja) 複合ｉｃカード及びその製造方法
USRE35385E (en) Method for fixing an electronic component and its contacts to a support
CN113725096A (zh) 半导体封装方法及半导体封装结构
CN111599694B (zh) 半导体封装方法
JP2664730B2 (ja) Ｉｃカードおよびｉｃモジュール
JPH01210394A (ja) 集積回路装置
JPH11213119A (ja) 複合型ｉｃカード
JPH0276798A (ja) 集積回路装置の製造方法
JPH11144017A (ja) 複合ｉｃカード

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090327

Year of fee payment: 11