JP2761163B2

JP2761163B2 - 静電誘導半導体装置

Info

Publication number: JP2761163B2
Application number: JP31375192A
Authority: JP
Inventors: 良史白井
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1992-11-24
Filing date: 1992-11-24
Publication date: 1998-06-04
Anticipated expiration: 2013-06-04
Also published as: JPH06163932A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、静電誘導半導体装置
に関する。

【０００２】

【従来の技術】静電誘導半導体装置はスイッチング素子
に適した半導体装置である。図５は、従来の表面ゲート
型の静電誘導半導体装置のカソード・ゲートまわりの構
成をあらわす。静電誘導半導体装置６１は、ｎ^-型半導
体基板６２の表側の表面部分にｎ⁺型カソード領域６３
とｐ⁺型ゲート領域６４とがゲート領域６４の間にカソ
ード領域６３が位置するように形成されているととも
に、カソード領域６３にコンタクトするカソード電極７
３とゲート領域６４にコンタクトするゲート電極７４が
それぞれ設けられている。

【０００３】カソード領域６３とゲート領域６４は、カ
ソード領域・ゲート領域の形成面をあらわす図６にみる
ように、ゲート領域６４はストライプ状の枝部６４ａと
枝部６４ａを囲む幹部６４ｂとからなるとともに枝部６
４ａの両端が幹部６４ｂに接続されており、カソード領
域６３はストライプ状であってゲート領域６４のストラ
イプ状の枝部６４ａと長手方向を揃えて配置されてい
る。

【０００４】そして、カソード領域６３とゲート領域６
４には、図７にみるように、カソード電極７３とゲート
電極７４が設けられており、カソード電極７３は図８に
示すカソードコンタクトパターン７３Ｐでカソード領域
６３にコンタクトし、ゲート電極７４は図８に示すゲー
トコンタクトパターン７４Ｐでゲート領域６４にコンタ
クトしている。カソード電極７３は複雑な櫛歯形状の枝
部７３ａと比較的簡単な形状の幹部７３ｂからなり、ゲ
ート電極７４も複雑な櫛歯形状の枝部７４ａと比較的簡
単な形状の幹部７４ｂからなる。カソード電極７３とゲ
ート電極７４は、いずれも、ゲート領域の枝部形成域と
幹部形成域の両方にまたがって設けられていて、ゲート
電極７４の場合は枝部７４ａと幹部７４ｂの両方がゲー
ト領域６４にコンタクトしており、カソード電極７３の
場合は枝部７３ａだけがカソード領域６３にコンタクト
している。また、カソード電極７３の幹部７３ｂやゲー
ト電極７４の幹部７４ｂの表側にはパッドが設けられて
いる。

【０００５】カソード電極７３の形状はターンオン動作
におけるｄｉ／ｄｔ耐量に関係する因子（パラメータ）
である。図９にみるように、枝部７３ａの巾をＷとし、
厚みをｔとすると、枝部７３ａに流れる電流の密度Ｊ_F
は下記の式（１）に従う。

【０００６】

【数１】

【０００７】十分なｄｉ／ｄｔ耐量を確保するには、電
流の密度Ｊ_Fを低くすればよいから、高耐量化のために
は、枝部７３ａの厚みをｔを厚くするか、枝部７３ａの
長さＬを短くすることが考えられる。しかし、厚みをｔ
を厚くすると電極用金属膜のパターンニング（フォトリ
ソグラフィ工程・エッチング工程）での困難性が増すた
め、これを解消するために巾Ｗを増す必要が出てくる。
しかし、巾Ｗを大きくするとカソード領域６３の巾も大
きくしなければならない。そうすると、素子特性、特に
ブロッキング性能（遮断性能）が低下してしまう。よっ
て、厚みをｔを厚くすることは適切な高耐量化策ではな
い。

【０００８】また、長さＬが短くなるとカソード電流容
量が小さくなるため、長さＬを短くすることも適切な高
耐量化ではない。したがって、カソード電極７３は、単
に十分なｄｉ／ｄｔ耐量だけでなくカソード電流容量や
ブロッキング性能も考慮してパターン設計する必要があ
る。また、カソード電極７３の幹部７３ｂも、枝部７３
ａを束ねたり、パッドを設けるために必要であり、省略
することは出来ない。カソード電極７３の幹部７３ｂの
下には電位安定のためゲート領域６４を延長形成してお
くが、この延長部分は動作上では特に必要性はなくゲー
ト領域としては省略可能な言ってみれば無駄な部分であ
る。

【０００９】一方、ゲート電極７４の形状はゲート領域
６４とカソード電極７３のパターンとの両者に相応した
構造にする必要がある。ゲート電極７４の枝部７４ａの
巾はターンオフ時のキャリア引き抜き速度に比例関係に
あるため、電極形成の際に高精度の寸法制御が要求され
る。ストライプ状領域でのゲート領域とカソード領域と
の間隔が一定のピッチであるのに、十分なｄｉ／ｄｔ耐
量を確保しようとすれば、カソード電極の巾を大きくし
なければならないが、そうするとカソード電極（の枝
部）とゲート電極（の枝部）との間隔を加工精度の許す
かぎり小さくしないといけないからである。

【００１０】以上の点を纏めると、従来の静電誘導半導
体装置には、以下のような問題があることになる。ひと
つは、カソード電極パターンの設計自由度が小さい、つ
まり、ｄｉ／ｄｔ耐量、カソード電流容量、ブロッキン
グ性能に対する余裕が余り大きくないという問題であ
る。

【００１１】つぎには、チップ面積の縮小化が実現し難
いという問題である。カソード電極７３の幹部７３ｂ形
成域が結構大きい上、その下のゲート領域は動作の上で
特に必要のない無駄な部分となっているが、カソード電
極７３の幹部７３ｂは前述の働きをさせるものであって
省略できないからである。また、電極形成工程が困難で
あるという問題である。コンタクトパターンについては
ゲート領域・カソード領域の微細で複雑な形状に合わせ
たパターンニングを酸化膜に施す必要がある。また、コ
ンタクトパターンの形状に合わせたパターンニングを電
極用金属膜に施す必要がある。電極金属膜の厚みが厚い
場合は、特に高精度のパターンニングおよび良好なステ
ップカバレージのメタライジング技術が必要になる。

【００１２】

【発明が解決しようとする課題】この発明は、上記事情
に鑑み、カソード電極パターンの設計自由度が大きく、
チップ面積の縮小化が図り易くて、電極形成工程の困難
性が解消された静電誘導半導体装置を提供することを課
題とする。

【００１３】

【課題を解決するための手段】前記課題を解決するた
め、この発明にかかる静電誘導半導体装置は、半導体基
板の一側の表面部分にカソード領域とゲート領域とがゲ
ート領域の間にカソード領域が位置するように形成され
ているとともに、前記カソード領域にコンタクトするカ
ソード電極と前記ゲート領域にコンタクトするゲート電
極がそれぞれ設けられており、前記ゲート領域はストラ
イプ状の枝部と枝部を囲む幹部とからなるとともに枝部
の両端が幹部に接続されており、カソード領域はストラ
イプ状であって前記ゲート領域のストライプ状の枝部と
長手方向を揃えて配置されている構成において、前記ゲ
ート電極を前記幹部でのみゲート領域とコンタクトさせ
るとともに枝部形成域の外側に形成しており、前記カソ
ード電極を前記幹部形成域の内側にほぼ全面的に形成す
るようにしている。

【００１４】この発明の静電誘導半導体装置としては、
表面ゲート型の静電誘導サイリスタや表面ゲート型の静
電誘導トランジスタなどが挙げられる。なお、トランジ
スタの場合には、カソードは普通ソースと呼ばれる。

【００１５】

【作用】この発明の静電誘導半導体装置の場合、カソー
ド電極パターンの設計自由度が大きい。カソード電極は
ゲート領域の幹部形成域の内側にほぼ全面的に形成され
ており、したがって、カソード電極の巾はカソード領域
の巾に依存しておらず、ゲート領域とカソード領域のス
トライプ状部分の間のピッチが一定なら取り得る最大の
巾とすることが出来る。

【００１６】カソード電極とゲート電極との境界のとこ
ろの電極未形成域の巾も特に制約がなく、加工・性能の
両面で問題のない巾に設定できる。カソード電極用の金
属膜を厚くした場合も、高精度の加工寸法制御が要求さ
れることもない。金属膜は許される限りの厚いものとす
ることが出来るといっても過言でない。カソード電極の
長さに関しては、カソード領域の長さがカソード電極の
長さに相当する訳であるから、パターン設計を工夫する
ことで十分に短くすることができる。この時、カソード
電流容量は、カソード領域の長さに依存せず一定であ
る。というのは、カソード電極の面積はゲート領域の幹
部形成域の内側の面積にほぼ等しく一定だからである。
つまり、カソード電流容量はカソード電極の長さに依存
しないのである。

【００１７】以上の３点、カソード電極の巾、電極の厚
み、カソード電極の長さが、パターン設計の自由度（ｄ
ｉ／ｄｔ耐量、カソード電流容量、ブロッキング性能に
対する余裕）に及ぼす影響をみてみると、ｄｉ／ｄｔ耐
量に対してはカソード電極の長さがパターン設計時に見
かけ上制約条件となるが、カソード電極の巾と電極の厚
みをコントロールすることでｄｉ／ｄｔ耐量を増大せし
めることが可能なので実質的に制約条件ではなくなって
いる。カソード電流容量に対しては上記のとおり何ら制
約条件ではない。ブロッキング性能に対してはゲート領
域とカソード領域間のピッチが主要なパラメータになる
が、それが如何なる値であれ、カソード電極の巾は取り
える最大の大きさであるため、実質的には何ら制約条件
ではないことになる。

【００１８】カソード電極はゲート領域の幹部形成域の
内側、すなわちストライプ状領域に限って設けられてお
り、それ以外の箇所には配置されておらず、その結果、
従来のカソード電極の幹部とその下の動作上不要であっ
たゲート領域部分が省略されることになり、その分だけ
チップ面積が縮小できることになる。ゲート電極やカソ
ード電極は枝部が事実上なくなるため形成は容易とな
る。ゲート電極はゲート領域の枝部に進出しておらず、
コンタクトパターンも電極自体も加工困難な枝部が要素
でなくなり、また、カソード電極も全面形成であるた
め、加工困難な枝部が要素でなくなっていて、その結
果、電極形成に高精度な加工技術は不要であり、良好な
ステップカバレージを有するメタライジング技術も要せ
ず、電極形成の困難性が解消されることになる。

【００１９】ただ、静電誘導半導体装置の場合はターン
オフ動作時の初期にオン時に導入された過剰なキャリア
を引き抜いている。この過剰キャリアの引き抜きはゲー
ト領域の枝部が主に担っており、この発明の場合、ゲー
ト電極が枝部に直にコンタクトしてないため、引き抜き
キャリアは枝部を通り幹部に到達して始めてゲート電極
から引き抜かれることになるため、キャリアの引き抜き
は速やかとは言えず、ターンオフ時間は長くなる傾向に
はある。しかし、上に述べたように、カソード電極長
さ、つまり、ストライプ長さを短くすることにより、引
き抜きキャリアの枝部通過時間を短めにし、ターン時間
の低下を抑えることが可能であるため、さして問題では
ない。また、ターンオフ時間が長くても支障がない利用
形態の場合には全く問題でない。

【００２０】

【実施例】以下、実施例にかかる静電誘導半導体装置
を、図面を参照しながら説明する。この発明は、下記の
実施例に限らない。図１は、実施例にかかる表面ゲート
型静電誘導サイリスタのカソード・ゲートまわりの要部
構成をあらわす。

【００２１】実施例の静電誘導半導体装置１は、ｎ^-型
半導体基板２の表側の表面部分にｎ ⁺型カソード領域３
とｐ⁺型ゲート領域４とがゲート領域４の間にカソード
領域３が位置するように形成されている。普通、ｎ^-型
半導体基板２の他側がサイリスタの場合はアノード領
域、トランジスタの場合はソース領域となっている。こ
の静電誘導半導体装置１では、図２にみるように、カソ
ード領域３にコンタクトする方形のカソード電極１３と
ゲート領域４にコンタクトする枠状のゲート電極１４が
それぞれ設けられている。

【００２２】カソード領域・ゲート領域の形成面をあら
わす図３にみるように、ゲート領域４はストライプ状の
枝部４ａと枝部４ａを囲む幹部４ｂとからなるとともに
枝部４ａの両端が幹部４ｂに接続されており、一方、カ
ソード領域３はストライプ状であってゲート領域４のス
トライプ状の枝部と長手方向を揃えて配置されている。

【００２３】そして、カソード電極１３はゲート領域４
の幹部４ｂ形成域の内側にほぼ全面的に形成されてお
り、ゲート電極１４が逆にゲート領域４の枝部４ａ形成
域の外側に形成されている。そして、カソード電極１３
は図４のカソードコンタクトパターン１３Ｐでもってカ
ソード領域３だけとコンタクトしている。また、ゲート
電極１４は図４のゲートコンタクトパターン１４Ｐでも
ってゲート領域４の幹部４ｂだけとコンタクトしてい
る。従来のようにストライプ状領域が上下に二つあるの
ではなく一つだけとなっている。

【００２４】図１の構成の製造方法を以下に説明する。
まず、半導体基板２の表面部分にｐ型不純物を拡散し図
３に示すパターンのゲート領域４を形成する。ついで、
ｎ型不純物を拡散し図３に示すパターンのカソード領域
３をゲート領域４の枝部４ａの間に形成する。その後、
ゲート領域４の幹部４ｂの上の絶縁膜８に、図４のゲー
トコンタクトパターン１４Ｐでもって窓開けを行う。勿
論、カソード電極のコンタクトのための窓も設ける必要
があるが、これは自然に出来る。カソード領域３形成の
時に酸化膜８に窓開けをするが、この窓にはカソード領
域形成のための熱処理が低温であるため極く薄い酸化膜
が生じるだけであり、薄い酸化膜が電極用金属膜の成膜
工程の直前の洗浄工程中のディップエッチングやスパッ
タ中のエッチバックで除去され、図４のカソードコンタ
クトパターン１３Ｐとおりの窓開けが自然に出来てしま
うのである。後は成膜された金属膜を図２の電極パター
ンでパターンニングすればカソード電極１３とゲート電
極１４が完成する。

【００２５】この場合、従来の図７のカソード電極７３
の幹部７３ｂが無いだけチップ面積が縮小された状態で
ほぼ同じ静電誘導半導体装置が実現できたことになる。
この発明は、上記実施例に限らない。例えば、図におい
てｎ，ｐの逆転したものが他の実施例として挙げられ
る。

【００２６】

【発明の効果】この発明の静電誘導半導体装置は、ゲー
ト電極がゲート領域の幹部でのみとコンタクトしている
とともにゲート領域の枝部形成域の外側に形成されてい
て、カソード電極が前記幹部形成域の内側にほぼ全面的
に形成されている構成であるため、カソード電極パター
ンの設計自由度が大きく、チップ面積の縮小化が図り易
くて、電極形成工程の困難性が解消され、しかも、ター
ンオフ速度の低下も抑えることが可能なため、非常に有
用である。

【図面の簡単な説明】

【図１】実施例の静電誘導半導体装置のカソード・ゲー
トまわりをあらわす断面図。

【図２】実施例の静電誘導半導体装置の電極形成面をあ
らわす平面図。

【図３】実施例の静電誘導半導体装置のカソード領域・
ゲート領域の形成面をあらわす平面図。

【図４】実施例の静電誘導半導体装置のカソード領域・
ゲート領域のコンタクトパターンをあらわす平面図。

【図５】従来の静電誘導半導体装置のカソード・ゲート
まわりをあらわす断面図。

【図６】従来の静電誘導半導体装置のカソード領域・ゲ
ート領域の形成面をあらわす平面図。

【図７】従来の静電誘導半導体装置の電極形成面をあら
わす平面図。

【図８】従来の静電誘導半導体装置のカソード領域・ゲ
ート領域のコンタクトパターンをあらわす平面図。

【図９】従来の静電誘導サイリスタのカソード電極の枝
部を示す斜視図である。

【符号の説明】

１静電誘導半導体装置２半導体基板３カソード領域４ゲート領域４ａ枝部４ｂ幹部１３カソード電極１４ゲート電極

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板の一側の表面部分にカソード
領域とゲート領域とがゲート領域の間にカソード領域が
位置するように形成されているとともに、前記カソード
領域にコンタクトするカソード電極と前記ゲート領域に
コンタクトするゲート電極がそれぞれ設けられている静
電誘導半導体装置であって、前記ゲート領域はストライ
プ状の枝部と枝部を囲む幹部とからなるとともに枝部の
両端が幹部に接続されており、カソード領域はストライ
プ状であって前記ゲート領域のストライプ状の枝部と長
手方向を揃えて配置されている静電誘導半導体装置にお
いて、前記ゲート電極は前記幹部でのみゲート領域とコ
ンタクトしているとともに枝部形成域の外側に形成され
ており、前記カソード電極は前記幹部形成域の内側にほ
ぼ全面的に形成されていることを特徴とする静電誘導半
導体装置。